CN108962961A - 母板及其制备方法、显示基板 - Google Patents

母板及其制备方法、显示基板 Download PDF

Info

Publication number
CN108962961A
CN108962961A CN201810847232.9A CN201810847232A CN108962961A CN 108962961 A CN108962961 A CN 108962961A CN 201810847232 A CN201810847232 A CN 201810847232A CN 108962961 A CN108962961 A CN 108962961A
Authority
CN
China
Prior art keywords
substrate
attribute block
active layer
motherboard
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810847232.9A
Other languages
English (en)
Other versions
CN108962961B (zh
Inventor
徐国芳
李铸毅
刘恒博
蔡璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810847232.9A priority Critical patent/CN108962961B/zh
Publication of CN108962961A publication Critical patent/CN108962961A/zh
Application granted granted Critical
Publication of CN108962961B publication Critical patent/CN108962961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了母板及其制备方法、显示基板。该母板包括:基板,所述基板上限定出多个沿所述基板的行和列排布的区域;多个标志块,多个所述标志块设置在所述基板的边缘处,以及相邻两个沿所述基板的行排布的区域的交界处,或者相邻两个沿所述基板的列排布的区域的交界处,所述标志块具有平整的表面;有源层,所述有源层与所述标志块同层设置;以及栅氧化层,所述栅氧化层覆盖所述标志块以及所述有源层远离所述基板一侧的表面。由此,可以基于该母板上的标志块进行栅氧化层厚度的测试,保证测试数据的准确性,且能够实现工艺过程中对栅氧化层厚度的及时监控,保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。

Description

母板及其制备方法、显示基板
技术领域
本发明涉及显示技术领域,具体地,涉及母板及其制备方法、显示基板。
背景技术
薄膜晶体管是显示基板中重要的控制元件,薄膜晶体管按栅极位置可分为顶栅型结构和底栅型结构,其中,顶栅型结构包括依次层叠设置的有源层、栅氧化层、栅极、层间介电层、源漏极。在制备阵列基板的过程中,通常先制作母板,即在母板上设置薄膜晶体管等元件,最后将母板进行切割,以便形成多个阵列基板,实现批量生产。
然而,目前的母板及其制备方法、显示基板仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的:
目前,显示装置仍存在显示亮度不均匀的问题。发明人经过深入研究以及大量实验发现,这主要是由于薄膜晶体管中栅氧化层的厚度测试不准确导致的。栅氧化层对薄膜晶体管的特性尤为重要,栅氧化层的厚度会影响显示装置最终的显示亮度,具体的:由于制作工艺的限制,薄膜晶体管不可避免的存在均匀性或稳定性的问题,为了保证显示装置最终显示亮度的均匀性,需要设置补偿电路来解决上述工艺过程中无法克服的问题。尤其对于有机电致发光显示装置,补偿电路极其重要,显示装置补偿后的电流公式为:I=(1/2)μCox(Vref-Vdata)2(其中,μ为载流子迁移率,Cox为栅氧化层电容,Vref为参考电压,Vdata为数据信号电压),补偿后的电流大小直接影响显示装置最终的显示亮度,而补偿后的电流大小与栅氧化层电容成正比关系,也即是说,栅氧化层电容对补偿后的电流有直接的影响,进而影响显示装置最终的显示亮度。根据电容公式:Cox=εS/4πkd(其中,ε为栅氧化层介电常数,k为静电力常量,S为电极正对面积,d为栅氧化层厚度),栅氧化层电容与栅氧化层厚度成反比关系,也即是说,栅氧化层厚度直接影响栅氧化层电容,进而影响补偿后的电流大小,最终影响显示装置的显示亮度。
而发明人发现,对于顶栅型薄膜晶体管,栅氧化层下方为有源层,有源层由多晶硅(P-Si)构成,多晶硅由非晶硅经过准分子激光退火(ELA)处理形成,与多晶硅相比,非晶硅具有较为平整的表面,而经ELA处理形成的多晶硅晶粒有凸起的现象存在,造成多晶硅的表面不平整。在用椭偏仪测试栅氧化层厚度时,由于栅氧化层下方的多晶硅表面不平整,测试出来的数据不准确。
虽然上述问题可以采用相同的沉积工艺在白玻璃上设置栅氧化层,随后再利用椭偏仪测试白玻璃上的栅氧化层的厚度,利用白玻璃上栅氧化层的厚度评价实际过程中在有源层上沉积的栅氧化层的厚度。但是上述方案带来的问题有:一方面,白玻璃成本较高,利用白玻璃沉积栅氧化层测试完厚度后即报废无其他用处,造成资源的浪费,另一方面,虽然都是利用沉积工艺在白玻璃以及有源层上设置栅氧化层,但由于沉积衬底的不同,在白玻璃上沉积栅氧化层与实际工艺在有源层上沉积栅氧化层是存在差异的,并不能完全依靠白玻璃上栅氧化层的厚度评价有源层上栅氧化层的厚度,且利用白玻璃不能在工艺过程中对栅氧化层的厚度进行及时监控,从而影响补偿后的电流大小,进而影响显示装置最终的显示亮度。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面,本发明提出了一种母板。该母板包括:基板,所述基板上限定出多个沿所述基板的行和列排布的区域;多个标志块,多个所述标志块设置在所述基板的边缘处,以及相邻两个沿所述基板的行排布的区域的交界处,或者相邻两个沿所述基板的列排布的区域的交界处,所述标志块具有平整的表面;有源层,所述有源层与所述标志块同层设置;以及栅氧化层,所述栅氧化层覆盖所述标志块以及所述有源层远离所述基板一侧的表面。由此,可以基于该母板上的标志块进行栅氧化层厚度的测试,保证测试数据的准确性,且能够实现工艺过程中对栅氧化层厚度的及时监控,保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。
根据本发明的实施例,所述标志块由非晶硅构成,所述有源层由多晶硅构成。由此,非晶硅可以使得标志块具有平整的表面,保证测试的栅氧化层厚度的准确性。
根据本发明的实施例,所述标志块在沿着所述基板所在平面方向的截面中,最短的边缘为100-300μm。由此,可以保证能够基于该标志块对栅氧化层的厚度进行测试。
根据本发明的实施例,所述标志块靠近所述基板边缘一侧的表面与所述基板边缘之间的距离大于15mm。由此,可以保证标志块成膜的均一性。
根据本发明的实施例,所述标志块以及所述有源层是基于同一层非晶硅材料而形成的,位于相邻两行所述区域的交界处,或者位于相邻两列所述区域的交界处的所述标志块,与所述有源层之间的距离大于10mm。由此,可以保证标志块具有平整的表面。
在本发明的另一方面,本发明提出了一种制备母板的方法。根据本发明的实施例,该方法包括:提供基板,所述基板上限定出多个沿所述基板的行和列排布的区域;在所述基板上形成多个标志块以及有源层,多个所述标志块设置在所述基板的边缘处,以及相邻两个沿所述基板的行排布的区域的交界处,或者相邻两个沿所述基板的列排布的区域的交界处,所述标志块具有平整的表面,所述有源层与所述标志块同层设置;以及在所述标志块以及所述有源层远离所述基板一侧的表面设置栅氧化层。由此,利用简单的工艺即可获得能够准确测试栅氧化层厚度的母板,且基于该母板上的标志块可以实现工艺过程中对栅氧化层厚度的及时监控,进而保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。
根据本发明的实施例,形成所述标志块以及所述有源层是通过以下步骤形成的:在所述基板上沉积非晶硅层;对预定区域的非晶硅层进行准分子激光退火处理,以便形成多晶硅层;对所述预定区域之外的非晶硅层以及所述多晶硅层进行刻蚀处理,以便形成所述标志块以及所述有源层。由此,可以在不增加工艺的情况下,获得具有平整表面的标志块,实现对栅氧化层厚度的准确测试,降低生产成本。
根据本发明的实施例,在进行所述刻蚀处理时,通过控制掩膜版的尺寸,令所述标志块在沿着所述基板所在平面方向的截面中,最短的边缘为100-300μm。由此,可以保证能够基于该标志块对栅氧化层的厚度进行测试。
根据本发明的实施例,该方法包括:控制所述沉积非晶硅层的沉积边界,与所述基板边缘之间的距离大于15mm;控制所述准分子激光退火处理的边界,与所述基板的边缘之间的距离大于25.5mm;所述预定区域包括多个沿所述基板的行和列排布的区域,所述准分子激光退火处理沿着所述行和所述列之中的一个方向进行,对任意一个所述预定区域的非晶硅层进行准分子激光退火处理时,控制所述准分子激光退火处理的边界,和下一个预定区域的边缘之间的距离大于20.5mm,所述下一个预定区域,为在所述行和所述列之中的另一个方向上,和进行所述准分子激光退火处理的所述预定区域相邻的一个。由此,可以保证标志块成膜的均一性,以及避免对标志块进行准分子激光退火处理,从而获得表面平整的标志块。
在本发明的另一方面,本发明提出了一种显示基板。根据本发明的实施例,所述显示基板是由母板切割得到的,所述母板为前面所述的,或者为前面所述的方法制备的。由此,该显示基板具有前面所述的母板的全部特征以及优点,在此不再赘述。总的来说,应用该显示基板的显示装置具有均匀的显示亮度。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的母板的俯视图;
图2显示了根据本发明一个实施例的母板的截面图;
图3显示了根据本发明一个实施例的母板的俯视图;
图4显示了根据本发明一个实施例的母板的部分俯视图;
图5显示了根据本发明一个实施例的母板的截面图;以及
图6显示了根据本发明一个实施例的制备母板方法的流程示意图。
附图标记说明:
100:基板;110:区域;200:标志块;300:有源层;400:栅氧化层;500:栅极;600:层间介电层;700:源极;800:漏极;900:缓冲层;10:源区;20:漏区;30:显示区;40:沟道区。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种母板。根据本发明的实施例,参考图1-图3,该母板包括:基板100、多个标志块200、有源层300以及栅氧化层400。其中,基板100上限定出多个沿基板100的行和列排布的区域110(如图1所示出的区域110A、110B、110C、110D),多个标志块200设置在基板100的边缘处,以及相邻两个沿基板100的行排布的区域110的交界处(如图1所示),或者相邻两个沿基板100的列排布的区域110的交界处(如图3所示),标志块200具有平整的表面,有源层300与标志块200同层设置,栅氧化层400覆盖标志块200以及有源层300远离基板100一侧的表面。由此,可以基于该母板上的标志块进行栅氧化层厚度的测试,保证测试数据的准确性,且能够实现工艺过程中对栅氧化层厚度的及时监控,保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。
为了便于理解,下面首先对根据本发明实施例的母板进行简单说明:
如前所述,栅氧化层厚度直接影响栅氧化层电容,栅氧化层电容直接影响补偿后的电流,补偿后的电流大小直接影响显示装置最终的显示亮度,也即是说,栅氧化层的厚度影响显示装置最终的显示亮度。发明人发现,对于顶栅型薄膜晶体管,栅氧化层下方为有源层,有源层由表面不平整的多晶硅构成。在用椭偏仪测试栅氧化层厚度时,由于栅氧化层下方的多晶硅表面不平整,测试出来的数据不准确。而通过在白玻璃上沉积栅氧化层,利用白玻璃上栅氧化层的厚度来评价实际工艺中有源层上栅氧化层的厚度的方案,一方面会造成资源的浪费,另一方面由于沉积衬底的不同,在白玻璃上沉积栅氧化层以及在有源层上沉积栅氧化层是存在差异的,不能完全评价实际工艺中栅氧化层的厚度,且不能在工艺过程中实现对栅氧化层厚度的及时监控,从而影响补偿后的电流大小,进而影响显示装置最终的显示亮度。
根据本发明的实施例,通过在母板的边缘处,以及相邻两个沿基板的行排布的区域的交界处,或者相邻两个沿基板的列排布的区域的交界处,设置多个标志块,并且在有源层以及上述多个标志块的上方同步设置栅氧化层,由于标志块具有平整的表面,因此,可以基于标志块准确地测试栅氧化层的厚度,且可以基于标志块实现工艺过程中对栅氧化层厚度的及时监控,进而保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。
下面根据本发明的具体实施例,对该母板的各个结构进行详细说明:
关于基板的材料不受特别限制,本领域技术人员可以根据具体情况进行选择。例如,根据本发明的实施例,基板100可以由刚性材料形成,具体的,基板100可以由玻璃构成。或者,基板100还可以由柔性材料形成,具体的,基板100可以由聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚酰亚胺(PI)以及聚甲基丙烯酸甲酯(PMMA)的至少之一构成,由柔性材料形成的基板100可用于柔性显示装置中。
关于基板的尺寸不受特别限制,本领域技术人员可以根据具体情况进行选择。例如,根据本发明的具体实施例,基板100的尺寸可以为1500×1300mm,当应用上述尺寸的母板制备5.5英寸的产品时,每个区域110大约可以切割出40个产品。
根据本发明的实施例,标志块200可以由非晶硅构成,有源层300可以由多晶硅构成。由此,非晶硅可以使得标志块具有平整的表面,保证测试的栅氧化层厚度的准确性。根据本发明的实施例,多晶硅可由非晶硅经过准分子激光退火处理得到,也即是说,在制备标志块200以及有源层300的过程中,可以首先在基板100上设置一层非晶硅层,随后对预定区域的非晶硅层的进行准分子激光退火处理,以形成多晶硅层,最后对预定区域以外的非晶硅以及多晶硅层进行刻蚀处理,以便形成标志块200以及有源层300。由于形成有源层300也需要首先制备一层非晶硅,然后通过准分子激光退火处理获得多晶硅,再通过后续的构图工艺得到有源层,因此上述制备标志块以及有源层的过程中,未增加新的工艺,制备过程简单,成本较低,且能够获得可准确测试栅氧化层厚度的标志块,使得应用上述母板的显示装置具有均匀的显示亮度。
需要特别说明的是,本申请中的“有源层”应做广义理解。有源层300不仅仅包括母板上每一个基板中用于形成薄膜晶体管区域的多晶硅部分,还包括该母板中,所有经过退火处理而晶化的多晶硅层:在制备母板的过程中,通常是对较大面积的非晶硅进行退火处理,令这一区域内的非晶硅材料均转化为多晶硅,后续再根据具体需求,利用多晶硅材料形成器件中的有源层。显然,进行晶化转换为多晶硅的区域,要比具体器件所占据的区域大。在本申请中,术语“有源层”特指母板的衬底上经过退火处理的、转换为多晶硅的全部区域。
本领域技术人员能够理解的是,准分子激光退火处理过程中,常用激光的扫描范围有1500mm以及1300mm两种类型,通常沿着一定的方向(如多个区域排布的行的方向或列的方向)进行扫描。根据激光扫描的范围,除了可以在基板100的边缘位置设置标志块200,还可以在相邻两个沿基板100的行排布的区域110的交界处,或者在相邻两个沿基板100的列排布的区域110的交界处,设置多个标志块200。由此,可以提高栅氧化层厚度测试的准确度。由此,在进行准分子激光退火处理过程中,可以沿着多个区域排布的行的方向进行扫描,在多行之间的间隙处,或者多列之间的间隙处不进行扫描。由此,可以在不影响扫描形成多晶硅的效率的前提下,简便的在基板上预留出一块未经过准分子激光退火的非晶硅,从而可以简便的获得多个标志块200。
根据本发明的实施例,当激光扫描范围为1500mm时,扫描范围较大,可沿着基板长边方向进行扫描,标志块200在基板100上的排布情况可参考图1,当激光扫描范围为1300mm时,扫描范围较小,可沿着基板短边方向进行扫描,标志块200在基板100上的排布情况可参考图3。当基板100的尺寸为其他尺寸时,本领域技术人员可以根据基板100的具体尺寸,以及激光扫描的范围,设计标志块200的具体排布位置,在此不再一一列举。
需要说明的是,上述激光扫描范围以及标志块的分布情况,仅为本发明的一些示例,仅用于方便理解,而不能理解为对本发明的限制。标志块的分布情况应当参照母板的尺寸、激光扫描范围等具体情况进行选择。标志块分布在多行之间的间隙处,或者多列之间的间隙处,有利于提高退火效率:激光可以沿着一个方向,将分布在基板100上的多个区域扫描完毕,而无需因为增加了标志块的设计,在扫描过程中关闭激光光源,调整位置之后再继续进行扫描。本领域技术人员能够理解的是,当基板100的面积足够大时,也可以令激光沿着一定方向扫描基板的部分区域,关闭激光之后,移动扫描区域,再重新继续进行扫描。由此,可以在多个区域的行之间,以及列之间均形成标志块。
关于标志块的形状不受特别限制,只要能够基于该标志块实现对栅氧化层厚度的测试即可,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,标志块200的形状可以为正方形、长方形、圆形、椭圆形等。需要说明的是,“标志块的形状”是指标志块200沿着基板100所在平面方向的截面的形状。
根据本发明的实施例,参考图4,标志块200在沿着基板100所在平面方向的截面最短的边缘(如图中所示出的L)为100-300μm。由此,可以保证能够基于该标志块对栅氧化层的厚度进行测试。也即是说,将标志块200的截面边长设置在上述范围内,可以保证在利用椭偏仪测试栅氧化层厚度时,从栅氧化层远离标志块一侧射入的光线能够在栅氧化层和标志块的界面处发生反射,并从栅氧化层远离标志块的一侧透出,从而可以根据两个光程差计算栅氧化层的厚度,实现对栅氧化层厚度的测试。
根据本发明的实施例,标志块200由非晶硅构成,有源层300由多晶硅构成,且构成有源层300的多晶硅由非晶硅经过准分子激光退火处理形成,由此,标志块200的厚度为有源层300的厚度。具体的,标志块200的厚度可以为
根据本发明的实施例,参考图4,标志块200靠近基板100边缘一侧的表面与基板100边缘之间的距离(如图中所示出的D1)大于15mm。由此,可以保证标志块成膜的均一性,进而保证标志块表面的平整度。具体的,D1可以为17mm。
根据本发明的实施例,标志块200以及有源层300是基于同一层非晶硅材料而形成的,位于相邻两行区域110的交界处,或者位于相邻两列区域110的交界处的标志块200,与有源层300之间的距离大于10mm。根据本发明的具体实施例,标志块200与有源层300之间的距离可以为12mm。由此,可以保证标志块具有平整的表面。具体的,如前所述,在制备标志块200以及有源层300的过程中,对预定区域的非晶硅层进行准分子激光退火处理,以使预定区域的非晶硅转换为多晶硅,将标志块200与有源层300之间的距离设置在上述范围内,可以保证不对标志块200处的非晶硅层进行准分子激光退火处理,从而可以保证标志块具有平整的表面。
根据本发明的实施例,参考图4,基板100上限定有显示区30,显示区30通过薄膜晶体管控制,因此,显示区30内的非晶硅全部被晶化转换为多晶硅,以实现显示区的功能。如前所述,标志块200以及有源层300是基于同一层非晶硅材料而形成的,位于相邻两行区域110的交界处,或者位于相邻两列区域110的交界处的标志块200,与有源层300之间的距离大于10mm,也即是说,标志块200靠近显示区30一侧的边缘与显示区30之间的垂直距离(如图中所示出的D2)大于10mm,由此,可以保证标志块具有平整的表面。
需要说明的是,图4中各距离的标识只是示意性的,为了清楚的展现标志块与基板边缘以及显示区之间的位置关系,将标志块的边长放大,与距离D1、D2的长度差别较小,但是实际上标志块的边长为微米级别,上述两个距离为毫米级别。
根据本发明的实施例,参考图5,该母板还可以包括栅极500、层间介电层600、源极700以及漏极800,上述结构与有源层300以及栅绝缘层400共同构成薄膜晶体管。其中,有源层300包括沟道区40、源区10以及漏区20,栅氧化层400可以设置在沟道区40以及标志块200远离基板100的一侧。
根据本发明的实施例,栅极500设置在栅氧化层400远离沟道区40的一侧,层间介电层600覆盖基板100、栅氧化层400、栅极500以及源区10和漏区20,且层间介电层600在对应源区10以及漏区20的位置处均具有过孔,源极700和漏极800通过过孔分别与源区10和漏区20相连,由此,可以实现薄膜晶体管的使用功能。根据本发明的实施例,在基板100与标志块200、有源层300之间还可以设置有缓冲层900,便于薄膜晶体管与基板之间的附着。关于栅极、层间介电层、源极、漏极、缓冲层的材料不受特别限制,可以选用常规制备材料构成上述各结构。
在本发明的另一方面,本发明提出了一种制备母板的方法。根据本发明的实施例,由该方法制备的母板可以为前面描述的母板,由此,由该方法制备的母板可以具有与前面描述的母板相同的特征以及优点,在此不再赘述。总的来说,利用简单的工艺即可获得能够准确测试栅氧化层厚度的母板,且基于该母板上的标志块可以实现工艺过程中对栅氧化层厚度的及时监控,进而保证补偿后电流的均匀性,使得应用该母板的显示装置具有均匀的显示亮度。
根据本发明的实施例,参考图6,该方法包括:
S100:提供基板
根据本发明的实施例,在该步骤中,提供基板。根据本发明的实施例,基板上限定出多个沿基板的行和列排布的区域。关于基板的材料以及尺寸,前面已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,基板可以由刚性材料形成,具体的,基板可以由玻璃构成。或者,基板还可以由柔性材料形成,具体的,基板可以由PET、PC、PI以及PMMA的至少之一构成,由柔性材料形成的基板可用于柔性显示装置中。根据本发明的具体实施例,基板的尺寸可以为1500×1300mm,当应用上述尺寸的母板制备5.5英寸的产品时,每个区域大约可以切割出40个产品。
S200:在基板上形成多个标志块以及有源层
根据本发明的实施例,在该步骤中,在基板上形成多个标志块以及有源层。根据本发明的实施例,多个标志块设置在基板的边缘处,以及相邻两个沿基板的行排布的区域的交界处,或者相邻两个沿基板的列排布的区域的交界处,标志块具有平整的表面,有源层与标志块同层设置。由此,可以基于标志块对后续步骤制备的栅氧化层的厚度进行测试,测试数据准确,且能够实现在工艺过程中对栅氧化层厚度的及时监控,在母板上设置多个致密排布的标志块,可以提高栅氧化层厚度测试的准确性。
根据本发明的实施例,形成标志块以及有源层可以是通过以下步骤形成的:首先,在基板上沉积非晶硅层。根据本发明的实施例,沉积非晶硅的边界与基板边缘之间的距离大于15mm,具体的,可以为17mm。由此,可以保证非晶硅层成膜的均一性。
随后,对预定区域的非晶硅层进行准分子激光退火处理,以便形成多晶硅层。根据本发明的实施例,在进行准分子激光退火处理时,控制准分子激光退火处理的边界,与基板的边缘之间的距离大于25.5mm,具体的,上述距离可以为30mm。由此,可以保证靠近基板边缘处的非晶硅不进行准分子激光退火处理,进而可以获得表面平整的非晶硅层,便于后续步骤基于未经准分子激光退火处理的非晶硅形成标志块。
根据本发明的实施例,预定区域包括多个沿基板的行和列排布的区域,准分子激光退火处理沿着上述行和列之中的一个方向进行,对任意一个预定区域的非晶硅层进行准分子激光退火处理时,控制准分子激光退火处理的边界,和下一个预定区域的边缘之间的距离大于20.5mm,具体的,上述距离可以为25mm,其中,下一个预定区域,为在上述行和列之中的另一个方向上,和进行准分子激光退火处理的预定区域相邻的一个。由此,可以保证相邻两行或两列区域之间的空隙处的非晶硅,不进行准分子激光退火处理,便于后续步骤基于上述非晶硅在多行或多列区域的空隙处形成多个标志块。
最后,对预定区域之外的非晶硅层以及多晶硅层进行刻蚀处理,以便形成标志块以及有源层。由此,可以在不增加工艺的情况下,获得具有平整表面的标志块,实现对栅氧化层厚度的准确测试,降低生产成本。
根据本发明的实施例,在进行准分子激光退火处理时,通过调节光学模组内的透镜,以改变光线的长度,从而达到在标志块区域不进行准分子激光退火处理,进而可以基于标志块实现对栅氧化层厚度的准确测试。
需要说明的是,在对预定区域之外的非晶硅层进行刻蚀处理时,应避免过刻或者刻蚀有残留等现象的出现,防止对其余膜层上的定位标记造成干扰。
根据本发明的实施例,在进行刻蚀处理时,通过控制掩膜版的尺寸,令标志块在沿着基板所在平面方向的截面中,最短的边缘为100-300μm。由此,可以保证能够基于该标志块对栅氧化层的厚度进行测试。也即是说,将标志块的截面边长设置在上述范围内,可以保证在利用椭偏仪测试栅氧化层厚度时,从栅氧化层远离标志块一侧射入的光线能够在栅氧化层和标志块的界面处发生反射,并从栅氧化层远离标志块的一侧透出,从而可以根据两个光程差计算栅氧化层的厚度,实现对栅氧化层厚度的测试。关于标志块的形状以及厚度,前面已经进行了详细描述,在此不再赘述。
关于标志块设置位置与准分子激光退火处理的关系,前面也已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,当激光扫描范围为1500mm时,标志块在基板上的排布情况可参考图1,当激光扫描范围为1300mm时,标志块在基板上的排布情况可参考图3。当基板的尺寸为其他尺寸时,本领域技术人员可以根据基板的具体尺寸,以及激光扫描的范围,设计标志块的具体排布位置,在此不再一一列举。
S300:在标志块以及有源层远离基板一侧的表面设置栅氧化层
根据本发明的实施例,在该步骤中,在标志块以及有源层远离基板一侧的表面设置栅氧化层。由此,可以基于标志块测试标志块上方的栅氧化层的厚度,该栅氧化层的厚度也即为有源层上方的栅氧化层的厚度,从而实现对栅氧化层厚度的准确测试以及及时监控,使得应用该母板的显示装置具有均匀的显示亮度。
在本发明的另一方面,本发明提出了一种显示基板。根据本发明的实施例,该显示基板是由母板切割得到的,该母板为前面描述的,或者为前面描述的方法制备的。由此,该显示基板具有前面所述的母板的全部特征以及优点,在此不再赘述。总的来说,应用该显示基板的显示装置具有均匀的显示亮度。
根据本发明的实施例,标志块设置在母板的边缘,以及相邻两个沿基板的行排布的区域的交界处,或者相邻两个沿基板的列排布的区域的交界处,由此,在对上述母板进行切割时,由靠近边缘的母板以及靠近相邻区域交界处的母板,切割得到的显示基板的显示区外围的走线区或电路连接区域(bonding,邦定区)设置有标志块,由靠近内部的母板切割得到的显示基板的邦定区不具有标志块。
根据本发明的实施例,应用该显示基板的显示装置可以为液晶显示装置,还可以为有机电致发光显示装置。由此,可以使液晶显示装置以及有机电致发光显示装置具有均匀的显示亮度。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外,需要说明的是,本说明书中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种母板,其特征在于,包括:
基板,所述基板上限定出多个沿所述基板的行和列排布的区域;
多个标志块,多个所述标志块设置在所述基板的边缘处,以及相邻两个沿所述基板的行排布的区域的交界处,或者相邻两个沿所述基板的列排布的区域的交界处,所述标志块具有平整的表面;
有源层,所述有源层与所述标志块同层设置;以及
栅氧化层,所述栅氧化层覆盖所述标志块以及所述有源层远离所述基板一侧的表面。
2.根据权利要求1所述的母板,其特征在于,所述标志块由非晶硅构成,所述有源层由多晶硅构成。
3.根据权利要求1所述的母板,其特征在于,所述标志块在沿着所述基板所在平面方向的截面中,最短的边缘为100-300μm。
4.根据权利要求1所述的母板,其特征在于,所述标志块靠近所述基板边缘一侧的表面与所述基板边缘之间的距离大于15mm。
5.根据权利要求2所述的母板,其特征在于,所述标志块以及所述有源层是基于同一层非晶硅材料而形成的,位于相邻两行所述区域的交界处,或者位于相邻两列所述区域的交界处的所述标志块,与所述有源层之间的距离大于10mm。
6.一种制备母板的方法,其特征在于,包括:
提供基板,所述基板上限定出多个沿所述基板的行和列排布的区域;
在所述基板上形成多个标志块以及有源层,多个所述标志块设置在所述基板的边缘处,以及相邻两个沿所述基板的行排布的区域的交界处,或者相邻两个沿所述基板的列排布的区域的交界处,所述标志块具有平整的表面,所述有源层与所述标志块同层设置;以及
在所述标志块以及所述有源层远离所述基板一侧的表面设置栅氧化层。
7.根据权利要求6所述的方法,其特征在于,形成所述标志块以及所述有源层是通过以下步骤形成的:
在所述基板上沉积非晶硅层;
对预定区域的非晶硅层进行准分子激光退火处理,以便形成多晶硅层;
对所述预定区域之外的非晶硅层以及所述多晶硅层进行刻蚀处理,以便形成所述标志块以及所述有源层。
8.根据权利要求7所述的方法,其特征在于,在进行所述刻蚀处理时,通过控制掩膜版的尺寸,令所述标志块在沿着所述基板所在平面方向的截面中,最短的边缘为100-300μm。
9.根据权利要求7所述的方法,其特征在于,包括:
控制所述沉积非晶硅层的沉积边界,与所述基板边缘之间的距离大于15mm;
控制所述准分子激光退火处理的边界,与所述基板的边缘之间的距离大于25.5mm;
所述预定区域包括多个沿所述基板的行和列排布的区域,所述准分子激光退火处理沿着所述行和所述列之中的一个方向进行,对任意一个所述预定区域的非晶硅层进行准分子激光退火处理时,控制所述准分子激光退火处理的边界,和下一个预定区域的边缘之间的距离大于20.5mm,
所述下一个预定区域,为在所述行和所述列之中的另一个方向上,和进行所述准分子激光退火处理的所述预定区域相邻的一个。
10.一种显示基板,其特征在于,所述显示基板是由母板切割得到的,所述母板为权利要求1-5任一项所述的,或者为权利要求6-9任一项所述的方法制备的。
CN201810847232.9A 2018-07-27 2018-07-27 母板及其制备方法、显示基板 Active CN108962961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810847232.9A CN108962961B (zh) 2018-07-27 2018-07-27 母板及其制备方法、显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810847232.9A CN108962961B (zh) 2018-07-27 2018-07-27 母板及其制备方法、显示基板

Publications (2)

Publication Number Publication Date
CN108962961A true CN108962961A (zh) 2018-12-07
CN108962961B CN108962961B (zh) 2021-01-01

Family

ID=64466289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810847232.9A Active CN108962961B (zh) 2018-07-27 2018-07-27 母板及其制备方法、显示基板

Country Status (1)

Country Link
CN (1) CN108962961B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045878A1 (en) * 2003-09-02 2005-03-03 Yu-Chang Lin Gate oxide measurement apparatus
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
CN105182574A (zh) * 2015-08-28 2015-12-23 武汉华星光电技术有限公司 Tft基板上的配向膜厚度测量方法及cf基板上的配向膜厚度测量方法
CN105719983A (zh) * 2016-02-17 2016-06-29 上海华力微电子有限公司 栅氧化层厚度实时监控方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045878A1 (en) * 2003-09-02 2005-03-03 Yu-Chang Lin Gate oxide measurement apparatus
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
CN105182574A (zh) * 2015-08-28 2015-12-23 武汉华星光电技术有限公司 Tft基板上的配向膜厚度测量方法及cf基板上的配向膜厚度测量方法
CN105719983A (zh) * 2016-02-17 2016-06-29 上海华力微电子有限公司 栅氧化层厚度实时监控方法

Also Published As

Publication number Publication date
CN108962961B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US7368204B2 (en) Mask for laser crystallization and crystallization method using the same
EP3089213B1 (en) Array substrate, manufacturing method therefor, and display device
US10424669B2 (en) Array substrate and manufacturing method thereof, and display device
US11030948B2 (en) Display panel
CN105632959B (zh) 一种阵列基板及其制备方法和显示装置
US20170329164A1 (en) Pixel structure, method of manufacturing the same, array substrate and display device
US8962404B2 (en) Method for manufacturing fan-out lines on array substrate
US9647001B2 (en) Array substrate, method for fabricating the same and display device
US10204936B2 (en) Array substrate and method for manufacturing the same, display device
US8975631B2 (en) Array substrate, manufacturing method, and display device thereof
US10971525B1 (en) TFT array substrate and manufacturing method thereof
CN103885261A (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
US9219088B2 (en) Array substrate, manufacturing method thereof, and display device
WO2016202057A1 (zh) 阵列基板母板及其制作方法
US10367008B2 (en) Array substrate, display panel and display device
CN104966501A (zh) 用于窄边框lcd的goa电路结构
CN104932152A (zh) 液晶显示面板及液晶显示面板的制造方法
CN106356378B (zh) 阵列基板及其制作方法
US8237902B2 (en) Array substrate of LCD with wide viewing angle and method for manufacturing the same
CN108962961A (zh) 母板及其制备方法、显示基板
KR101900814B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판
WO2013078707A1 (zh) 一种像素结构、阵列基板和液晶显示装置
TWI410725B (zh) 畫素結構與對準標記
TWI361492B (en) Thin film transistor substrate, electric apparatus, and method for fabricating the same
US9613876B2 (en) Thin film transistor substrate including a channel length measuring pattern and display panel having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant