CN105719983A - 栅氧化层厚度实时监控方法 - Google Patents

栅氧化层厚度实时监控方法 Download PDF

Info

Publication number
CN105719983A
CN105719983A CN201610088975.3A CN201610088975A CN105719983A CN 105719983 A CN105719983 A CN 105719983A CN 201610088975 A CN201610088975 A CN 201610088975A CN 105719983 A CN105719983 A CN 105719983A
Authority
CN
China
Prior art keywords
gate oxide
thickness
time
real
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610088975.3A
Other languages
English (en)
Other versions
CN105719983B (zh
Inventor
张召
王智
苏俊铭
倪立华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610088975.3A priority Critical patent/CN105719983B/zh
Publication of CN105719983A publication Critical patent/CN105719983A/zh
Application granted granted Critical
Publication of CN105719983B publication Critical patent/CN105719983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体技术领域，公开了一栅氧化层厚度实时监控方法，在栅氧化层制备完成并测量其物理厚度D1后，定义第一自然氧化层厚度DOX1和第二自然氧化层厚度DOX2，监控栅氧化层的实时厚度D＝D1+DOX1+DOX2。该方法综合考虑栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间Q?Time，以及多晶硅栅沉积工艺中沉积区域氧气浓度O2?Density对栅氧化层自然氧化速度的影响，实现对栅氧化层实际厚度的精确监控。与现有技术相比，能够根据工艺进度、工艺条件以及工艺时间，精确监控栅氧化层的实时厚度，与传统的栅氧化层物理厚度实际测量相比，更为细致和精确，避免物理厚度监控与最终实际电性厚度不符而失去监控意义，从而提高工艺质量，保障器件性能。

Description

栅氧化层厚度实时监控方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体技术中的低压炉管检漏技术。
背景技术
随着电子产品的智能化发展，集成电路向更小、更快、更便宜的趋势发展，半导体工艺技术也由原有的亚微米进入了纳米级的技术。业界代工厂已将55纳米、40纳米的技术列为主导，28纳米技术的发展也已成为必然趋势。
栅电极在半导体器件中作为控制源漏之间电流的重要组成部分，栅电容大小决定了其对电流的调控能力。然而，随着制程越来越先进，晶体管特征尺寸也越来越小，相应栅电极面积也进一步减小，栅氧化层的厚度也随之减薄。
当技术节点缩小至55纳米及以下时，栅氧化层的物理厚度需要降到左右，因此，栅氧化层厚度精确性的控制要求和生产工艺要求都越发严格。目前，成熟的半导体工艺中，栅电极结构依然采用栅氧以及多晶硅工艺，而业界针对栅氧层的控制大多采用在栅氧生长完成后进行物理厚度量测以作为栅氧层的监控手段。目前，业界常规采用的栅氧化层厚度监控方法为：(1)厚栅氧化层生长及厚度测量；(2)双栅氧化层刻蚀及清洗；(3)薄栅氧化层ISSG(in-situ steam generation，原位蒸气发生法)生长及厚度测量。图1为现有技术中栅氧化层厚度实时监控方法示意图。如图1所示，现有技术中，以薄栅氧化层生长后的物理厚度测量来监控栅氧化层的最终厚度，并在此后进行多晶硅栅的沉积。然而，在实际工艺过程中，薄栅氧化层生长完成后、至多晶硅栅沉积工艺过程中，已制备完成的薄栅氧化层表面会有自然氧化层生长，且多晶硅沉积工艺前的氧化同样会对晶体管栅氧化层的最终厚度造成影响，因此，现有栅氧化层厚度监控方法无法实现精确控制，对于进入到纳米时代的微小尺寸晶体管器件而言，栅氧化层物理厚度无法精确控制，将极大的影响其栅电极对电流的调控能力，影响器件性能。
发明内容
本发明所要解决的技术问题是，提供一栅氧化层厚度实时监控方法，能够在栅电极制备过程中实时精确监控栅氧化层厚度，提高工艺质量和器件性能。
为解决上述技术问题，本发明提供了一栅氧化层厚度实时监控方法，在栅氧化层制备完成并测量其物理厚度D1后，定义第一自然氧化层厚度DOX1和第二自然氧化层厚度DOX2，监控栅氧化层的实时厚度D＝D1+DOX1+DOX2，其中：DOX1为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间内形成的第一自然氧化层厚度；DOX2为多晶硅栅沉积工艺过程中形成的第二自然氧化层厚度。
进一步地，DOX1＝B*Q-Time，其中，B为第一系数，Q-Time为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间；DOX2＝C*ln(O2-Density)，其中，C为第二系数，O2-Density为多晶硅栅沉积工艺中沉积区域氧气浓度。
作为可选择的技术方案，所述第一系数B基于所述栅氧化层质量确定，为自然氧化层生长速度与栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间Q-Time的相关性。所述第一系数B与等待时间Q-Time内装载待处理晶圆的硅片盒所处环境有关。
进一步地，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.05-0.07；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.03-0.045；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.004-0.007。
进一步地，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.055-0.06；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.034-0.04；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.005-0.006。
作为可选择的技术方案，所述第二系数C为自然氧化层生长速度与多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density的相关性。所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-10ppm，所述第二系数C为0.08-0.12。
进一步地，所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-2ppm时，第二系数C为0.10-0.11。
作为可选择的技术方案，所述栅氧化层物理厚度D1为
本发明提供的栅氧化层厚度实时监控方法，综合考虑栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间Q-Time，以及多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density对栅氧化层自然氧化速度的影响，实现对栅氧化层实际厚度的精确监控。与现有技术相比，本发明提供的栅氧化层厚度实时监控方法，能够根据工艺进度、工艺条件以及工艺时间，精确监控栅氧化层的实时厚度，与传统的栅氧化层物理厚度实际测量相比，更为细致和精确，避免物理厚度监控与最终实际电性厚度不符而失去监控意义，从而提高工艺质量，保障器件性能。
附图说明
图1为现有技术中栅氧化层厚度实时监控方法示意图；
图2为本发明具体实施方式提供的栅氧化层厚度实时监控方法示意图；
图3为第一自然氧化层厚度与等待时间及装载待处理晶圆的硅片盒所处环境的关系示意图；
图4为第二自然氧化层厚度与的多晶硅栅沉积工艺中沉积区域氧气浓度的关系示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图2为本具体实施方式提供的栅氧化层厚度实时监控方法示意图。
如图2所示，本具体实施方式提供的栅氧化层厚度实时监控方法，在栅氧化层制备完成并测量其物理厚度D1后，定义第一自然氧化层厚度DOX1和第二自然氧化层厚度DOX2，监控栅氧化层的实时厚度D＝D1+DOX1+DOX2，其中：DOX1为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间内形成的第一自然氧化层厚度；DOX2为多晶硅栅沉积工艺过程中形成的第二自然氧化层厚度。
作为可选实施方式，所述栅氧化层物理厚度D1为更优地，所述栅氧化层物理厚度D1为或或DOX1＝B*Q-Time，其中，B为第一系数，Q-Time为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间；DOX2＝C*ln(O2-Density)，其中，C为第二系数，O2-Density为多晶硅栅沉积工艺中沉积区域氧气浓度。
作为可选实施方式，所述第一系数B基于所述栅氧化层质量确定，为自然氧化层生长速度与栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间Q-Time的相关性。该第一系数B与等待时间Q-Time内装载待处理晶圆的硅片盒所处环境有关。
作为可选实施方式，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.05-0.07；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.03-0.045；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.004-0.007。更优地，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.055-0.06；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.034-0.04；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.005-0.006。
需要说明的是，第一系数B同样受到已有栅氧化层厚度D1的影响，第一系数B随栅氧化层厚度D1的增大而有一定程度的变小，但并不影响本具体实施方式的实施及技术效果。
图3为第一自然氧化层厚度DOX1与等待时间Q-Time及装载待处理晶圆的硅片盒所处环境的关系示意图。
如图3所示，作为最佳实施例，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.0598，第一氧化层厚度DOX1＝0.0598*Q-Time；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.0385，第一氧化层厚度DOX1＝0.0385*Q-Time；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.0054，第一氧化层厚度DOX1＝0.0054*Q-Time。
作为可选实施方式，所述第二系数C为自然氧化层生长速度与多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density的相关性。所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-10ppm，所述第二系数C为0.08-0.12。较佳地，所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-2ppm时，第二系数C为0.10-0.11。
需要说明的是，第二系数C的取值会受到多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density大小的影响，第二系数C随多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density的增大而有一定程度的变大，但并不影响本具体实施方式的实施及技术效果。
图4为第二自然氧化层厚度DOX2与的多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density关系示意图。
如图4所示，作为最佳实施例，第二系数C为0.1052，第二自然氧化层厚度DOX2与多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density呈对数关系，且第二自然氧化层厚度DOX2与多晶硅栅沉积工艺持续时间相关性不大。
根据上述结果可知，本具体实施方式提供的栅氧化层厚度实时监控方法能更加直观、更加全面的反应出影响到最终栅氧化层厚度的各个因素，可根据具体工艺制程的特性来明确定义出不同条件对应的影响因素。
除此之外，本发明对于其它半导体工艺中氧化层厚度的实时监控具备同样的技术效果。
本具体实施方式所提供的栅氧化层厚度实时监控方法，综合考虑栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间Q-Time，以及多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density对栅氧化层自然氧化速度的影响，实现对栅氧化层实际厚度的精确监控。与现有技术相比，本发明提供的栅氧化层厚度实时监控方法，能够根据工艺进度、工艺条件以及工艺时间，精确监控栅氧化层的实时厚度，与传统的栅氧化层物理厚度实际测量相比，更为细致和精确，避免物理厚度监控与最终实际电性厚度不符而失去监控意义，从而提高工艺质量，保障器件性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种栅氧化层厚度实时监控方法，在栅氧化层制备完成并测量其物理厚度D1后，定义第一自然氧化层厚度DOX1和第二自然氧化层厚度DOX2，监控栅氧化层的实时厚度D＝D1+DOX1+DOX2，其中：DOX1为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间内形成的第一自然氧化层厚度；DOX2为多晶硅栅沉积工艺过程中形成的第二自然氧化层厚度。
2.根据权利要求1所述的栅氧化层厚度实时监控方法，其特征在于，DOX1＝B*Q-Time，其中，B为第一系数，Q-Time为栅氧化层制备完成后、到多晶硅栅沉积工艺开始前的等待时间。
3.根据权利要求2所述的栅氧化层厚度实时监控方法，其特征在于，所述第一系数B与等待时间Q-Time内装载待处理晶圆的硅片盒所处环境有关。
4.根据权利要求3所述的栅氧化层厚度实时监控方法，其特征在于，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.05-0.07；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.03-0.045；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.004-0.007。
5.根据权利要求4所述的栅氧化层厚度实时监控方法，其特征在于，所述装载待处理晶圆的硅片盒置于洁净室存储环境中时，第一系数B为0.055-0.06；所述装载待处理晶圆的硅片盒置于氮气环境中时，第一系数B为0.034-0.04；所述装载待处理晶圆的硅片盒内充满氮气时，第一系数B为0.005-0.006。
6.根据权利要求2所述的栅氧化层厚度实时监控方法，其特征在于，DOX2＝C*ln(O2-Density)，其中，C为第二系数，O2-Density为多晶硅栅沉积工艺中沉积区域氧气浓度。
7.根据权利要求6所述的栅氧化层厚度实时监控方法，其特征在于，所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-10ppm，所述第二系数C为0.08-0.12。
8.根据权利要求7所述的栅氧化层厚度实时监控方法，其特征在于，所述多晶硅栅沉积工艺中沉积区域氧气浓度O2-Density为0-2ppm时，第二系数C为0.10-0.11。
9.根据权利要求1-8中任意一项所述的栅氧化层厚度实时监控方法，其特征在于，所述栅氧化层物理厚度D1为
CN201610088975.3A 2016-02-17 2016-02-17 栅氧化层厚度实时监控方法 Active CN105719983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610088975.3A CN105719983B (zh) 2016-02-17 2016-02-17 栅氧化层厚度实时监控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610088975.3A CN105719983B (zh) 2016-02-17 2016-02-17 栅氧化层厚度实时监控方法

Publications (2)

Publication Number Publication Date
CN105719983A true CN105719983A (zh) 2016-06-29
CN105719983B CN105719983B (zh) 2019-06-07

Family

ID=56155841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610088975.3A Active CN105719983B (zh) 2016-02-17 2016-02-17 栅氧化层厚度实时监控方法

Country Status (1)

Country Link
CN (1) CN105719983B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816395A (zh) * 2016-12-15 2017-06-09 中国航天空气动力技术研究院 一种氮化硅被动氧化层厚度确定方法
CN108962961A (zh) * 2018-07-27 2018-12-07 京东方科技集团股份有限公司 母板及其制备方法、显示基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045878A1 (en) * 2003-09-02 2005-03-03 Yu-Chang Lin Gate oxide measurement apparatus
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
US8084769B2 (en) * 2007-02-16 2011-12-27 United Microelectronics Corp. Testkey design pattern for gate oxide
CN102427045A (zh) * 2011-11-02 2012-04-25 上海宏力半导体制造有限公司 原位水汽生成工艺实时检测方法
CN102800607A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 提高制程能力的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045878A1 (en) * 2003-09-02 2005-03-03 Yu-Chang Lin Gate oxide measurement apparatus
US8084769B2 (en) * 2007-02-16 2011-12-27 United Microelectronics Corp. Testkey design pattern for gate oxide
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
CN102427045A (zh) * 2011-11-02 2012-04-25 上海宏力半导体制造有限公司 原位水汽生成工艺实时检测方法
CN102800607A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 提高制程能力的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816395A (zh) * 2016-12-15 2017-06-09 中国航天空气动力技术研究院 一种氮化硅被动氧化层厚度确定方法
CN106816395B (zh) * 2016-12-15 2019-06-18 中国航天空气动力技术研究院 一种氮化硅被动氧化层厚度确定方法
CN108962961A (zh) * 2018-07-27 2018-12-07 京东方科技集团股份有限公司 母板及其制备方法、显示基板
CN108962961B (zh) * 2018-07-27 2021-01-01 京东方科技集团股份有限公司 母板及其制备方法、显示基板

Also Published As

Publication number Publication date
CN105719983B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US9887095B2 (en) System and method for an etch process with silicon concentration control
TW201926460A (zh) 經催化劑影響的圖案轉印技術
CN106030760B (zh) 利用锗凝缩工艺的基板制造方法及利用其的半导体元件的制造方法
CN103839858A (zh) 离子注入机的工艺能力的监控方法和离子注入方法
KR101559985B1 (ko) 실리콘 웨이퍼의 산화막 형성방법
CN105719983A (zh) 栅氧化层厚度实时监控方法
TWI543251B (zh) 具矽濃度控制的蝕刻製程方法及其系統
Vereecke et al. Wet etching of TiN in 1-D and 2-D confined nano-spaces of FinFET transistors
Mazurak et al. Technology and characterization of MIS structures with co-doped silicon nanocrystals (Si-NCs) embedded in hafnium oxide (HfOx) ultra-thin layers
CN106783565B (zh) 改善有源区点状腐蚀缺陷的方法
CN106024893B (zh) 高k金属栅器件及其制备方法
CN208298829U (zh) 半导体结构
KR102185648B1 (ko) 반도체 기판의 결함영역의 평가방법
CN103887160B (zh) 控制栅极刻蚀方法
JP5630527B2 (ja) 貼合せｓｏｉウェーハの製造方法
CN105931957B (zh) 消除多晶硅残留的方法
Baumann et al. Characterization of VLSI processing defects using STEM-EELS tomography
JP6172102B2 (ja) Ｓｏｉ基板の評価方法
CN105632891A (zh) Pip电容器的制备方法
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
JP7215683B2 (ja) 半導体デバイス
CN103177982B (zh) 监控外延轮廓的测试键
Ding et al. Electrical characterization of dry and wet processed interface layer in Ge/high-k devices
CN105679661A (zh) 一种减小氧化铪栅介质漏电流的方法
CN101819929B (zh) 制造分离栅极存储器浮栅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant