CN112687564B - 掺杂半导体的激活率计算方法、装置及电子设备 - Google Patents
掺杂半导体的激活率计算方法、装置及电子设备 Download PDFInfo
- Publication number
- CN112687564B CN112687564B CN202011507939.9A CN202011507939A CN112687564B CN 112687564 B CN112687564 B CN 112687564B CN 202011507939 A CN202011507939 A CN 202011507939A CN 112687564 B CN112687564 B CN 112687564B
- Authority
- CN
- China
- Prior art keywords
- doped semiconductor
- activation
- impurity
- activation rate
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 title claims abstract description 323
- 239000004065 semiconductor Substances 0.000 title claims abstract description 259
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000012535 impurity Substances 0.000 claims abstract description 334
- 238000004364 calculation method Methods 0.000 claims abstract description 84
- 238000002347 injection Methods 0.000 claims abstract description 64
- 239000007924 injection Substances 0.000 claims abstract description 64
- 238000000137 annealing Methods 0.000 claims abstract description 40
- 238000002513 implantation Methods 0.000 claims description 130
- 238000009826 distribution Methods 0.000 claims description 45
- 239000000523 sample Substances 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910015900 BF3 Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 42
- 238000010586 diagram Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 238000004088 simulation Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 238000005224 laser annealing Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229940095676 wafer product Drugs 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种掺杂半导体的激活率计算方法、装置及电子设备，涉及半导体技术领域，该方法包括：获取掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，激活率表中包括掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率；当掺杂半导体进行快速退火后，检测掺杂半导体的实测电阻；基于杂质注入参数及实测电阻从激活率表中获取与实测电阻相等的方块电阻对应的激活率，得到掺杂半导体的激活率。本发明通过计算提升了半导体激活率的测试速度，缩短了测试周期，降低了激活率测试成本。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种掺杂半导体的激活率计算方法、装置及电子设备。
背景技术
半导体表面一般为杂质注入区域，通过对掺杂半导体表面进行退火处理，使注入的杂质电激活，从而满足半导体器件的设计需求，杂质的激活率对半导体器件性能的影响尤为重要，如果激活不充分，会导致半导体器件导通压降偏高、器件发热偏大、功耗增大、开启电压不符合设计指标等问题，因此对掺杂半导体激活率的准确测定，是工艺制程中必不可少的一步。现有的掺杂半导体的激活率测试技术，主要采用二次离子质谱(secondaryion mass spectroscopy，SIMS)测试注入杂质的浓度分布曲线，采用扩展电阻(SpreadingResistance Profiling，SRP)测试被激活杂质的浓度分布曲线，根据注入杂质的浓度分布曲线和被激活杂质的浓度分布曲线得到掺杂半导体的激活率，测试周期较长，消耗的测试成本较高。因此，现有的掺杂半导体的激活率确定方式还存在计算速度较慢、成本较高的问题。
发明内容
有鉴于此，本发明的目的在于提供一种掺杂半导体的激活率计算方法、装置及电子设备，能够提升半导体激活率的计算速度，节约激活率计算成本。
为了实现上述目的，本发明实施例采用的技术方案如下：
第一方面，本发明实施例提供了一种掺杂半导体的激活率计算方法，包括：获取所述掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，所述激活率表中包括所述掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率；当所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻；基于所述杂质注入参数及所述实测电阻从所述激活率表中获取与所述实测电阻相等的方块电阻对应的激活率，得到所述掺杂半导体的激活率。
优选的，所述方法还包括：获取掺杂半导体在多种杂质注入条件下对应的注入杂质分布曲线；对所述注入杂质分布曲线进行微分及积分计算，确定所述掺杂半导体在多个激活深度下的方块电阻和激活率；基于掺杂半导体的各注入杂质分布曲线对应的多个激活深度下的方块电阻和激活率，建立所述掺杂半导体的激活率表。
优选的，所述注入杂质分布曲线携带有杂质注入类型、杂质注入剂量和杂质注入深度；所述对所述注入杂质分布曲线进行微分及积分计算，确定所述掺杂半导体在多个激活深度下的方块电阻和激活率的步骤，包括：基于所述杂质注入深度将所述掺杂半导体的杂质注入区域平均划分为多个微分层；基于所述注入杂质分布曲线确定各所述微分层的平均杂质浓度；基于各所述微分层的平均杂质浓度确定所述掺杂半导体在多个激活深度下的方块电阻；对所述微分层的平均杂质浓度进行积分计算，确定所述掺杂半导体在多个激活深度下的激活率。
优选的，所述基于各所述微分层的平均杂质浓度确定所述掺杂半导体在多个激活深度下的方块电阻的步骤，包括：基于各所述微分层的平均杂质浓度及所述掺杂半导体的所述杂质注入类型计算各所述微分层的电阻率；根据各个所述微分层的电阻率确定所述掺杂半导体中激活区域的总电阻率；基于所述总电阻率及方块电阻计算算式，确定所述掺杂半导体在多个激活深度下的方块电阻；其中，所述方块电阻计算算式为Rs＝ρt/Ap，ρt为所述总电阻率，Rs为所述方块电阻，Ap为所述激活深度。
优选的，所述基于各所述微分层的平均杂质浓度及所述掺杂半导体的所述杂质注入类型计算各所述微分层的电阻率的步骤，包括：当所述杂质注入类型为硼或氟化硼时，基于各所述微分层的平均杂质浓度及第一计算算式得到各所述微分层的电阻率；其中，所述第一计算算式为：
当所述杂质注入类型为磷时，基于各所述微分层的平均杂质浓度及第二计算算式得到各所述微分层的电阻率；其中，所述第二计算算式为：
当所述杂质注入类型为砷时，判断所述微分层的平均杂质浓度是否小于等于第一预设浓度；如果是，基于所述平均杂质浓度及所述第二计算算式计算所述微分层的电阻率；如果所述微分层的平均杂质浓度大于第一预设浓度且小于第二预设浓度，基于所述平均杂质浓度及所述第三计算算式计算所述微分层的电阻率；其中，所述第三计算算式为：
lgρ＝-6633.667+A(lgIci)+B(lgIci)2+C(lgIci)3+D(lgIci)4+E(lgIci)5+F(lgIci)6+G(lgIci)7+H(lgIci)8+J(lgIci)9+K(lgIci)10
ρ为所述电阻率，Ici为平均杂质浓度，A～K为常数，Z与所述平均杂质浓度相关。
优选的，所述对所述微分层的平均杂质浓度进行积分计算，确定所述掺杂半导体在多个激活深度下的激活率的步骤，包括：基于所述微分层的平均杂质浓度及积分运算算式，确定所述掺杂半导体在多个激活深度下的激活杂质剂量；其中，所述积分运算算式为：
Idn为所述掺杂半导体中的激活杂质剂量，Ap为所述激活深度，Ici为平均杂质浓度；基于所述掺杂半导体在各激活深度下的激活杂质剂量及所述杂质注入剂量，确定所述掺杂半导体在各激活深度下的激活率。
优选的，所述当所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻的步骤，包括：当所述掺杂半导体进行快速退火后，基于四探针法检测所述掺杂半导体退火后的实测电压和实测电流；基于所述实测电压和所述实测电流计算得到所述掺杂半导体退火后的实测电阻。
第二方面，本发明实施例还提供了一种掺杂半导体的激活率计算装置，包括：表格获取模块，用于获取所述掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，所述激活率表中包括所述掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率；电阻检测模块，用于在所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻；激活率确定模块，用于基于所述杂质注入参数及所述实测电阻从所述激活率表中获取与所述实测电阻相等的方块电阻对应的激活率，得到所述掺杂半导体的激活率。
第三方面，本发明实施例提供了一种电子设备，包括：处理器和存储装置；所述存储装置上存储有计算机程序，所述计算机程序在被所述处理器运行时执行如第一方面任一项所述的方法。
第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行上述第一方面任一项所述的方法的步骤。
本发明实施例提供了一种掺杂半导体的激活率计算方法、装置及电子设备，该方法包括：获取掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表(包括掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率)；当掺杂半导体进行快速退火后，检测掺杂半导体的实测电阻；基于杂质注入参数及实测电阻从激活率表中获取与实测电阻相等的方块电阻对应的激活率，得到掺杂半导体的激活率。在该方法中，通过预先建立掺杂半导体在多种杂质注入条件下的激活率表，可以在掺杂半导体快速退火后，基于实际检测掺杂半导体的实测电阻值，从激活率表中快速查阅得到该实测电阻值对应的激活率，无需进行SIMS和SRP测试，通过计算提升了掺杂半导体激活率的测试速度，且检测掺杂半导体的方块电阻所需成本较低，降低了激活率的测试成本。
本发明实施例的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本发明实施例的上述技术即可得知。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例所提供的一种激光脉冲退火设备结构示意图；
图2示出了本发明实施例所提供的一种激光扫描退火工艺原理图；
图3示出了本发明实施例所提供的一种掺杂半导体的激活率计算方法流程图；
图4示出了本发明实施例所提供的一种激光杂质激活示意图；
图5示出了本发明实施例所提供的一种杂质注入仿真曲线示意图；
图6示出了本发明实施例所提供的一种杂质分布微分示意图；
图7示出了本发明实施例所提供的一种B-50keV-2E14-T0激活率示意图；
图8示出了本发明实施例所提供的一种P-450keV-5E13-T0激活率示意图；
图9示出了本发明实施例所提供的一种方块电阻测试原理及过程示意图；
图10示出了本发明实施例所提供的一种掺杂半导体的激活率计算装置结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
目前，在进行半导体芯片制造时，会对晶圆产品或控片表面进行注入掺杂工艺，此步骤会对晶格造成严重的损伤，所掺杂的杂质离子未能位于正确的晶格位置，因此并不具备有效的电活性，此时需要再对材料进行加热处理，激光退火，是指利用脉冲信号的激光输出对材料进行退火处理的工艺方法。由于瞬时温度高、作用时间短、热预算低等的优势，激光脉冲退火能够很好地满足高效激活的工艺要求。例如，对于新一代IGBT器件，因采用电场中止(FieldStop)技术，可以将衬底研磨得很薄来降低通态损耗，通常的晶圆厚度在100-200μm，更先进的设计甚至要求使用70μm以下的超薄片，在这种薄片/超薄片上进行背面退火时，为保证器件正面的铝不会因为高温熔化，要求工艺温度必须控制在450℃以内，采用激光退火能够将退火时间控制在微秒量级，从而保证晶圆正面的有效控温。
由于激光线斑尺寸的限制，如果要对整个晶圆背面进行退火，就必须使激光的线斑与晶圆之间产生相对运动，随着时间的推移，激光一方面沿着线斑宽度方向扫描，一方面沿着长度方向步进，直至其移动痕迹覆盖整个晶圆背面。由于工艺性能的要求，对于任何激光的扫描方式来说，都不允许出现有漏空(未扫描到的地方)或者激活不均匀的地方，对于现代的集成电路多晶体管器件而言，即使出现很小的退火异常区域，都会导致同一晶圆上不同芯片的器件性能不一致，由此造成激光退火工艺的失效。参见如图1所示的激光脉冲退火设备结构示意图，激光脉冲退火所采用的设备主要包括：用于退火的和光路传输的光学系统，用于承载晶圆的卡盘和用于带动卡盘和晶圆运动的载片台。激光器输出的原始光束，经特定的精密光学系统进行整形后，将整形好的线斑通过镜头投射到晶圆表面，参见如图2所示的激光扫描退火工艺原理图，载片台带动卡盘和晶圆进行步进和逐行扫描运动，直至扫完整片晶圆，从而实现对整片晶圆的激光退火。
考虑到现有的掺杂半导体的激活率测试技术还存在测试周期较长，测试种类多，消耗的测试成本较高的问题，为改善此问题，本发明实施例提供的一种掺杂半导体的激活率计算方法、装置及电子设备，该技术可应用于提升半导体激活率的计算速度，节约测试成本。以下对本发明实施例进行详细介绍。
本实施例提供了一种掺杂半导体的激活率计算方法，该方法可以应用于计算机等电子设备，参见图3所示的掺杂半导体的激活率计算方法流程图，上述掺杂半导体的激活率计算方法的具体实施方式包括：
获取掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表。
上述杂质注入参数包括杂质注入类型、杂质注入剂量、杂质注入深度、注入能量和注入角度，上述杂质注入参数中任意一个参数值产生变化，都会影响半导体中杂质的分布情况，不同的深度对应不同的杂质体浓度，而不同的杂质体浓度对应不同的电阻率。
上述激活率表中包括掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率。即上述激活率表中包括在每一种杂质注入条件下(即在上述杂质注入参数取特定值时)，各个激活深度值对应的方块电阻及激活率。
当掺杂半导体进行快速退火后，检测掺杂半导体的实测电阻。
在半导体的衬底上注入杂质(一般衬底杂质体浓度很低，电阻率很高)，注入的杂质此时并不具备导电性，通过对注入杂质的半导体进行热处理使其具备导电性。当掺杂半导体经过快速退火后，检测掺杂半导体的实测电阻值，在实际应用中，可以根据四探针电阻测试原理检测得到掺杂半导体的实测电阻。上述实测电阻为掺杂半导体的方块电阻的检测值，是用于间接表征薄膜膜层的阻值大小。
基于杂质注入参数及实测电阻从激活率表中获取与实测电阻相等的方块电阻对应的激活率，得到掺杂半导体的激活率。
从激活率表中获取上述杂质注入参数对应的激活率表格，然后从表格中获取与实测电阻值大小相等的方块电阻对应的激活率。上述激活率表可以包括多个表格，同一个杂质注入参数下各激活深度对应的方块电阻和激活率可以设置于一个表格中，以便快速确定掺杂半导体的激活率。
本实施例提供的上述掺杂半导体的激活率计算方法，通过预先建立掺杂半导体在多种杂质注入条件下的激活率表，可以在掺杂半导体快速退火后，基于实际检测掺杂半导体的实测电阻值，从激活率表中快速查阅得到该实测电阻值对应的激活率，无需进行SIMS和SRP测试，通过计算提升了掺杂半导体激活率的测试速度，且检测掺杂半导体的方块电阻所需成本较低，降低了激活率的测试成本。
为了得到准确的激活率表，本实施例提供的掺杂半导体的激活率计算方法，还包括：获取掺杂半导体在多种杂质注入条件下对应的注入杂质分布曲线；对注入杂质分布曲线进行微分及积分计算，确定掺杂半导体在多个激活深度下的方块电阻和激活率；基于掺杂半导体的各注入杂质分布曲线对应的多个激活深度下的方块电阻和激活率，建立掺杂半导体的激活率表。由于掺杂半导体待不同的杂质注入条件下(即杂质注入参数取值不同的情况下)对应的杂质分布曲线也不相同，对不同杂质注入条件下的杂质分布曲线分别进行微分及积分计算，以得到每个杂质注入条件下掺杂半导体的多个激活深度值分别对应计算得到的方块电阻和激活率，集合各个注入条件下激活深度与方块电阻及激活率的对应取值，得到激活率表。
当上述激活率表包括多个表格，且每个表格为同一种杂质注入条件下激活深度对应的方块电阻和激活率时，如下表一所示的目标杂质注入参数下的激活率表，杂质注入条件为杂质注入参数的取值为目标杂质注入参数，表一中包括在目标杂质注入参数下各激活深度对应的方块电阻和激活率，当检测掺杂半导体得到的实测电阻大小为B2时，从激活率表中获取与实测电阻B2值相等的方块电阻B2对应的激活率C2％，将方块电阻B2对应的激活率C2％作为掺杂半导体的激活率。
表一目标杂质注入参数下的激活率表
| 激活深度(um) | 方块电阻(ohm/sq) | 激活率Ra |
| A1 | B1 | C1％ |
| A2 | B2 | C2％ |
| … | … | … |
| An | Bn | Cn％ |
为了提升掺杂半导体的激活率计算准确率，上述注入杂质分布曲线携带有杂质注入类型、杂质注入剂量和杂质注入深度等参数，本实施例提供了对注入杂质分布曲线进行微分及积分计算，确定掺杂半导体在多个激活深度下的方块电阻和激活率的具体实施方式：
基于杂质注入深度将掺杂半导体的杂质注入区域平均划分为多个微分层。
对上述注入杂质分布曲线的杂质注入区域进行微分，将掺杂半导体的杂质注入深度平均划分为多个微分层，每个微分层的深度相等，微分层的深度dL的取值范围为0～LP(LP为杂质注入深度)，掺杂半导体的可微分层数M＝LP/dL。
上述注入杂质分布曲线可以是根据退火要求的杂质注入参数获取到的，基于杂质注入参数对掺杂半导体中的杂质分布进行模拟仿真计算，得到掺杂半导体的注入杂质分布曲线。在实际应用中可以借助电子设计自动化(Electronic design automation，EDA)软件，根据掺杂半导体的杂质注入参数，对半导体注入杂质后的杂质浓度分布情况进行模拟仿真计算，得到掺杂半导体的注入杂质分布曲线，该注入杂质分布曲线的横轴坐标为沿半导体的深度，纵轴为杂质的浓度值，该注入杂质分布曲线可以反应半导体中不同的深度对应的杂质体浓度值。
基于注入杂质分布曲线确定各微分层的平均杂质浓度。
上述注入杂质分布曲线中可以获取到各个深度值对应的杂质浓度，根据每个微分层上下表面深度对应的杂质浓度，可以计算得到各个微分层的平均杂质浓度。诸如，在计算第x个微分层的平均杂质浓度时(其中，x<M)，从注入杂质分布曲线中获取第x个微分层上表面深度值(x-1)*dL对应的杂质浓度值y1，获取第x个微分层下表面深度值x*dL对应的杂质浓度值y2，计算得到第x个微分层的平均杂质浓度y＝(y1+y2)/2。
基于各微分层的平均杂质浓度确定掺杂半导体在多个激活深度下的方块电阻。
首先，基于各微分层的平均杂质浓度及掺杂半导体的杂质注入类型计算各微分层的电阻率。不同的杂质浓度对应不同的电阻率，基于各个微分层的平均杂质浓度及掺杂半导体的杂质注入类型可以确定各个微分层的电阻率。
在一种具体的实施方式中，当杂质注入类型为硼或氟化硼时，基于各微分层的平均杂质浓度及第一计算算式得到各微分层的电阻率；掺硼(B)硅单晶中电阻率的计算算式与掺氟化硼(BF2)时电阻率的计算算式相同，其中，第一计算算式为：
其中，ρ为电阻率，Ici为平均杂质浓度，
当杂质注入类型为磷(P)时，基于各微分层的平均杂质浓度及第二计算算式得到各微分层的电阻率；其中，第二计算算式为：
其中，y＝(lgIci)-16，A0＝-3.0769，A1＝2.2108，A2＝-0.62272，A3＝0.057501，B1＝-0.68157，B2＝0.19833，B3＝-0.018376。
当杂质注入类型为砷时，判断微分层的平均杂质浓度是否小于等于第一预设浓度。如果是，基于平均杂质浓度及第二计算算式计算微分层的电阻率。上述第一预设浓度可以是1019cm-3，当微分层中砷(As)的体浓度低于1019cm-3时，该微分层可以根据杂质注入类型为磷(P)时的第二计算算式确定电阻率大小。
当杂质注入类型为砷时，如果微分层的平均杂质浓度大于第一预设浓度且小于第二预设浓度，基于平均杂质浓度及第三计算算式计算微分层的电阻率。上述第二预设浓度可以是6×1020cm-3，当微分层的平均杂质浓度在第一预设浓度与第二预设浓度之间时，利用第三计算算式计算该微分层的电阻率。其中，第三计算算式为：
lgρ＝-6633.667+A(lgIci)+B(lgIci)2+C(lgIci)3+D(lgIci)4+E(lgIci)5+F(lgIci)6+G(lgIci)7+H(lgIci)8+J(lgIci)9+K(lgIci)10
其中，上述第三计算算式中的A＝768.2531，B＝-25.77373，C＝0.9658177，D＝-0.05643443，E＝-8.008543×10-4，F＝9.055838×10-5，G＝-1.776701×10-6，H＝1.953279×10-7，J＝-5.754599×10-9，K＝-1.31657×10-11。
其次，根据各个微分层的电阻率确定掺杂半导体中激活区域的总电阻率。根据每个微分层的电阻率计算对应的电阻Ri(i＝1、2、3……M)，每个微分层的导电距离为L，每个微分层的导电面积为S/M，假设激光退火后激活到第n个微分层(n<M)，根据电阻计算算式可以得到：
第一个微分层的电阻计算算式为：R1＝ρ1*L/(S/M)。
第二个微分层的电阻计算算式为：R2＝ρ2*L/(S/M)。
第二个微分层的总电阻计算算式为：R12＝(R1*R2)/(R1+R2)＝(ρ1+ρ2)/(ρ1*ρ2)*L/(S/M)＝ρ12*L/(S/M)。
第三个微分层的电阻计算算式为：R3＝ρ3*L/(S/M)。
第三个微分层的总电阻计算算式为：R12＝(R12*R3)/(R12+R3)＝(ρ12+ρ3)/(ρ12*ρ3)*L/(S/M)＝ρ123*L/(S/M)。
以此类推，可以得到第n个微分层的总电阻计算算式为：Rt＝ρ12.....n*L/(S/M)。
设ρt为掺杂半导体激活深度以上所有区域的总电阻率，即掺杂半导体的激活区域的总电阻率，根据总电阻与总电阻率的关系可以得到：Rt＝ρt*L/(S*n/M)。
联立Rt＝ρt*L/(S*n/M)和上述推导得到的Rt＝ρ12.....n*L/(S/M)，可以得到掺杂半导体中激活区域的总电阻率ρt＝n*ρ12.....n，其中，ρ12.....n可由微分循环计算ρ1、ρ2……ρn得到。
最后，基于总电阻率及方块电阻计算算式，确定掺杂半导体在多个激活深度下的方块电阻。当对掺杂半导体激光退火后，激光参数不同，掺杂半导体的激活深度Ap(Activation Depth)也不相同，激活深度小于杂质注入深度(Implant Depth)，不同的激活深度值可以计算得到掺杂半导体对应的方块电阻值，上述方块电阻计算算式为Rs＝ρt/Ap，ρt为总电阻率，Rs为方块电阻，Ap为激活深度，Ap＝n*dL，则：Rs＝ρt/Ap＝n*ρ12.....n/(n*dL)＝ρ12.....n/dL。微分层深度dL的大小可以根据微分算法确定，使激活层数n分别取不同的值得到对应的激活深度Ap，将不同的激活深度上述得到的总电阻率ρt＝n*ρ12.....n代入上述方块电阻计算算式，从而计算得到掺杂半导体激活到不同的激活深度对应的方块电阻Rs。
对微分层的平均杂质浓度进行积分计算，确定掺杂半导体在多个激活深度下的激活率。
采用积分算法对激活到第n个微分层的杂质总剂量进行计算，基于激活深度、各微分层的平均杂质浓度及积分运算算式得到掺杂半导体中的激活杂质剂量；其中，积分运算算式为：
Idn为掺杂半导体中的激活杂质剂量，Ap为激活深度，Ici为平均杂质浓度。则激活至第n个微分层的激活率Ra＝Idn/Di，其中，Di为半导体的杂质注入剂量。当激活到的微分层n取不同的值时得到对应的激活深度Ap，将不同取值的激活深度Ap代入上述积分运算算式，得到掺杂半导体激活到不同的激活深度对应的激活杂质剂量。
基于掺杂半导体在各激活深度下的激活杂质剂量及杂质注入剂量，确定掺杂半导体在各激活深度下的激活率。根据掺杂半导体中的激活杂质剂量与杂质注入剂量的比值，可以得到掺杂半导体的激活率Ra＝Idn/Di，其中，Idn为掺杂半导体中的激活杂质剂量，Di为掺杂半导体中的杂质注入剂量。将不同激活深度下掺杂半导体中的激活杂质剂量和杂质注入剂量代入上述Ra＝Idn/Di算式中，得到掺杂半导体(杂质注入参数取值确定的情况下)在不同的激活深度下对应的激活率。通过对杂质注入曲线进行微分及积分计算，提升了激活率计算的准确率，并且可以缩短激活率的测试周期，为进一步的试验优化提供快速确切的数据，使试验的迭代优化周期大为缩短。
为了准确检测得到掺杂半导体的方块电阻，本实施例提供了掺杂半导体进行快速退火后，检测掺杂半导体的方块电阻的具体实施方式：当掺杂半导体进行快速退火后，基于四探针法检测掺杂半导体退火后的实测电压和实测电流；基于实测电压和实测电流计算得到掺杂半导体退火后的实测电阻。在实际应用中，可以采用四探针电阻测试仪测量掺杂半导体的方块电阻，将测量得到的方块电阻作为实测电阻，四根探针的针尖在同一直线上，并且间距相等，诸如，可以采用0.5mm的间距，不同的探针间距需要对测量结果做相应的校正。采用四探针法不仅可以快速准确检测得到掺杂半导体的方块电阻，还可以降低半导体激活率的测试成本，缩短半导体激活率试验的研究周期。
为了提升掺杂半导体激活率计算的准确率，本实施例提供了基于杂质注入参数确定掺杂半导体的注入杂质分布曲线的具体实施方式：基于杂质注入参数对掺杂半导体中的杂质分布进行模拟仿真计算，得到掺杂半导体的注入杂质分布曲线。上述杂质注入参数包括杂质注入类型、杂质注入剂量、杂质注入深度、注入能量和注入角度，由于注入过程中杂质与原子的碰撞，注入的杂质分布沿深度方向整体呈现近高斯分布，不同的深度对应不同的杂质浓度，基于EDA软件，将上述杂质注入参数作为初始参数，基于初始参数对半导体的杂质分布进行模拟仿真计算，得到掺杂半导体的注入杂质分布曲线。通过基于EDA软件和杂质注入参数仿真得到掺杂半导体的注入杂质分布曲线，可以取代用时较长的使用二次离子质谱测试注入杂质的浓度分布曲线的方式，提升了半导体激活率的计算速度，降低了测试成本。
本实施例提供的上述掺杂半导体的激活率计算方法，通过对半导体的注入杂质分布曲线进行微分及积分计算，可以快速准确计算掺杂半导体的杂质激活率，以便提升激光工艺参数的优化速度；通过采用快速准确的四探针法方块电阻检测，取代了用时较长的SIMS和SRP测试，提升了杂质激活率确定速度，极大缩短了试验周期；且由于采用四探针法检测方块电阻的方式成本较低，与SIMS和SRP测试相比，极大地缩减了激活率的测试成本。
在前述实施例的基础上，本实施例提供了一种应用前述掺杂半导体的激活率计算方法对特定注入条件的晶圆样品进行激活率测试的具体示例：
获取晶圆样品的杂质注入参数，根据杂质注入参数对注入杂质分布进行模拟仿真计算，得到杂质注入仿真曲线。
预先对晶圆样品进行杂质注入和激光退火。基于激光瞬态作用下，从退火面到下表面陡峭的温度梯度满足从退火面沿深度方向推进激活的理想模型，参见如图4所示的激光杂质激活示意图，在晶圆样品的衬底上注入杂质(一般衬底杂质体浓度很低，电阻率很高)，注入的杂质此时还不具备导电性，需要进行激光退火，使晶圆样品具备导电性。
上述晶圆样本的杂质注入参数包括：杂质注入类型为硼(B)，注入能量Ie为50keV，杂质注入剂量为2E14 atoms/cm2，注入角度为0°，晶圆样品的衬底为反型注P，衬底浓度为5E14 atoms/cm3。基于上述杂质注入参数对注入杂质分布进行模拟仿真，得到晶圆样品的杂质注入仿真曲线，参见如图5所示的杂质注入仿真曲线示意图，该杂质注入仿真曲线的横坐标为深度值，总坐标为杂质浓度值，注入的杂质沿深度方向整体呈现近高斯分布，不同的深度对应不同的杂质浓度。
采用微分算法对杂质注入仿真曲线进行微分，以将晶圆样本的杂质注入区域划分为多个微分层，计算各个微分层的电阻率。
参见如图6所示的杂质分布微分示意图，对杂质注入仿真曲线进行微分，每段微分深度相等，均为dL(dL取值范围为0～Lp)，则可微分层数M＝Lp/dL。根据曲线中各个深度对应的杂质浓度数据，计算出每个微分层的平均体浓度Ici(i＝1、2、3……M)，针对不同微分层的平均体浓度，基于各微分层的平均杂质浓度及掺杂半导体的杂质注入类型，计算出各个微分层的电阻率ρi(i＝1、2、3……M)。
基于各微分层的电阻率确定晶圆样品在不同激活深度下的杂质激活率。
根据各个微分层的电阻率确定掺杂半导体中激活区域的总电阻率。方块电阻Rs的计算算式为Rs＝ρt/Ap，ρt为激活深度以上所有区域的总电阻率，Ap为激活深度，将不同的激活深度及方块电阻代入Rs＝ρt/Ap，计算得到晶圆样品在不同激活深度下的方块电阻。
采用积分算法对激活到第n个微分层的杂质总剂量Idn进行计算：
Idn为掺杂半导体中的激活杂质剂量，Ap为激活深度，Ici为平均杂质浓度。激活至第n个微分区的激活率Ra＝Idn/Di。使激活微分层n取不同的值，得到不同的激活深度Ap，将不同的激活深度Ap代入上述积分计算算式得到不同的激活杂质剂量，进而得到不同激活深度下的激活率Ra。
参见如图7所示的B-50keV-2E14-T0激活率示意图，当上述晶圆样品的杂质注入条件一定时，即杂质注入参数中的杂质注入类型为硼(B)，注入能量Ie为50keV，杂质注入剂量为2E14 atoms/cm2，注入角度为0°，根据上述方法实施例可以计算得到该杂质注入条件下晶圆样品在不同激活深度下对应的方块电阻和激活率，其中微分dL＝0.001um，如图7所示，当激活深度为0.323um时，计算得到该激活深度对应的方块电阻为708.1ohm/sq，该激活深度对应的激活率Ra为49.95％；当激活深度为0.418um时，计算得到该激活深度对应的方块电阻为463.1ohm/sq，该激活深度对应的激活率Ra为80.02％；当激活深度为0.533um时，计算得到该激活深度对应的方块电阻为367.5ohm/sq，该激活深度对应的激活率Ra为99.03％；当激活深度为0.597um时，计算得到该激活深度对应的方块电阻为359.8ohm/sq，该激活深度对应的激活率Ra为100.00％。根据图7还可以得到如下表2所示的杂质注入条件为B-50keV-2E14-T0的激活率表：
表2 B-50keV-2E14-T0激活率表
当上述杂质注入参数包括：杂质注入类型P、注入能量Ie为450keV、杂质注入剂量为5E13 atoms/cm2、注入角度0°、衬底为反型注B，衬底浓度为2E14 atoms/cm3时，根据上述方法实施例可以得到上述晶圆样品在该杂质注入参数下不同激活深度对应的方块电阻值和激活率，参见如图8所示的P-450keV-5E13-T0激活率示意图，其中微分dL＝0.002um，当激活深度为0.656um时，计算得到该激活深度对应的方块电阻为1005.2ohm/sq，该激活深度对应的激活率Ra为30.26％；当激活深度为0.803um时，计算得到该激活深度对应的方块电阻为615.9ohm/sq，该激活深度对应的激活率Ra为60.08％；当激活深度为1.276um时，计算得到该激活深度对应的方块电阻为364.3ohm/sq，该激活深度对应的激活率Ra为95.00％；当激活深度为1.900um时，计算得到该激活深度对应的方块电阻为321.7ohm/sq，该激活深度对应的激活率Ra为99.89％。根据图8还可以得到如下表3所示的P-450keV-5E13-T0激活率表：
表3 P-450keV-5E13-T0激活率表
如上述表2或表3所示，上述激活率表还可以包括晶圆样品在不同激活深度下对应的微分层杂质浓度、微分层电阻率及被激活的微分层的总电阻率。
基于四探针法测量晶圆样品快速退火后的实测电阻，基于晶圆样品的实测电阻确定其杂质激活率。
参见如图9所示的晶圆样品实测电阻测试原理及过程示意图，根据四探针法的测试原理Rsm＝U/I，检测晶圆样品的实测电阻Rsm。根据实测电阻的大小值及杂质注入参数，从上述激活率表中获取对应的激活率值。诸如，当该晶圆样品的杂质注入参数包括：杂质注入类型为硼(B)，注入能量Ie为50keV，杂质注入剂量为2E14 atoms/cm2，注入角度为0°时，若检测晶圆样品得到的实测电阻Rsm为463.09ohm/sq，可以确定该晶圆样品的杂质激活率为80.02％。当该晶圆样品的杂质注入参数包括：杂质注入类型P、注入能量Ie为450keV、杂质注入剂量为5E13 atoms/cm2、注入角度0°时，若检测晶圆样品得到的实测电阻Rsm为615.94ohm/sq，可以确定该晶圆样品的杂质激活率为60.08％。
对应于上述所提供的掺杂半导体的激活率计算方法，本发明实施例提供了一种掺杂半导体的激活率计算装置，参见图10所示的一种掺杂半导体的激活率计算装置结构示意图，该装置包括以下模块：
表格获取模块101，用于获取掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，激活率表中包括掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率。
电阻检测模块102，用于在掺杂半导体进行快速退火后，检测掺杂半导体的实测电阻。
激活率计算模块103，用于基于杂质注入参数及实测电阻从激活率表中获取与实测电阻相等的方块电阻对应的激活率，得到掺杂半导体的激活率。
本实施例提供的上述掺杂半导体的激活率计算装置，通过预先建立掺杂半导体在多种杂质注入条件下的激活率表，可以在掺杂半导体快速退火后，基于实际检测掺杂半导体的实测电阻值，从激活率表中快速查阅得到该实测电阻值对应的激活率，无需进行SIMS和SRP测试，提升了掺杂半导体激活率的测试速度，且检测掺杂半导体的方块电阻所需成本较低，降低了激活率测试成本。
在一种实施方式中，上述装置还包括：
表格建立模块，用于获取掺杂半导体在多种杂质注入条件下对应的注入杂质分布曲线；对注入杂质分布曲线进行微分及积分计算，确定掺杂半导体在多个激活深度下的方块电阻和激活率；基于掺杂半导体的各注入杂质分布曲线对应的多个激活深度下的方块电阻和激活率，建立掺杂半导体的激活率表。
在一种实施方式中，上述注入杂质分布曲线携带有杂质注入类型、杂质注入剂量和杂质注入深度；上述表格建立模块，进一步用于基于杂质注入深度将掺杂半导体的杂质注入区域平均划分为多个微分层；基于注入杂质分布曲线确定各微分层的平均杂质浓度；基于各微分层的平均杂质浓度确定掺杂半导体在多个激活深度下的方块电阻；对微分层的平均杂质浓度进行积分计算，确定掺杂半导体在多个激活深度下的激活率。
在一种实施方式中，上述表格建立模块，进一步用于基于各微分层的平均杂质浓度及掺杂半导体的杂质注入类型计算各微分层的电阻率；根据各个微分层的电阻率确定掺杂半导体中激活区域的总电阻率；基于总电阻率及方块电阻计算算式，确定掺杂半导体在多个激活深度下的方块电阻；其中，方块电阻计算算式为Rs＝ρt/Ap，ρt为总电阻率，Rs为方块电阻，Ap为激活深度。
在一种实施方式中，上述表格建立模块，进一步用于在杂质注入类型为硼或氟化硼时，基于各微分层的平均杂质浓度及第一计算算式得到各微分层的电阻率；其中，第一计算算式为：
当杂质注入类型为磷时，基于各微分层的平均杂质浓度及第二计算算式得到各微分层的电阻率；其中，第二计算算式为：
当杂质注入类型为砷时，判断微分层的平均杂质浓度是否小于等于第一预设浓度；如果是，基于平均杂质浓度及第二计算算式计算微分层的电阻率；如果微分层的平均杂质浓度大于第一预设浓度且小于第二预设浓度，基于平均杂质浓度及第三计算算式计算微分层的电阻率；其中，第三计算算式为：
lgρ＝-6633.667+A(lgIci)+B(lgIci)2+C(lgIci)3+D(lgIci)4+E(lgIci)5+F(lgIci)6+G(lgIci)7+H(lgIci)8+J(lgIci)9+K(lgIci)10
ρ为电阻率，Ici为平均杂质浓度，A～K为常数，Z与平均杂质浓度相关。
在一种实施方式中，上述表格建立模块，进一步用于基于微分层的平均杂质浓度及积分运算算式，确定掺杂半导体在多个激活深度下的激活杂质剂量；其中，积分运算算式为：
Idn为掺杂半导体中的激活杂质剂量，Ap为激活深度，Ici为平均杂质浓度；基于掺杂半导体在各激活深度下的激活杂质剂量及杂质注入剂量，确定掺杂半导体在各激活深度下的激活率。
在一种实施方式中，上述电阻检测模块102，进一步用于在掺杂半导体进行快速退火后，基于四探针法检测掺杂半导体退火后的实测电压和实测电流；基于实测电压和实测电流计算得到掺杂半导体退火后的实测电阻。
本实施例提供的上述掺杂半导体的激活率计算装置，通过对半导体的注入杂质分布曲线进行微分及积分计算，可以快速准确计算掺杂半导体的杂质激活率，以便提升激光工艺参数的优化速度；通过采用快速准确的四探针法方块电阻检测，取代了用时较长的SIMS和SRP测试，提升了杂质激活率确定速度，极大缩短了试验周期；且由于采用四探针法检测方块电阻的方式成本较低，与SIMS和SRP测试相比，极大地缩减了激活率的测试成本。
本实施例所提供的装置，其实现原理及产生的技术效果和前述实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
本发明实施例提供了一种电子设备，电子设备包括处理器、存储器，所述存储器中存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例提供的方法的步骤。
电子设备还包括：总线和通信接口，处理器、通信接口和存储器通过总线连接。处理器用于执行存储器中存储的可执行模块，例如计算机程序。
其中，存储器可能包含高速随机存取存储器(RAM，Random Access Memory)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
总线可以是ISA(Industry Standard Architecture，工业标准体系结构)总线、PCI(Peripheral Component Interconnect，外设部件互连标准)总线或EISA(ExtendedIndustry Standard Architecture，扩展工业标准结构)总线等。所述总线可以分为地址总线、数据总线、控制总线等。
其中，存储器用于存储程序，所述处理器在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流过程定义的装置所执行的方法可以应用于处理器中，或者由处理器实现。
处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等。还可以是数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
本发明实施例提供了一种计算机可读介质，其中，所述计算机可读介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，所述计算机可执行指令促使所述处理器实现上述实施例所述的方法。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。
本发明实施例所提供的掺杂半导体的激活率计算方法、装置及电子设备的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种掺杂半导体的激活率计算方法，其特征在于，包括：
获取所述掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，所述激活率表中包括所述掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率；
当所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻；
基于所述杂质注入参数及所述实测电阻从所述激活率表中获取与所述实测电阻相等的方块电阻对应的激活率，得到所述掺杂半导体的激活率；
所述掺杂半导体的激活率表的建立步骤包括：获取掺杂半导体在多种杂质注入条件下对应的注入杂质分布曲线；
对所述注入杂质分布曲线进行微分及积分计算，确定所述掺杂半导体在多个激活深度下的方块电阻和激活率；
基于掺杂半导体的各注入杂质分布曲线对应的多个激活深度下的方块电阻和激活率，建立所述掺杂半导体的激活率表。
2.根据权利要求1所述的方法，其特征在于，所述注入杂质分布曲线携带有杂质注入类型、杂质注入剂量和杂质注入深度；所述对所述注入杂质分布曲线进行微分及积分计算，确定所述掺杂半导体在多个激活深度下的方块电阻和激活率的步骤，包括：
基于所述杂质注入深度将所述掺杂半导体的杂质注入区域平均划分为多个微分层；
基于所述注入杂质分布曲线确定各所述微分层的平均杂质浓度；
基于各所述微分层的平均杂质浓度确定所述掺杂半导体在多个激活深度下的方块电阻；
对所述微分层的平均杂质浓度进行积分计算，确定所述掺杂半导体在多个激活深度下的激活率。
3.根据权利要求2所述的方法，其特征在于，所述基于各所述微分层的平均杂质浓度确定所述掺杂半导体在多个激活深度下的方块电阻的步骤，包括：
基于各所述微分层的平均杂质浓度及所述掺杂半导体的所述杂质注入类型计算各所述微分层的电阻率；
根据各个所述微分层的电阻率确定所述掺杂半导体中激活区域的总电阻率；
基于所述总电阻率及方块电阻计算算式，确定所述掺杂半导体在多个激活深度下的方块电阻；其中，所述方块电阻计算算式为Rs＝ρt/Ap，ρt为所述总电阻率，Rs为所述方块电阻，Ap为所述激活深度。
4.根据权利要求3所述的方法，其特征在于，所述基于各所述微分层的平均杂质浓度及所述掺杂半导体的所述杂质注入类型计算各所述微分层的电阻率的步骤，包括：
当所述杂质注入类型为硼或氟化硼时，基于各所述微分层的平均杂质浓度及第一计算算式得到各所述微分层的电阻率；其中，所述第一计算算式为：
当所述杂质注入类型为磷时，基于各所述微分层的平均杂质浓度及第二计算算式得到各所述微分层的电阻率；其中，所述第二计算算式为：
当所述杂质注入类型为砷时，判断所述微分层的平均杂质浓度是否小于等于第一预设浓度；如果是，基于所述平均杂质浓度及所述第二计算算式计算所述微分层的电阻率；如果所述微分层的平均杂质浓度大于第一预设浓度且小于第二预设浓度，基于所述平均杂质浓度及第三计算算式计算所述微分层的电阻率；其中，所述第三计算算式为：
lgρ＝-6633.667+A(lgIci)+B(lgIci)2+C(lgIci)3+D(lgIci)4+E(lgIci)5+F(lgIci)6+G(lgIci)7+H(lgIci)8+J(lgIci)9+K(lgIci)10
ρ为所述电阻率，Ici为平均杂质浓度，A～K为常数，Z与所述平均杂质浓度相关。
5.根据权利要求2所述的方法，其特征在于，所述对所述微分层的平均杂质浓度进行积分计算，确定所述掺杂半导体在多个激活深度下的激活率的步骤，包括：
基于所述微分层的平均杂质浓度及积分运算算式，确定所述掺杂半导体在多个激活深度下的激活杂质剂量；其中，所述积分运算算式为：
Idn＝∫0 ApIcidL
Idn为所述掺杂半导体中的激活杂质剂量，Ap为所述激活深度，Ici为平均杂质浓度；
基于所述掺杂半导体在各激活深度下的激活杂质剂量及所述杂质注入剂量，确定所述掺杂半导体在各激活深度下的激活率。
6.根据权利要求1所述的方法，其特征在于，所述当所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻的步骤，包括：
当所述掺杂半导体进行快速退火后，基于四探针法检测所述掺杂半导体退火后的实测电压和实测电流；
基于所述实测电压和所述实测电流计算得到所述掺杂半导体退火后的实测电阻。
7.一种掺杂半导体的激活率计算装置，其特征在于，包括：
表格获取模块，用于获取所述掺杂半导体的杂质注入参数及预先建立的掺杂半导体的激活率表；其中，所述激活率表中包括所述掺杂半导体在多种杂质注入条件下及多个激活深度下的方块电阻和激活率；
电阻检测模块，用于在所述掺杂半导体进行快速退火后，检测所述掺杂半导体的实测电阻；
激活率确定模块，用于基于所述杂质注入参数及所述实测电阻从所述激活率表中获取与所述实测电阻相等的方块电阻对应的激活率，得到所述掺杂半导体的激活率；
表格建立模块，用于获取掺杂半导体在多种杂质注入条件下对应的注入杂质分布曲线；对所述注入杂质分布曲线进行微分及积分计算，确定所述掺杂半导体在多个激活深度下的方块电阻和激活率；基于掺杂半导体的各注入杂质分布曲线对应的多个激活深度下的方块电阻和激活率，建立所述掺杂半导体的激活率表。
8.一种电子设备，其特征在于，包括：处理器和存储装置；
所述存储装置上存储有计算机程序，所述计算机程序在被所述处理器运行时执行如权利要求1至6任一项所述的方法。
9.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行上述权利要求1至6任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011507939.9A CN112687564B (zh) | 2020-12-18 | 2020-12-18 | 掺杂半导体的激活率计算方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011507939.9A CN112687564B (zh) | 2020-12-18 | 2020-12-18 | 掺杂半导体的激活率计算方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112687564A CN112687564A (zh) | 2021-04-20 |
| CN112687564B true CN112687564B (zh) | 2024-01-26 |
Family
ID=75449816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011507939.9A Active CN112687564B (zh) | 2020-12-18 | 2020-12-18 | 掺杂半导体的激活率计算方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112687564B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114678449B (zh) * | 2022-05-27 | 2022-09-02 | 一道新能源科技(衢州)有限公司 | 一种用于降低太阳能电池n+区域掺杂浓度的扩散工艺 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102483A (ja) * | 1994-09-30 | 1996-04-16 | Sony Corp | 不純物シミュレート方法及び不純物シミュレータ |
| JP2002373865A (ja) * | 2001-04-13 | 2002-12-26 | Sony Corp | 半導体装置、その製造方法、及びその不純物濃度の解析方法 |
| CN1499601A (zh) * | 2002-11-07 | 2004-05-26 | ��ʽ����뵼����Դ�о��� | 半导体器件的评估方法、制造方法及器件设计管理系统 |
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| JP2006190988A (ja) * | 2004-12-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102117731A (zh) * | 2009-12-31 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体工艺生产流程中的测量数据的监测方法和装置 |
| CN104347441A (zh) * | 2013-07-26 | 2015-02-11 | 和舰科技(苏州)有限公司 | 离子注入的监控方法 |
| CN104409378A (zh) * | 2014-11-13 | 2015-03-11 | 昆山工研院新型平板显示技术中心有限公司 | 一种监测平板显示器离子注入设备的方法及其使用的治具 |
| CN110376143A (zh) * | 2019-06-10 | 2019-10-25 | 华南师范大学 | 掺杂半导体的激活率确定方法、系统及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142344A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
| JP6778666B2 (ja) * | 2017-08-24 | 2020-11-04 | 株式会社日立製作所 | 探索装置及び探索方法 |
-
2020
- 2020-12-18 CN CN202011507939.9A patent/CN112687564B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102483A (ja) * | 1994-09-30 | 1996-04-16 | Sony Corp | 不純物シミュレート方法及び不純物シミュレータ |
| JP2002373865A (ja) * | 2001-04-13 | 2002-12-26 | Sony Corp | 半導体装置、その製造方法、及びその不純物濃度の解析方法 |
| CN1499601A (zh) * | 2002-11-07 | 2004-05-26 | ��ʽ����뵼����Դ�о��� | 半导体器件的评估方法、制造方法及器件设计管理系统 |
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| JP2006190988A (ja) * | 2004-12-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102117731A (zh) * | 2009-12-31 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体工艺生产流程中的测量数据的监测方法和装置 |
| CN104347441A (zh) * | 2013-07-26 | 2015-02-11 | 和舰科技(苏州)有限公司 | 离子注入的监控方法 |
| CN104409378A (zh) * | 2014-11-13 | 2015-03-11 | 昆山工研院新型平板显示技术中心有限公司 | 一种监测平板显示器离子注入设备的方法及其使用的治具 |
| CN110376143A (zh) * | 2019-06-10 | 2019-10-25 | 华南师范大学 | 掺杂半导体的激活率确定方法、系统及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| 一种锑注入剂量的监测方法;郑刚等;电子与封装;第9卷(第5期);第35-38页 * |
| 离子注入多晶硅的电子束退火;张国炳, 王继红, 卢殿通, 陶敦仁;微细加工技术(02);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112687564A (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101923124B (zh) | 确定em测试结构中加速因子的方法 | |
| CN112687564B (zh) | 掺杂半导体的激活率计算方法、装置及电子设备 | |
| CN101225506B (zh) | 一种监测离子注入状态的方法 | |
| CN110289224A (zh) | 一种精确监控并改善方块电阻量测稳定性的方法 | |
| CN101651086B (zh) | 一种监测离子注入角度的方法 | |
| CN103605388A (zh) | 通过离子注入晶片检测外延炉台温场温度的方法及校正外延炉台温场方法 | |
| CN102721873B (zh) | 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 | |
| CN101650534A (zh) | 测量曝光机台焦平面均匀度的方法 | |
| CN111220888B (zh) | 晶体管的开启电压的测试方法及测试装置 | |
| CN112687538B (zh) | 激光退火熔化深度确定方法、装置及电子设备 | |
| CN113740697B (zh) | 半导体器件的测试方法、设备及系统 | |
| CN103441086B (zh) | 检测光阻层离子注入阻挡能力的方法 | |
| CN103904009A (zh) | 一种监控离子注入机稳定性和均匀性的方法 | |
| US20100050939A1 (en) | Method for determining the performance of implanting apparatus | |
| KR100316314B1 (ko) | 비정질화영역 결정방법 및 장치 | |
| CN102446783A (zh) | 一种用于监测离子注入剂量的方法 | |
| CN103489806A (zh) | 一种在线监测离子损伤的方法 | |
| CN104465435A (zh) | 一种离子注入倾角的日常监控方法 | |
| CN104022048A (zh) | 监测离子注入角度的方法 | |
| CN104362109B (zh) | 监测多晶硅衬底热退火活化效果及制造多晶硅衬底的方法 | |
| US7474114B2 (en) | System and method for characterizing silicon wafers | |
| CN111103460B (zh) | 一种提高四探针rs测试准确性的方法 | |
| CN114460368A (zh) | 接触电阻的测试方法与装置 | |
| CN113066734B (zh) | 鳍片高度的确定方法、装置、系统、设备以及介质 | |
| CN113764296A (zh) | 电池的测试方法和装置、电子设备及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100176 floor 2, building 2, yard 19, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (Yizhuang group, high-end industrial area of Beijing Pilot Free Trade Zone) Applicant after: BEIJING U-PRECISION TECH Co.,Ltd. Address before: 100176 4th floor, building 10, No.156 courtyard, Jinghai Road, economic and Technological Development Zone, Daxing District, Beijing Applicant before: BEIJING U-PRECISION TECH Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |