CN102637784A - 发光二极管封装基板及其制作方法 - Google Patents

发光二极管封装基板及其制作方法 Download PDF

Info

Publication number
CN102637784A
CN102637784A CN2011102216806A CN201110221680A CN102637784A CN 102637784 A CN102637784 A CN 102637784A CN 2011102216806 A CN2011102216806 A CN 2011102216806A CN 201110221680 A CN201110221680 A CN 201110221680A CN 102637784 A CN102637784 A CN 102637784A
Authority
CN
China
Prior art keywords
emitting diode
silicon substrate
light
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102216806A
Other languages
English (en)
Other versions
CN102637784B (zh
Inventor
陈其贤
傅文键
夏兴国
余致广
邱清华
郭鸿毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102637784A publication Critical patent/CN102637784A/zh
Application granted granted Critical
Publication of CN102637784B publication Critical patent/CN102637784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了发光二极管封装基板及其制作方法，根据一实施例提供一种发光二极管发射器基板的制作方法，包括在一硅基板上形成多个穿硅导孔；沉积一介电层于硅基板的一第一侧与一第二侧上以及于穿硅导孔的侧壁表面上；于位于硅基板的第一侧与第二侧上的介电层上图案化地形成一金属层，并填满穿硅导孔；以及于硅基板的第二侧上的金属层上形成多个高反射接垫，以作为发光二极管接合与导线接合之用。本发明的发光二极管封装基板，其可增加接合的发光二极管的出光效率、可忍受各种环境因素、以及可轻易地且有成本效益地制得。

Description

发光二极管封装基板及其制作方法
技术领域
本发明涉及封装元件，尤其涉及发光二极管封装基板及其制作方法以及发光二极管发射器基板的制作方法。
背景技术
当对发光二极管的P/N结施加电压时可使发光二极管发光。在组装的过程中，发光二体芯片经由金属接垫(bonding pad)接合至发光二极管封装基板。基于许多因素，公知的发光二极管封装基板的材质经常为陶瓷，这些因素包括使发光二极管封装基板对发射光的吸收量降低。公知的陶瓷基(ceramic-based)发光二极管封装基板并未满足各种需求。再者，制作发光二极管封装基板需要额外的工艺步骤以及额外的制作成本。举例来说，陶瓷基板上的金属线接垫的材质通常不同于发光二极管上的接垫的材质，以致于增加工艺的复杂性以及制作成本。在另一实施例中，金属难以直接沉积在陶瓷发光二极管封装基板上，因此，需要进行一额外的工艺步骤以在陶瓷基板上沉积一铜的缓冲层，之后，才进行金属电镀工艺(metal plating)。因此，需要一种发光二极管封装基板，其可增加接合的发光二极管的出光效率(lightextraction efficiency)、可忍受各种环境因素、以及可轻易地且有成本效益地(cost-effectively)制得。
发明内容
为了解决上述问题，本发明一实施例提供一种发光二极管发射器基板的制作方法，包括在一硅基板上形成多个穿硅导孔；沉积一介电层于硅基板的一第一侧与一第二侧上以及于穿硅导孔的侧壁表面上；于位于硅基板的第一侧与第二侧上的介电层上图案化地形成一金属层，并填满穿硅导孔；以及于硅基板的第二侧上的金属层上形成多个高反射接垫，以作为发光二极管接合与导线接合之用。
本发明另一实施例提供一种发光二极管封装基板的制作方法，包括于一硅基板的一第一侧上形成多个盲孔；沉积一第一介电层于硅基板的第一侧上以及盲孔的多个侧壁表面上；沉积一金属层于第一介电层上并填入盲孔中以填满盲孔；薄化硅基板的一第二侧，以暴露出位于盲孔中的金属层；于硅基板的第二侧上形成一第二介电层，并图案化第二介电层，以暴露出位于盲孔中的金属层；于第二介电层上形成一图案化光致抗蚀剂层；于第二介电层以及位于盲孔中的金属层上形成一高反射金属层；以及移除图案化光致抗蚀剂层，以于硅基板的第二侧上形成多个高反射接垫以及多个高反射导线接垫。
本发明又一实施例提供一种发光二极管封装基板，包括一硅基板，具有一第一侧与一第二侧，且第一侧与第二侧覆盖有一介电层，且多个高反射发光二极管接垫以及多个高反射导线接垫配置于硅基板的第二侧上的介电层上；以及多个穿硅导孔，位于硅基板中，其中介电层覆盖穿硅导孔的侧壁表面，且各穿硅导孔连接位于硅基板的第二侧上的高反射发光二极管接垫或是高反射导线接垫其中之一，且也连接位于硅基板的第一侧上的一金属垫。
本发明所提供的发光二极管封装基板，其可增加接合的发光二极管的出光效率、可忍受各种环境因素、以及可轻易地且有成本效益地制得。
附图说明
图1至图7示出本发明的一或多个实施例的一具有发光二极管封装基板的半导体结构在各个工艺步骤的剖面图，其中发光二极管封装基板具有一高反射的金属接合结构。
图8至图20示出本发明的一或多个实施例的一具有发光二极管封装基板的半导体结构在各个工艺步骤的剖面图，其中发光二极管封装基板具有一高反射的金属接合结构。
图21示出本发明的多种实施例的一发光二极管的剖面图，其中发光二极管可合并至图1至图7或是图8至图20的半导体结构中。
上述附图中的附图标记说明如下：
100～半导体结构；
106～封装基板、发光二极管封装基板；
108～硅基板、封装基板；
109～穿硅导孔、沟槽、盲孔；
110～介电层；
112～阻挡/晶种层；
114～图案化光致抗蚀剂层；
116～金属层；
118～高反射金属层；
119～开口；
120、120a、120b～发光二极管芯片；
122～发光二极管；
124～载板；
128～第一电极、电极；
130～第二电极、电极；
132～接合导线；
134～荧光粉；
136～透镜；
140～半导体结构；
142～介电层；
144、146～图案化光致抗蚀剂层；
145、148～开口；
152～p型掺杂半导体层；
154～n型掺杂半导体层；
156～多重量子阱；
158、160～半导体材料膜
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
可以知道的是，下文提供许多不同的实施例或是例子，以实施各种实施例的不同的特征。下文描述元件与排列的特定例子以简化本发明。当然，这些仅用以举例说明，并非用以限定本发明。本发明在不同实施例中可能使用重复的标号及/或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。
图1至图7示出本发明的一或多个实施例的一具有发光二极管封装基板的半导体结构在各个工艺步骤的剖面图，其中发光二极管封装基板具有一高反射的金属接合结构。请参照图1至图7，以下将描述半导体结构100及其制作方法。
请参照图1，提供一发光二极管封装基板106以晶片级封装多个发光二极管芯片。在本实施例中，封装基板106包括一硅基板108，例如一硅晶片。
多个穿硅导孔109形成于硅基板108中。穿硅导孔109为定义于硅基板108中的开口，且穿硅导孔109设计来作为发光二极管在封装层级中的电性布线(electrical routing)之用。可通过激光钻孔或是另一步骤(包括光刻图案化与蚀刻)来形成贯穿硅基板108的穿硅导孔109。
一介电层110形成在硅基板108的两侧上以及形成在穿硅导孔109的内壁上以提供隔离以及保护。在许多实施例中，介电层110包括一介电材料，例如氧化硅、氮化硅、碳化硅、类钻碳(diamond-like carbon，DLC)、纳米微晶钻石(ultra-nanocrystalline Diamond，UNCD)、或是氮化铝。另一实施例为在一化学气相沉积工艺中，于硅基板108上沉积介电层110。在又一实施例中，介电层110包括以热氧化工艺制作的氧化硅。
请参照图2，在介电层110上形成一阻挡层。阻挡层可包括钛或钛钨(titanium tungsten，TiW)，且可以适合的工艺形成阻挡层，例如物理气相沉积工艺。介电层110以及阻挡层形成在穿硅导孔的内壁上，以避免一金属层扩散入封装基板106中。以物理气相沉积工艺在阻挡层上沉积一晶种金属层(例如铜)，以作为后续电镀工艺的晶种。阻挡层以及晶种层形成在硅基板108的两侧上。阻挡层以及晶种层总称为阻挡/晶种层112，如图2所示。在本实施例中，介电层110与阻挡/晶种层112包括一氧化硅、钛与铜所构成的材料堆。
请参照图3，一图案化光致抗蚀剂层114形成在阻挡/晶种层112上并在硅基板108的两侧上。在本实施例中，图案化光致抗蚀剂层使用一干膜光致抗蚀剂(dry film resist，DFR)，其迭在阻挡/晶种层上，然后，对其进行一光刻工艺以图案化干膜光致抗蚀剂以定义出多个开口。具体而言，干膜光致抗蚀剂迭在硅基板108的两侧上。
一金属层116形成在硅基板108的两侧上并填入穿硅导孔109中，以形成导电的穿硅导孔结构。导电的穿硅导孔结构也简称为穿硅导孔，以避免混淆。穿硅导孔结构是导电的结构且设计来作为电性布线，以及作为散热之用。金属层116包括铜或其他适合的金属。在本实施例中，进行一电镀工艺以形成金属层116。因此，金属层116自对准(self-aligned)于阻挡/晶种层112。在一实施例中，利用工艺(例如电化学镀工艺)将铜的金属层116金属镀于铜晶种层上。
再次参照图3，一高反射金属层118仅沉积在硅基板108的一侧上。发光二极管芯片会接合在该侧上，故该侧可称为发光二极管侧。硅基板108的另一侧称为非发光二极管侧或是封装侧。高反射金属层118具有高反射性以有效地反射接合的发光二极管所发出的光，而有利于发光二极管的发光效率。在本实施例中，高反射金属层118的材质包括铝。或者是，高反射金属层118的材质包括其他适合的金属，例如银。在一实施例中，高反射金属层118的沉积方式例如为物理气相沉积工艺，而非公知陶瓷基板的金属电镀工艺。高反射金属层118也形成在位于硅基板108的发光二极管侧上的图案化光致抗蚀剂层114上。
请参照图4，自封装基板106的两侧移除图案化光致抗蚀剂层114，定义出在封装侧上的金属层116中的开口119，且也定义出金属层116中的其他开口119，以及发光二极管侧上的高反射金属层118。可在化学工艺中移除图案化光致抗蚀剂层114的干膜光致抗蚀剂，以暴露出阻挡/晶种层112。高反射金属层118的位于图案化光致抗蚀剂层114上的部分在移除图案化光致抗蚀剂层114时会一并被剥除(lift off)，而在硅基板108的发光二极管侧上定义出多个高反射接垫(或是接垫)。在一实施例中，高反射接垫可包括一子集以作为发光二极管接垫(用以接合发光二极管)，以及另一子集以作为导线接垫(用以打线接合发光二极管)。
相对地，金属层116在硅基板108的封装侧上定义出多个金属垫。在本实施例中，金属垫为铜垫，其可通过一适当的接合方法(例如焊接)连接封装基板106至一线路板。
再次参照图4，进行一蚀刻工艺以自硅基板108的两侧移除位于开口119中的阻挡/晶种层112。蚀刻工艺可包括湿式蚀刻，以及可包括多个次步骤而以不同的蚀刻剂有效地移除阻挡层与晶种层。通过进行蚀刻工艺，在发光二极管侧上的高反射接垫以及在硅基板108的封装侧上的金属垫电性绝缘于邻近接垫。因此，封装基板106准备好用于晶片级的发光二极管封装中。
请参照图5，将彼此分离的发光二极管芯片120接合至封装基板106的发光二极管侧上的高反射接垫，以进行晶片级封装。接垫可以是彼此独立的、或者是可连接穿硅导孔以作为电性连接以及散热之用。发光二极管接垫的高反射金属层118将接合的发光二极管芯片120所发出的光反射向上。为有助于接合，可在将彼此分离的发光二极管芯片120接合至发光二极管接垫之前，在彼此分离的发光二极管芯片120的接合面上沉积高反射金属。
各发光二极管芯片120包括一发光二极管122以及一载板124。发光二极管122包括一n型掺杂半导体层以及一p型掺杂半导体层，以构成一PN结设计，以于运作时发光。在本实施例中，发光二极管122还包括一多重量子阱(multiple quantum well，MQW)夹于PN结中，以调整特性并提升性能。
可设计发光二极管芯片120的电极使其结构为垂直式(二电极在各发光二极管芯片的二侧上)、水平式(或面向上式，二电极在各发光二极管芯片的同一侧上)或是前述的组合。本实施例是以二发光二极管芯片120a、120b为例作说明。发光二极管芯片120a是垂直式，发光二极管芯片120b是水平式。
发光二极管芯片120a包括一第一电极128。载板124包括重度掺杂的硅以作为导电与导热之用。载板124可还包括一第一金属膜以及一第二金属膜，其中第一金属膜位于与发光二极管122接合的一侧上，第二金属膜位于与封装基板106的高反射接垫接合的一侧上，其共同作为一第二电极。在一实施例中，第一电极接触发光二极管122的n型掺杂半导体层，且第二电极接触发光二极管122的p型掺杂半导体层。
发光二极管芯片120b包括一第一电极128与一第二电极130。在一实施例中，第一电极128接触发光二极管122的n型掺杂半导体层，且第二电极130接触发光二极管122的p型掺杂半导体层。载板124包括硅或是成长基板，例如蓝宝石。
参照图6，接合导线132形成在发光二极管芯片120与封装基板106的发光二极管侧上的导线接垫之间。具体而言，对于垂直式的发光二极管芯片120a而言，导线接触各电极128与各导线接垫。对于水平式的发光二极管芯片120b而言，一导线接触电极128与对应的导线接垫，且另一导线接触电极130与对应的发光二极管接垫。
请参照图7，使荧光粉134分布在发光二极管芯片120周围以改变发光波长。在一实施例中，埋于一涂层材料(coating material)中的荧光粉形成在发光二极管芯片120的顶面上。可利用一掩模沉积荧光粉涂层，或是以网版印刷的方式形成一表面荧光粉层于发光二极管芯片120的顶面上。或者是，可经由一喷雾工艺(spray process)沉积荧光粉涂层，以形成一共形的荧光粉层，其以一均匀的厚度覆盖发光二极管芯片120的顶面与侧壁。
请再次参照图7，将一透镜136形成在荧光粉涂层上，以进一步地调整发光图案的形状，以增加发光效率以及光的方向性(directionality)。在一实施例中，透镜136的材质包括环氧树脂、硅树脂、或其他适合的材料。透镜136的形成方法可为在发光二极管芯片上配置一透镜模具(lens molding)、将硅树脂注入透镜模具中、以及固化注入的硅树脂。
将发光二极管芯片120以及封装基板106切割成多个独立的发光二极管封装结构，以完成晶片级封装工艺。彼此分离的发光二极管封装结构包括与切割的封装基板106接合的独立发光二极管芯片120。
在半导体结构100中，发光二极管接垫用以将发光二极管芯片接合至封装基板，以及用以作为一反射层，以增加发光二极管芯片的出光效率。再者，导线接垫用以将发光二极管芯片电性连接至封装基板，以简化封装基板的工艺。除了提供一封装基板以作为晶片级封装之用以外，可选择硅基板，因为其具有高导热效率，而有助于提升对接合的发光二极管芯片的散热效果。
图8至图20示出本发明的多个实施例的一具有发光二极管封装基板的半导体结构140在各个工艺步骤的剖面图，其中发光二极管封装基板具有一高反射金属层。请参照图8至图20，以下将描述半导体结构140及其制作方法。
请参照图8，提供一发光二极管封装基板106以晶片级地封装多个发光二极管发射器。在本实施例中，封装基板106包括一硅基板108，例如为一硅晶片。
在硅基板108中形成多个沟槽(或是盲孔，blind via)109。盲孔109非穿孔(through opening)，盲孔设计来在后续的工艺步骤之后在封装阶段中作为发光二极管的电性布线。盲孔形成在封装侧上(或非发光二极管侧)。盲孔109可导热，以消除发光二极管芯片所产生的热。可以激光钻孔的方式或是以一包括光刻图案化与蚀刻的工艺在硅基板108中形成盲孔。
一介电层110形成在封装基板108的封装侧以及在盲孔109的侧壁上。在多个实施例中，介电层110包括一介电材料，例如氧化硅、氮化硅、碳化硅、类钻碳、纳米微晶钻石、或是氮化铝。在一实施例中，介电层110于一化学气相沉积工艺中沉积在硅基板108上。在另一实施例中，介电层110包括由热氧化工艺形成的氧化硅。
请参照图9，一阻挡层形成在介电层110上。阻挡层可包括钛、钛钨合金、或其他适合的材料，且其形成方法可例如为物理气相沉积法。介电层110以及阻挡层形成在盲孔109的侧壁表面上，以避免金属层扩散进入硅基板108中。以物理气相沉积工艺在阻挡层上沉积一晶种金属层(例如铜)，以作为后续电镀工艺的晶种。阻挡层以及晶种层只形成在硅基板108的封装侧上以及盲孔109中。阻挡层以及晶种层总称为阻挡/晶种层112，如图9所示。在本实施例中，介电层110与阻挡/晶种层112包括一氧化硅、钛与铜所构成的材料堆。
请参照图9，一图案化光致抗蚀剂层114形成在阻挡/晶种层112上并在硅基板108的封装侧上。在本实施例中，图案化光致抗蚀剂层系使用一干膜光致抗蚀剂，其迭在阻挡/晶种层上，然后，对其进行一光刻工艺以图案化干膜光致抗蚀剂以定义出多个开口。
请参照图10，一金属层116形成在硅基板108的封装侧上并填入盲孔109中，以填满盲孔109。金属层116包括铜或其他适合以金属电镀的方式形成的金属。因此，金属层116自对准于阻挡/晶种层112。在一实施例中，金属层116为一铜层，其利用工艺(例如电化学镀工艺)金属镀于铜晶种层上。
请参照图11，自硅基板108的封装侧移除图案化光致抗蚀剂层114，以定义出金属层116中的开口119。可在化学工艺中移除图案化光致抗蚀剂层114，并暴露出开口119中的阻挡/晶种层112。金属层116在封装基板106的封装侧上定义出多个金属垫。在本实施例中，金属垫为铜垫，其可通过一适当的接合方法(例如焊接)连接封装基板106至一线路板。
参照图12，进行一蚀刻工艺，以自硅基板108的封装侧移除位于开口119中的阻挡/晶种层112。蚀刻工艺可包括湿式蚀刻，以及可包括多个次步骤而以不同的蚀刻剂有效地移除阻挡层与晶种层。通过进行蚀刻工艺，金属垫电性绝缘于邻近接垫。
再次参照图12，薄化硅基板108的发光二极管侧直到到达盲孔中的金属层116为止。硅基板108的薄化工艺也自硅基板108的发光二极管侧移除介电层与阻挡/晶种层。薄化硅基板108的方法例如为研磨(grinding)、抛光(lapping)、或是化学机械研磨。
参照图13，将一介电层142沉积在硅基板108的发光二极管侧。介电层142沉积在发光二极管侧上的方法可相似于介电层110的沉积方法。介电层142可做为一电性绝缘/保护层，且可于一化学气相沉积工艺中沉积。在发光二极管侧上的介电层142连接介电层110以形成一围绕硅基板108的隔离层(isolation layer)。值得注意的是，为便于介绍，在图13中翻转封装基板106。
再次参照图13，将一图案化光致抗蚀剂层144形成在位于硅基板108的发光二极管侧上的介电层142上。图案化光致抗蚀剂层144定义出多个对齐盲孔的开口145。图案化光致抗蚀剂层144的成分与形成方法相似于图案化光致抗蚀剂层114的成分与形成方法。
参照图14，自硅基板108的发光二极管侧移除介电层142的暴露于图案化光致抗蚀剂层144的开口中的部分。可以利用图案化光致抗蚀剂层144为蚀刻掩模的蚀刻工艺移除外露的介电层。在移除工艺之后，介电层142暴露出盲孔中的金属层。因此，盲孔转变为穿硅导孔。
参照图15，移除图案化光致抗蚀剂层144。介电层142的形成方法包括各种工艺步骤(图13至图15)，其包括沉积、光刻图案化以及蚀刻。介电层142也可由另一种工艺形成。举例来说，假如以氧化硅构成介电层142，可对硅基板108进行一热氧化工艺，以形成氧化硅，其自对准于硅表面并暴露出盲孔。因此，可省略光刻图案化与蚀刻工艺。
参照图16，另一图案化光致抗蚀剂层146形成在硅基板108的发光二极管侧上的介电层142上。在本实施例中，图案化光致抗蚀剂层146的成分与形成方式相似于图案化光致抗蚀剂层114的成分与形成方式。
再次参照图16，一高反射金属层118仅沉积在封装基板106的发光二极管侧上。在本实施例中，高反射金属层118的材质包括铝或是其他适合的金属，例如银。在一实施例中，可通过一工艺(例如物理气相沉积工艺)沉积高反射金属层118。
在本实施例中，高反射金属层118直接沉积在发光二极管侧的介电层142上，而毋需在介电层142上沉积一阻挡/晶种层。由于无阻挡/晶种层或金属层需要被蚀刻，故可避免高反射金属层被蚀刻底切(etching undercut)。高反射金属层118也沉积在穿硅导孔中的金属层116以及图案化光致抗蚀剂层146上。
参照图17，自硅基板108移除图案化光致抗蚀剂层146，以在发光二极管侧上的高反射金属层118中定义出多个开口148。可以湿式蚀刻移除图案化光致抗蚀剂层146。高反射金属层118的位于图案化光致抗蚀剂层146上的部分在移除图案化光致抗蚀剂层146时会一并被剥除，而在硅基板108的发光二极管侧上定义出多个高反射接垫。高反射接垫可包括一子集以作为发光二极管接垫(用以接合发光二极管)，以及另一子集以作为导线接垫(用以打线接合发光二极管)。
参照图18，在晶片级工艺中，将彼此分离的发光二极管芯片120接合至硅基板108的发光二极管侧上的发光二极管接垫。发光二极管接垫的高反射金属层118将接合的发光二极管芯片120所发出的光反射向上。为有助于接合，可在将彼此分离的发光二极管芯片120接合至发光二极管接垫之前，在彼此分离的发光二极管芯片120的接合面上沉积高反射金属。
发光二极管芯片120相似于图5中的发光二极管芯片120。举例来说，各发光二极管芯片120包括一发光二极管122以及一载板124。发光二极管122包括一n型掺杂半导体层以及一p型掺杂半导体层以构成一PN结设计，以于运作时发光。在本实施例中，发光二极管122还包括一多重量子阱夹于PN结中。
可设计发光二极管芯片120的电极使其结构为垂直式、水平式或是前述的组合。本实施例是以二发光二极管芯片120a、120b为例作说明。发光二极管芯片120a是垂直式，发光二极管芯片120b是水平式。
发光二极管芯片120a包括一第一电极128。载板124包括重度掺杂的硅以作为导电与导热之用。载板124可还包括一第一金属膜以及一第二金属膜，其中第一金属膜位于与发光二极管122接合的一侧上，第二金属膜位于与封装基板106的高反射接垫接合的一侧上，其整体可作为一第二电极。在一实施例中，第一电极接触发光二极管122的n型掺杂半导体层，且第二电极接触发光二极管122的p型掺杂半导体层。
发光二极管芯片120b包括一第一电极128与一第二电极130。在一实施例中，第一电极128接触发光二极管122的n型掺杂半导体层，且第二电极接触发光二极管122的p型掺杂半导体层。载板124包括硅或是成长基板，例如蓝宝石。
后续的封装工艺相似于图6与图7介绍的封装工艺。在本实施例中，后续的封装工艺包括如下所述的打线接合、形成荧光粉与透镜、以及切割工艺。
参照图19，接合导线132形成在发光二极管芯片120与封装基板106的发光二极管侧上的导线接垫之间。具体而言，对于垂直式的发光二极管芯片120a而言，导线接触电极128与对应的导线接垫。对于水平式的发光二极管芯片120b而言，一导线接触电极128与对应的导线接垫，且另一导线接触电极130与对应的发光二极管接垫。
请参照图20，使荧光粉134分布在发光二极管芯片120周围以改变发光波长。在一实施例中，埋于一涂层材料中的荧光粉形成在发光二极管芯片120的顶面上。可利用一掩模、或是网版印刷、或是喷雾工艺沉积荧光粉涂层。
请再次参照图20，将一透镜136形成在荧光粉涂层上。在一实施例中，透镜136的材质包括环氧树脂、硅树脂、或其他适合的材料。在一实施例中，透镜136的形成方法可为在发光二极管芯片上配置一透镜模具、将硅树脂注入透镜模具中、以及固化注入的硅树脂。
将发光二极管芯片120以及封装基板106切割成多个独立的发光二极管封装结构，以完成晶片级封装工艺。彼此分离的发光二极管封装结构包括与切割的封装基板106接合的独立发光二极管芯片120。
图21示出本发明的多种实施例的发光二极管122的剖面图。发光二极管122可包括半导体结构100或半导体结构140。发光二极管122包括一p型掺杂半导体层152与一n型掺杂半导体层154以构成一PN结，以于运作时发光。在一实施例中，p型掺杂半导体层152与n型掺杂半导体层154分别包括掺杂的氮化镓层。
发光二极管122还包括一多重量子阱156插置于n型掺杂半导体层与p型掺杂半导体层之间，以调整发光二极管的特性并提升其效能。多重量子阱156包括由二种半导体材料膜158、160交替堆迭所构成的膜堆。在一实施例中，半导体材料膜158、160分别包括氮化铟镓(indium gallium nitride，InGaN)与氮化镓。可以适合的外延成长技术成长各种半导体层。在一实施例中，可以金属有机化学气相沉积法(metal organic chemical vapor deposition，MOCVD)沉积外延半导体层。
虽然本发明的多个实施例描述了具有晶片级的发光二极管芯片封装的半导体结构及其制作方法，但在其他的实施例中，可在不脱离本发明的精神下做出取代或是修改。在一实施例中，将发光二极管芯片接合至封装基板的步骤也包括形成一导热路径，以将热导离开发光二极管芯片。在又一实施例中，在将多个彼此分离的发光二极管芯片120切割成多个发光二极管封装结构之前，可先移除封装基板106。在另一发光二极管芯片的实施例中，n型掺杂半导体层与p型掺杂半导体层可交换，以使顶电极接触p型掺杂半导体层，且底电极接触n型掺杂半导体层。在一实施例中，发光二极管芯片可省略掉载板。在又一实施例中，发光二极管芯片封装结构并不限于打线接合。在本实施例中，虽然是使用打线连接的方式电性连接发光二极管芯片至封装基板，但也可使用其他的电性连接方法，例如微内连线(可参照美国专利申请号第13/005731号，标题“MICRO-INTERCONNECTS FOR LIGHTEMITTING DIODES”)可利用半导体结构100的发光二极管封装基板106或是半导体结构140的发光二极管封装基板106。
因此，本发明提供一种制作方法，包括在一硅基板上形成多个穿硅导孔；沉积一介电层于硅基板的一第一侧与一第二侧上以及于穿硅导孔的侧壁表面上；于位于硅基板的第一侧与第二侧上的介电层上图案化地形成一金属层，并填满穿硅导孔；以及于硅基板的第二侧上的金属层上形成多个高反射接垫，以作为发光二极管接合与导线接合之用。
本发明提供一发光二极管封装基板的制作方法的另一实施例。该制作方法包括于一硅基板的一第一侧上形成多个盲孔；沉积一第一介电层于硅基板的第一侧上以及盲孔的多个侧壁表面上；沉积一金属层于第一介电层上并填入盲孔中以填满盲孔；薄化硅基板的一第二侧，以暴露出位于盲孔中的金属层；于硅基板的第二侧上形成一第二介电层，并图案化第二介电层，以暴露出位于盲孔中的金属层；于第二介电层上形成一图案化光致抗蚀剂层；于第二介电层以及位于盲孔中的外露金属层上形成一高反射金属层；以及移除图案化光致抗蚀剂层，以于硅基板的第二侧上形成多个高反射接垫以及多个高反射导线接垫。
本发明也提供一发光二极管封装基板的一实施例。发光二极管封装基板包括一硅基板，具有一第一侧与一第二侧，且第一侧与第二侧覆盖有一介电层，且多个高反射发光二极管接垫以及多个高反射导线接垫配置于硅基板的第二侧上的介电层上；以及多个穿硅导孔，位于硅基板中，其中介电层覆盖穿硅导孔的侧壁表面，且各穿硅导孔连接位于硅基板的第二侧上的高反射发光二极管接垫或是高反射导线接垫其中之一，且也连接位于硅基板的第一侧上的一金属垫。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种发光二极管发射器基板的制作方法，包括：
在一硅基板上形成多个穿硅导孔；
沉积一介电层于该硅基板的一第一侧与一第二侧上以及于所述多个穿硅导孔的侧壁表面上；
于位于该硅基板的该第一侧与该第二侧上的该介电层上图案化地形成一金属层，并填满所述多个穿硅导孔；以及
于该硅基板的该第二侧上的该金属层上形成多个高反射接垫，以作为发光二极管接合与导线接合之用。
2.如权利要求1所述的发光二极管发射器基板的制作方法，其中形成该金属层与所述多个高反射接垫的步骤包括：
于位于该硅基板的该第一侧与该第二侧上的该介电层上以及所述多个穿硅导孔的侧壁表面上沉积一阻挡/晶种层；
于位于该硅基板的该第一侧与该第二侧上的该阻挡/晶种层上形成一图案化光致抗蚀剂层；
沉积该金属层于该图案化光致抗蚀剂层所暴露出的该阻挡/晶种层上以及填入所述多个穿硅导孔中以填满所述多个穿硅导孔；
于该硅基板的该第二侧上的该金属层上沉积一高反射金属层；以及
之后，自该硅基板的该第二侧移除该图案化光致抗蚀剂层，以形成多个高反射接垫。
3.如权利要求2所述的发光二极管发射器基板的制作方法，其中沉积该金属层的步骤包括：
利用一金属镀工艺形成图案化的该金属层于该阻挡/晶种层上以及填入所述多个穿硅导孔中以填满所述多个穿硅导孔。
4.如权利要求2所述的发光二极管发射器基板的制作方法，其中沉积该高反射金属层的步骤包括：
以一物理气相沉积工艺于该硅基板的该第二侧上的该金属层上沉积该高反射金属层。
5.如权利要求2所述的发光二极管发射器基板的制作方法，其中沉积该高反射金属层的步骤包括：
于该图案化光致抗蚀剂层上沉积该高反射金属层；以及
移除该图案化光致抗蚀剂层以及位于其上的该高反射金属层。
6.如权利要求1所述的发光二极管发射器基板的制作方法，还包括：
将多个彼此分离的发光二极管芯片接合至位于该硅基板的该第二侧上的该高反射接垫的一第一子集；
形成一接合导线于多个金属化接点之间，所述多个金属化接点为所述多个彼此分离的发光二极管芯片以及位于该硅基板的该第二侧上的该高反射接垫的一第二子集；
形成一荧光粉涂层以及一透镜模具于各该彼此分离的发光二极管芯片上；以及
将该彼此分离的发光二极管芯片以及该硅基板切割成多个独立的发光二极管封装结构。
7.一种发光二极管封装基板的制作方法，包括：
于一硅基板的一第一侧上形成多个盲孔；
沉积一第一介电层于该硅基板的该第一侧上以及所述多个盲孔的多个侧壁表面上；
沉积一金属层于该第一介电层上并填入所述多个盲孔中以填满所述多个盲孔；
薄化该硅基板的一第二侧，以暴露出位于所述多个盲孔中的该金属层；
于该硅基板的该第二侧上形成一第二介电层，并图案化该第二介电层，以暴露出位于所述多个盲孔中的该金属层；
于该第二介电层上形成一图案化光致抗蚀剂层；
于该第二介电层以及位于所述多个盲孔中的暴露的该金属层上形成一高反射金属层；以及
移除该图案化光致抗蚀剂层，以于该硅基板的该第二侧上形成多个高反射接垫以及多个高反射导线接垫。
8.如权利要求7所述的发光二极管封装基板的制作方法，其中该第二介电层的形成步骤包括：
进行一氧化工艺，以形成一氧化硅，该氧化硅自对准于该硅基板的多个硅部分以及位于所述多个盲孔中且外露的该金属层。
9.如权利要求7所述的发光二极管封装基板的制作方法，其中该第二介电层的形成步骤包括：
沉积该第二介电层于该硅基板的该第二侧上；
形成另一图案化光致抗蚀剂层于该第二介电层上，其中该另一图案化光致抗蚀剂层具有多个开口自对准于所述多个盲孔；
移除位于该另一图案化光致抗蚀剂层的所述多个开口中的该第二介电层，以暴露出位于所述多个盲孔中的该金属层；以及
移除该另一图案化光致抗蚀剂层。
10.一种发光二极管封装基板，包括：
一硅基板，具有一第一侧与一第二侧，且该第一侧与该第二侧覆盖有一介电层，且多个高反射发光二极管接垫以及多个高反射导线接垫配置于该硅基板的该第二侧上的该介电层上；以及
多个穿硅导孔，位于该硅基板中，其中该介电层覆盖所述多个穿硅导孔的侧壁表面，且各该穿硅导孔连接位于该硅基板的该第二侧上的所述多个高反射发光二极管接垫或是所述多个高反射导线接垫其中之一，且也连接位于该硅基板的该第一侧上的一金属垫。
CN201110221680.6A 2011-02-11 2011-07-29 发光二极管封装基板及其制作方法 Active CN102637784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/025,975 US8236584B1 (en) 2011-02-11 2011-02-11 Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US13/025,975 2011-02-11

Publications (2)

Publication Number Publication Date
CN102637784A true CN102637784A (zh) 2012-08-15
CN102637784B CN102637784B (zh) 2015-11-25

Family

ID=46583191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110221680.6A Active CN102637784B (zh) 2011-02-11 2011-07-29 发光二极管封装基板及其制作方法

Country Status (3)

Country Link
US (2) US8236584B1 (zh)
KR (1) KR101251186B1 (zh)
CN (1) CN102637784B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112714952A (zh) * 2018-09-21 2021-04-27 脸谱科技有限责任公司 包括贯穿硅通孔的三维电路的堆叠
CN113811994A (zh) * 2019-05-10 2021-12-17 应用材料公司 封装结构及制作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055081B1 (ko) * 2010-01-15 2011-08-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 백라이트 유닛
US9024341B2 (en) 2010-10-27 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Refractive index tuning of wafer level package LEDs
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US8604491B2 (en) 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
CN104094424B (zh) * 2012-02-10 2016-12-21 皇家飞利浦有限公司 形成芯片级led封装的模制透镜及其制造方法
DE102012109144A1 (de) * 2012-09-27 2014-04-17 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von optischen Bauteilen
KR101422547B1 (ko) * 2012-11-19 2014-07-24 박종익 엘이디 패키지의 전극 형성방법
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
KR101504331B1 (ko) 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지
US9159641B2 (en) * 2013-03-15 2015-10-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates
KR101427636B1 (ko) * 2013-04-10 2014-08-07 주식회사 아모센스 엘이디 기판 및 이의 제조 방법과 엘이디 기판을 포함하는 엘이디 패키지
TWI513053B (zh) * 2013-10-01 2015-12-11 Prolight Opto Technology Corp 發光二極體封裝結構
KR102116986B1 (ko) 2014-02-17 2020-05-29 삼성전자 주식회사 발광 다이오드 패키지
CN203707181U (zh) * 2014-02-21 2014-07-09 厦门市三安光电科技有限公司 发光二极管封装体
JP6318004B2 (ja) * 2014-05-27 2018-04-25 ローム株式会社 Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
US10130302B2 (en) * 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
JP2018113293A (ja) * 2017-01-10 2018-07-19 セイコーエプソン株式会社 発光装置、生体情報測定装置および発光装置の製造方法
GB2567047B (en) * 2017-08-07 2021-12-01 Rockley Photonics Ltd Optoelectronic module package
US11955416B2 (en) * 2021-09-15 2024-04-09 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
TWI812124B (zh) * 2022-03-28 2023-08-11 李銘洛 電子模組及其承載結構與製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439176A (zh) * 2000-04-26 2003-08-27 奥斯兰姆奥普托半导体股份有限两合公司 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法
KR100764450B1 (ko) * 2006-11-15 2007-10-05 삼성전기주식회사 플립칩형 질화물 반도체 발광소자
US20080006837A1 (en) * 2006-07-07 2008-01-10 Lg Electronics Inc. And Lg Innotek Co., Ltd Sub-mount for mounting light emitting device and light emitting device package
CN101807657A (zh) * 2009-02-18 2010-08-18 Lg伊诺特有限公司 发光器件封装和包括其的照明系统

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP2270846A3 (en) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
WO2003063242A1 (en) 2002-01-16 2003-07-31 Alfred E. Mann Foundation For Scientific Research Space-saving packaging of electronic circuits
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
KR100631993B1 (ko) * 2005-07-20 2006-10-09 삼성전기주식회사 Ｌｅｄ 패키지 및 그 제조방법
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
TWI302758B (en) * 2006-04-21 2008-11-01 Silicon Base Dev Inc Package base structure of photo diode and manufacturing method of the same
KR100845855B1 (ko) * 2006-12-07 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
KR20090077567A (ko) * 2008-01-11 2009-07-15 엘지전자 주식회사 발광 다이오드 패키지
JP2009238957A (ja) 2008-03-26 2009-10-15 Panasonic Electric Works Co Ltd 基板へのビアの形成方法
US8058669B2 (en) 2008-08-28 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode integration scheme
TWI517445B (zh) * 2010-02-12 2016-01-11 精材科技股份有限公司 發光二極體封裝、用於發光二極體封裝之高反射型次基板及其製造方法
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439176A (zh) * 2000-04-26 2003-08-27 奥斯兰姆奥普托半导体股份有限两合公司 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法
US20080006837A1 (en) * 2006-07-07 2008-01-10 Lg Electronics Inc. And Lg Innotek Co., Ltd Sub-mount for mounting light emitting device and light emitting device package
KR100764450B1 (ko) * 2006-11-15 2007-10-05 삼성전기주식회사 플립칩형 질화물 반도체 발광소자
CN101807657A (zh) * 2009-02-18 2010-08-18 Lg伊诺特有限公司 发光器件封装和包括其的照明系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112714952A (zh) * 2018-09-21 2021-04-27 脸谱科技有限责任公司 包括贯穿硅通孔的三维电路的堆叠
CN113811994A (zh) * 2019-05-10 2021-12-17 应用材料公司 封装结构及制作方法

Also Published As

Publication number Publication date
US8236584B1 (en) 2012-08-07
KR20120092489A (ko) 2012-08-21
CN102637784B (zh) 2015-11-25
KR101251186B1 (ko) 2013-04-08
US20120205694A1 (en) 2012-08-16
US20120228650A1 (en) 2012-09-13
US9099632B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
CN102637784B (zh) 发光二极管封装基板及其制作方法
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
CN105789408B (zh) 制作发光二极管封装结构的方法以及发光二极管元件
CN103378240B (zh) 发光器件和发光器件封装件
CN102339913B (zh) 高压led器件及其制造方法
US8759865B2 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
CN102738193B (zh) 双基板多结发光二极管阵列结构
CN102044609B (zh) 半导体发光器件及其制造方法
EP2533313B1 (en) Light emitting diode
KR20090057382A (ko) 면 장착식 칩
KR101007128B1 (ko) 발광소자 및 그 제조방법
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN107258022B (zh) 包括金属块的发光元件
US9997670B2 (en) Semiconductor light emitting device package
KR101230617B1 (ko) 발광 다이오드 및 이의 제조 방법
CN209626251U (zh) 一种半导体发光元件、封装体和发光装置
TWI398967B (zh) 發光二極體晶片及其製法
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
CN113284997B (zh) 倒装led芯片及其制备方法
TWI499083B (zh) 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法
CN109873065A (zh) 一种半导体发光元件
CN102820411B (zh) 发光二极管芯片、制法及封装方法
TWI523270B (zh) Electrode - free light - emitting diode and its manufacturing method
TWI395349B (zh) 發光二極體晶片及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160518

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

Effective date of registration: 20160518

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.