CN102568562A - 叠层封装和用于选择叠层封装中的芯片的方法 - Google Patents

叠层封装和用于选择叠层封装中的芯片的方法 Download PDF

Info

Publication number
CN102568562A
CN102568562A CN2011104284954A CN201110428495A CN102568562A CN 102568562 A CN102568562 A CN 102568562A CN 2011104284954 A CN2011104284954 A CN 2011104284954A CN 201110428495 A CN201110428495 A CN 201110428495A CN 102568562 A CN102568562 A CN 102568562A
Authority
CN
China
Prior art keywords
voltage
signal
circuit
chips
generation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104284954A
Other languages
English (en)
Other versions
CN102568562B (zh
Inventor
李大雄
黄有景
孙在现
姜泰敏
尹喆根
李丙焘
金裕桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102568562A publication Critical patent/CN102568562A/zh
Application granted granted Critical
Publication of CN102568562B publication Critical patent/CN102568562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种具有多个芯片的叠层封装包括：第一降压单元，分别在多个芯片中形成；第二降压单元，分别在多个芯片中形成；第一信号产生单元，并联连接到由串联连接第一降压单元形成的第一线路，分别在多个芯片中形成，并且被配置为根据第一线路的电压施加高电平信号；第二信号产生单元，并联连接到由串联连接第二降压单元形成的第二线路，分别在多个芯片中形成，并且被配置为根据第二线路的电压施加高电平信号；和芯片选择信号产生单元，分别在多个芯片中形成，并且被配置为组合从第一信号产生单元和第二信号产生单元输出的信号并且生成芯片选择信号。

Description

叠层封装和用于选择叠层封装中的芯片的方法
相关申请的交叉引用
本申请要求于2010年12月20日向韩国知识产权局提交的韩国专利申请No.10-2010-0130731的优先权，其全部内容通过引用而被合并于此。
背景技术
本发明的示范性实施例一般涉及叠层封装，更具体地涉及可以使得能够容易地选择芯片的包括硅通孔(TSV)的叠层封装以及用于选择叠层封装中的芯片的方法。
小型的、高性能的电子产品需要超小型化、高存储容量的半导体存储器件。为了提高存储容量，半导体存储器件可以利用更加高度集成的半导体芯片来制作并且处于具有多个芯片的半导体封装中。与提高半导体芯片中的高集成度相比，一般对封装进行考虑以在增大存储容量方面更加有效并且代价较小。
多芯片封装包括多个半导体芯片，并且半导体芯片被横向或纵向安装在半导体封装中。为了在半导体封装中安装更多的半导体芯片，使用其中纵向安装半导体芯片的叠层型多芯片封装。此外，硅通孔(TSV)是具有高密度和高性能的叠层型多芯片封装的实现技术之一。
图1是已知叠层封装的全景图，图2是图1的部分A(芯片选择焊盘部分)的剖视图，以及图3是显示使用再分布层连接芯片选择焊盘的示例的平面图。
参考图1，半导体芯片20、30、40和50被堆叠在衬底10上并且利用硅通孔(TSV)24、34、44和54彼此连接。Vcc焊盘12和Vss焊盘14形成在衬底10上，以及各种I/O焊盘形成在各个芯片20、30、40和50上。一些I/O焊盘充当用于选择芯片的芯片选择焊盘22、32、42和52。在使用硅通孔24、34、44和54堆叠相同的芯片20、30、40和50的情况下，由于芯片选择焊盘22、32、42和52形成在相同的垂直位置处，因此使用硅通孔24、34、44和54不能实现芯片选择。因此，再分布层26、36、46和56形成在各个芯片选择焊盘22、32、42和52上，与形成在不同的位置处的硅通孔28、38、48和58连接。但是，由于堆叠的芯片20、30、40和50的再分布层26、36、46和56具有不同的样式，因此处理成本增大并且管理过程中存在困难。
图4是显示用于使用导线选择芯片的方法的全景图。参考图4，在相同的半导体芯片20、30、40和50被堆叠的情况下，由于芯片焊盘形成在相同的位置处，因此半导体芯片20、30、40和50以阶梯形的形状堆叠，以及芯片选择焊盘22、32、42和52使用导线W与Vcc焊盘12和Vss焊盘14连接，以便能够将芯片选择信号施加于半导体芯片20、30、40和50。然而，用于芯片选择的导线接合增大了封装的厚度并且导线w的长度根据半导体芯片的数目而增大，引起信号延迟并且降低了封装的结构可靠性。
发明内容
在实施例中，具有彼此堆叠的多个芯片的叠层封装包括：分别在多个芯片中提供的第一降压单元；分别在多个芯片中提供的第二降压单元；分别在多个芯片中提供的第一信号产生单元，并联连接到将第一降压单元串联连接的第一线路，并且被配置为根据第一线路的电压施加导通信号；分别在多个芯片中提供的第二信号产生单元，并联连接到将第二降压单元串联连接的第二线路，并且被配置为根据第二线路的电压施加导通信号；和分别在多个芯片中提供的芯片选择信号产生单元，被配置为组合从第一信号产生单元和第二信号产生单元输出的信号并且生成芯片选择信号。
各个第一降压单元和各个第二降压单元可以是在多个芯片中提供的硅通孔。
该硅通孔可以包括从由金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)、那些金属的氮化物、或多晶硅构成的组中选择出的至少任何一种。
各个第一降压单元和各个第二降压单元可以是在多个芯片中提供的各个硅通孔上形成的电阻器。
当第一线路的电压等于或大于预设电压时，第一信号产生单元可以施加导通信号，以及当第二线路的电压等于或大于预设电压时，第二信号产生单元可以施加导通信号。
第一信号产生单元可以包括第一二极管，以及第二信号产生单元可以包括第二二极管。
芯片选择信号产生单元可以包括一个或多个逻辑门，其接收从第一二极管和第二二极管输出的信号作为输入信号。
芯片选择信号产生单元可以包括AND门或NOR门，其接收从第一二极管和第二二极管输出的信号作为输入信号。
第一信号产生单元可以包括第一晶体管，其栅电极并联连接到第一线路，第二信号产生单元可以包括第二晶体管，其栅电极并联连接到第二线路，以及芯片选择信号产生单元可以具有双晶体管结构，其中第一晶体管的漏电极和第二晶体管的源电极彼此连接，并且从第一晶体管的源电极或第二晶体管的漏电极生成芯片选择信号。
第一线路和第二线路的电流流动方向可以彼此相反。
分别在各个芯片中提供的第一降压单元和第二降压单元的降压的量可以相同。
第一降压单元和第二降压单元的降压的量可以相同。
在实施例中，一种用于选择具有彼此叠层的多个芯片的叠层封装中的芯片的方法，包括：向将分别在多个芯片中提供的第一降压单元串联连接的第一线路施加第一电压，以及向将分别在多个芯片中提供的第二降压单元串联连接的第二线路施加第二电压；在各个芯片中根据第一线路的电压从第一信号产生单元生成第一信号以及在各个芯片中根据第二线路的电压从第二信号产生单元生成第二信号；以及组合第一信号和第二信号并且生成芯片选择信号。
在向将分别在多个芯片中提供的第一降压单元串联连接的第一线路施加第一电压以及向将分别在多个芯片中提供的第二降压单元串联连接的第二线路施加第二电压中，第一降压单元和第二降压单元可以是硅通孔。
在向将分别在多个芯片中提供的第一降压单元串联连接的第一线路施加第一电压以及向将分别在多个芯片中提供的第二降压单元串联连接的第二线路施加第二电压中，第一线路和第二线路的电流流动方向可以彼此相反。
在在各个芯片中根据第一线路的电压从第一信号产生单元生成第一信号以及在各个芯片中根据第二线路的电压从第二信号产生单元生成第二信号中，当第一线路的电压等于或大于指定电压时，可以施加导通信号，以及当第二线路的电压等于或大于指定电压时，可以施加导通信号。
在在各个芯片中根据第一线路的电压从第一信号产生单元生成第一信号以及在各个芯片中根据第二线路的电压从第二信号产生单元生成第二信号中，第一信号和第二信号可以由二极管生成。
在组合第一信号和第二信号并且生成芯片选择信号中，芯片选择信号可以由接收第一信号和第二信号作为输入信号的一个或多个逻辑门生成。
在组合第一信号和第二信号并且生成芯片选择信号中，芯片选择信号可以由多个芯片当中的至少两个芯片生成。
附图说明
通过下面结合附图的详细描述，将更清楚地理解本发明的上述和其它方面、特征和其它优点，其中：
图1是传统的叠层封装的全景图；
图2是图1的部分A(芯片选择焊盘部分)的剖视图；
图3是显示使用再分布层连接芯片选择焊盘的示例的平面图；
图4是显示用于使用导线选择芯片的方法的全景图；
图5是显示根据本发明的实施例的叠层封装的配置的概念视图；
图6到8是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图；
图9是显示根据本发明的实施例的叠层封装的配置的概念视图；
图10是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图；和
图11是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。但是，实施例仅仅用于说明目的并且不用来限制本发明的范围。
图5是显示根据本发明的实施例的叠层封装的配置的概念视图。
参考图5，在根据本发明的实施例的叠层封装中，堆叠四个芯片100、200、300和400。各个芯片100、200、300和400分别具有第一降压单元102、202、302和402、第二降压单元104、204、304和404、第一信号产生单元106、206、306和406、第二信号产生单元108、208、308和408以及芯片选择信号产生单元110、210、310和410。
根据本发明的实施例的叠层封装具有多个芯片例如纵向堆叠的结构，并且图5所示的四个芯片仅仅表示示例。每个芯片具有至少两个硅通孔(TSV)。来自于控制器502的电压或电流施加于由串联连接多个第一硅通孔(未示出)形成的第一线路510和由串联连接多个第二硅通孔(未示出)形成的第二线路520，并且它们的电流流动方向可以被设置为彼此相反。
在各个芯片中形成的第一降压单元102、202、302和402和第二降压单元104、204、304和404没有特别的限制，只要它们能够降低从控制器502施加的电压。例如，第一降压单元102、202、302和402本身可以是硅通孔。也就是说，硅通孔可以被用作电阻器。否则，第一降压单元102、202、302和402可以是单独地形成在硅通孔上的电阻器。第一降压单元102、202、302和402和第二降压单元104、204、304和404的降压的量可以彼此相同或不同。在另一个示例中，第一降压单元102、202、302和402的降压的量可以彼此相同，以及第二降压单元104、204、304和404的降压的量可以彼此相同，以及第一降压单元102、202、302和402和第二降压单元104、204、304和404的降压的量可以彼此不同。在本发明的各个实施例中，相同的意思包括基本上相同的。
第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408根据第一降压单元102、202、302和402以及第二降压单元104、204、304和404的电平向芯片选择信号产生单元110、210、310和410发送“导通”信号。换句话说，当第一降压单元102、202、302和402以及第二降压单元104、204、304和404的电压高于预定电压时，第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408可以发送“导通”信号。此外，当第一降压单元102、202、302和402以及第二降压单元104、204、304和404的电压低于预定电压时，第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408可以发送“导通”信号。“导通”信号可以是数字信号或模拟信号。作为示例，图5显示了第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408是二极管。这里，“导通”信号可以是高电平信号。
芯片选择信号产生单元110、210、310和410组合从第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408发送的“导通”和“关断”信号，并且生成确定多个芯片当中的哪个芯片将被选择的电信号。例如，芯片选择信号产生单元110、210、310和410可以是逻辑门。芯片选择信号产生单元110、210、310和410可以是包括AND门、OR门、反相器、NAND门、NOR门、XOR门和XNOR门中的至少任何一个的逻辑门的组合。作为示例，在图5中，芯片选择信号产生单元110、210、310和410包括AND门。
图6到8是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图。在各个实施例中，由于第一降压单元102、202、302和402以及第二降压单元104、204、304和404是电阻器，因此术语‘降压单元’和‘电阻器’将被一起使用，以及由于第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408是二极管，因此术语‘信号产生单元’和‘二极管’将被一起使用。
根据本发明的实施例的一种用于选择叠层封装中的芯片的方法(或操作)包括：向由串联连接分别在多个芯片中形成的第一降压单元形成的第一线路施加第一电压以及向由串联连接分别在多个芯片中形成的第二降压单元形成的第二线路施加第二电压；根据各个芯片中的第一线路的电压从第一信号产生单元生成第一信号以及根据各个芯片中的第二线路的电压从第二信号产生单元生成第二信号；以及组合第一信号和第二信号并且生成芯片选择信号。
参考图6，根据欧姆定律(V＝IR)，流过第一线路510的电流是恒定的，以及每次电流流过每个电阻器时发生降压。在示例中，假定电流是0.1A以及各个电阻器102、202、302和402的电阻是1Ω，则每次电流流过每个电阻器时发生0.1V的降压。也就是说，如果电压在电流流过第一电阻器102之前是0.8V，则在电流流过第一电阻器102之后发生0.1V的降压，电压变为0.7V。然后，电压在电流流过第二电阻器202之后变为0.6V，在电流流过第三电阻器302之后变为0.5V，以及在电流流过第四电阻器402之后变为0.4V。
多个第一信号产生单元106、206、306和406可以是二极管。二极管使得电流仅仅在一个方向流动，并且可以使用已知的半导体制造方法制作。二极管具有在电压等于或大于阈值电压(Vth)时，电流从阳极流动到阴极，即仅仅在正向流动的特性。例如，在使用具有0.5V的阈值电压的二极管的情况下，如从图6可见，电流流向连接到第一线路510并且具有等于或大于0.5V的电压的第一二极管106、第二二极管206和第三二极管306中的阴极。由于小于阈值电压的0.4V的电压施加于第四二极管406，因此电流不流向阴极(在正向)。在实施例中，如果电流在正向流动，则二极管生成“导通”信号，以及如果电流不在正向流动，则二极管生成“关断”信号。这里，“关断”信号可以是低电平信号。
参考图7，第二线路520被设置为使得电流向相反的方向流向第一线路510，以及在向下方向发生降压。例如，假定构成第二降压单元104、204、304和404的各个电阻器具有1Ω的电阻并且电流是0.1A，由于电流在相反的方向流动，因此当0.6V的电压施加于第八二极管408时，在电流流过第八电阻器404之后发生0.1V的降压，以及0.5V的电压施加于第七二极管308。然后，在电流流过第七电阻器304之后0.4V的电压施加于第六二极管208，以及在电流流过第六电阻器204之后0.3V的电压施加于第五二极管108。即，电流在正向仅仅在施加了等于或大于0.5V的阈值电压的电压的第七二极管308和第八二极管408中流动，并且生成“导通”信号。
参考图8，仅仅从构成第一信号产生单元106、206、306和406的二极管当中的第一二极管106、第二二极管206和第三二极管306生成“导通”信号，以及仅仅从构成第二信号产生单元108、208、308和408的二极管当中的第七二极管308和第八二极管408生成“导通”信号。在第一信号产生单元106、206、306和406和第二信号产生单元108、208、308和408当中，仅仅从第三二极管306和第七二极管308输出“导通”信号。
与第一信号产生单元106、206、306和406以及第二信号产生单元108、208、308和408连接的芯片选择信号产生单元110、210、310和410可以包括AND门。由于AND门是当“导通”信号输入到两个输入端子时从输出端子输出“导通”信号的逻辑门，因此仅仅在与第三二极管306和第七二极管308连接的第三芯片300中形成的AND门或第三AND门310输出“导通”信号，通过该“导通”信号，被形成具有第三AND门310的第三芯片300可以被选择。
下表1示出了用于选择其中堆叠四个芯片的叠层封装中的芯片的方法的示范性实施例。在表1中，A意指从第一信号产生单元输出的信号，B意指从第二信号产生单元输出的信号，C意指当芯片选择信号产生单元包括AND门时从芯片选择信号产生单元输出的信号，X意指“关断”信号(例如，数字信号0)，O意指“导通”信号(例如，数字信号1)，以及CS意指芯片选择信号。在第一信号产生单元与之并联连接的第一线路中的电流流动方向与在第二信号产生单元与之并联连接的第二线路中的电流流动方向相反。从表1可以容易看出，在芯片选择信号产生单元包括AND门的情况下，当A和B二者是“导通”信号时，选择芯片。
表1
Figure BDA0000122366490000081
下表2示出了用于选择其中堆叠四个芯片的叠层封装中的芯片的方法的示范性实施例。在表2中，A意指从第一信号产生单元输出的信号，B意指从第二信号产生单元输出的信号，C意指当芯片选择信号产生单元包括NOR门时从芯片选择信号产生单元输出的信号，X意指“关断”信号(例如，数字信号0)，O意指“导通”信号(例如，数字信号1)，以及CS意指芯片选择信号。在第一信号产生单元与之并联连接的第一线路中的电流流动方向与在第二信号产生单元与之并联连接的第二线路中的电流流动方向相反。从表2可以容易看出，在芯片选择信号产生单元包括NOR门的情况下，当A和B二者是“关断”信号时，选择芯片。
表2
第一降压单元102、202、302和402和第二降压单元104、204、304和404可以分别包括硅通孔。换句话说，通过控制构成硅通孔的导电材料的种类并且通过控制硅通孔的长度和横截面积，可以形成引起特定电压的降压的电阻器。
能够用于形成用于引起降压的硅通孔的物质可以包括单层或多层从由金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)、那些金属的氮化物、或多晶硅以及导电有机材料构成的组中选择出的至少任何一个金属。例如，假定硅通孔的直径和长度L分别是10μm和80μm，由于R＝ρL/A(A是硅通孔的横截面积)，因此当硅通孔由将硅通孔填充具有0.0000005Ωm的电阻率(ρ)的钛形成时发生基于0.5Ω的降压，当硅通孔由将硅通孔填充具有0.000002Ωm的电阻率(ρ)的锡形成时发生基于2Ω的降压，以及当硅通孔由将硅通孔填充具有0.0000025Ωm的电阻率(ρ)的多晶硅形成时发生基于2.5Ω的降压。具体地，当使用多晶硅时，电阻率可以容易地根据要被注入的离子的数量和种类而变化。作为用于将硅通孔填充用于硅通孔的导电材料的过程，可以使用诸如真空沉积、溅射、化学汽相淀积(CVD)、化学镀、电镀、丝网印刷之类的各种方法。
在实施例中，可以使用具有出色的导电性的铜形成硅通孔，以及可以单独地在硅通孔的上端或下端上形成电阻器。
图9是显示根据本发明的实施例的叠层封装的配置的概念视图。
参考图9，在各个堆叠的芯片中形成的第一降压单元102、202、302和402以及第二降压单元104、204、304和404包括例如电阻器。电阻器可以是硅通孔本身或可以是形成在硅通孔的一端上的电阻器。如上所述，降压的量可以通过控制构成硅通孔的导电材料的种类以及硅通孔的长度和横截面积来调节。流过由串联连接第一降压单元102、202、302和402形成的第一线路510的电流和流过由串联连接第二降压单元104、204、304和404形成的第二线路520的电流被设置为彼此相反。
第一信号产生单元122、222、322和422并联连接到由连接第一降压单元102、202、302和402形成的第一线路510，以及第二信号产生单元132、232、332和432并联连接到由连接第二降压单元104、204、304和404形成的第二线路520。在本发明的实施例中，第一信号产生单元122、222、322和422是在各个芯片中形成的第一晶体管122、222、322和422，以及第一晶体管122、222、322和422的栅电极并联连接到由串联连接第一降压单元102、202、302和402形成的第一线路510。第二信号产生单元132、232、332和432是在各个芯片中形成的第二晶体管132、232、332和432，以及第二晶体管132、232、332和432的栅电极并联连接到由串联连接第二降压单元104、204、304和404形成的第二线路520。芯片选择信号产生单元具有双晶体管结构，其中第一晶体管122、222、322和422以及第二晶体管132、232、332和432彼此连接。也就是说，芯片选择信号产生单元具有其中第一信号产生单元122、222、322和422以及第二信号产生单元132、232、332和432彼此连接的结构。
电阻器102和104以及晶体管122和132全部在一个芯片(例如，第一芯片)中形成，并且第二芯片、第三芯片和第四芯片被堆叠在第一芯片上。例如，当必须选择第一芯片时，向第一到第四芯片的所有第一晶体管122、222、322和422的栅电极施加具有用于使得电流从源电极流到漏电极的电平的电压(作为“导通”信号)。但是，在第二晶体管132、232、332和432的情况下，仅仅向在第一芯片中形成的第二晶体管132施加具有用于使得栅电极断开的电平的电压。即，由于施加用于断开第一晶体管122和第二晶体管132的栅极的电压，因此电流可以从第一晶体管122的源电极流向漏电极，以及电流可以从连接到第一晶体管122的漏电极的第二晶体管132的源电极流向第二晶体管132的漏电极。以这种方式，可以生成芯片选择信号CS。
图10是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图。将主要参考图10描述叠层封装的芯片选择操作，以及将简化或省略重复的描述。
描述第一线路510，显示在流过第一电阻器102之前的电压是0.8V，在流过第一电阻器102之后的电压是0.7V，在流过第二电阻器202之后的电压是0.6V，在流过第三电阻器302之后的电压是0.5V，以及在流过第四电阻器402之后的电压是0.4V。第一电阻器102、第二电阻器202、第三电阻器302和第四电阻器402被称为第一降压单元。
电流在与第一线路510相反的方向流过第二线路520。例如，显示在流过第八电阻器404之前的电压是0.8V，在流过第八电阻器404之后的电压是0.7V，在流过第七电阻器304之后的电压是0.6V，在流过第六电阻器204之后的电压是0.5V，以及在流过第五电阻器104之后的电压是0.4V。
多个第一信号产生单元106、206、306和406可以包括二极管。例如，在使用具有0.5V的阈值电压的二极管的情况下，如从图10容易可见，电流流向连接到第一线路510并且具有等于或大于0.5V的电压的第一二极管106、第二二极管206和第三二极管306中的阴极。在具有0.4V的电压的第四二极管406中，由于电压小于阈值电压，因此电流不流向阴极。类似地，由于等于或大于阈值电压的电压施加于第八二极管408、第七二极管308、第六二极管208和第五二极管108，因此生成“导通”信号。
如果芯片选择信号产生单元包括AND门，则在图10中选择较低的三个半导体芯片。可能需要根据叠层封装的应用一次选择多个芯片。在根据本发明的实施例的芯片选择方法中，可以一次选择多个芯片。
图11是说明根据本发明的实施例的叠层封装的芯片选择操作的概念视图。将主要参考图11描述叠层封装的芯片选择操作，以及将简化或省略重复的描述。
参考图11，芯片选择信号的生成可以通过电压比较器实现。例如，第一电压比较器112在第一芯片中形成，第二电压比较器212在第二芯片中形成，第三电压比较器312在第三芯片中形成，以及第四电压比较器412在第四芯片中形成。例如，假定电压比较器被设置为当电压差等于或小于0.3V时输出“导通”信号，则第二电压比较器212、第三电压比较器312和第四电压比较器412输出“导通”信号，因而选择第二芯片、第三芯片和第四芯片。
电压比较器可以被配置为如上所述选择多个芯片，以及电压比较器可以被配置为选择特定芯片。
从上面描述明显可知，在根据本发明的实施例的叠层封装和用于选择叠层封装中的芯片的方法中，可以通过简单的方式选择芯片而不增大叠层封装的尺寸并且避免对再分布层的需要。
此外，可以简化芯片选择电路的配置和制造工艺。
上面已经出于说明性的目的公开了本发明的实施例。本领域技术人员将理解，在不脱离由所附权利要求书公开的本发明的范围和精神的情况下，各种修改、增加和替换是可能的。

Claims (19)

1.一种叠层封装，具有多个芯片，包括：
第一降压单元，分别在多个芯片中形成；
第二降压单元，分别在多个芯片中形成；
第一信号产生单元，并联连接到由串联连接第一降压单元形成的第一线路，分别在多个芯片中形成，并且被配置为根据第一线路的电压施加高电平信号；
第二信号产生单元，并联连接到由串联连接第二降压单元形成的第二线路，分别在多个芯片中形成，并且被配置为根据第二线路的电压施加高电平信号；和
芯片选择信号产生单元，分别在多个芯片中形成，并且被配置为组合从第一信号产生单元和第二信号产生单元输出的信号并且生成芯片选择信号。
2.根据权利要求1所述的叠层封装，其中该各个第一降压单元和各个第二降压单元是在多个芯片中形成的硅通孔。
3.根据权利要求2所述的叠层封装，其中该硅通孔包括从由金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)、那些金属的氮化物、或多晶硅构成的组中选择出的至少任何一个金属。
4.根据权利要求1所述的叠层封装，其中该各个第一降压单元和各个第二降压单元是在多个芯片中形成的各个硅通孔上形成的电阻器。
5.根据权利要求1所述的叠层封装，其中当第一线路的电压等于或大于预设电压时，该第一信号产生单元施加高电平信号，以及当第二线路的电压等于或大于预设电压时，第二信号产生单元施加高电平信号。
6.根据权利要求1所述的叠层封装，其中该第一信号产生单元包括第一二极管，以及第二信号产生单元包括第二二极管。
7.根据权利要求6所述的叠层封装，其中该芯片选择信号产生单元包括一个或多个逻辑门，其接收从第一二极管和第二二极管输出的信号作为输入信号。
8.根据权利要求6所述的叠层封装，其中该芯片选择信号产生单元包括AND门或NOR门，其接收从第一二极管和第二二极管输出的信号作为输入信号。
9.根据权利要求1所述的叠层封装，其中第一信号产生单元包括第一晶体管，其栅电极并联连接到第一线路，第二信号产生单元包括第二晶体管，其栅电极并联连接到第二线路，以及芯片选择信号产生单元具有双晶体管结构，其中第一晶体管的漏电极和第二晶体管的源电极彼此连接，以及芯片选择信号从第一晶体管的源电极或第二晶体管的漏电极生成。
10.根据权利要求1所述的叠层封装，其中第一线路和第二线路的电流流动方向彼此相反。
11.一种叠层封装，具有多个芯片，包括：
第一降压单元，分别在多个芯片中形成；
第二降压单元，分别在多个芯片中形成；和
电压比较器，被配置为比较由串联连接第一降压单元形成的第一线路的芯片的电压与由串联连接第二降压单元形成的第二线路的芯片的电压，并且生成芯片选择信号。
12.根据权利要求11所述的叠层封装，其中第一降压单元和第二降压单元是硅通孔。
13.一种用于在具有多个芯片的叠层封装中选择芯片的方法，包括：
向由串联连接分别在多个芯片中形成的第一降压单元形成的第一线路施加第一电压，以及向由串联连接分别在多个芯片中形成的第二降压单元形成的第二线路施加第二电压；
根据各个芯片中的第一线路的电压从第一信号产生单元生成第一信号，以及根据各个芯片中的第二线路的电压从第二信号产生单元生成第二信号；以及
组合第一信号和第二信号并且生成芯片选择信号。
14.根据权利要求13所述的方法，其中，在向由串联连接分别在多个芯片中形成的第一降压单元形成的第一线路施加第一电压以及向由串联连接分别在多个芯片中形成的第二降压单元形成的第二线路施加第二电压中，第一降压单元和第二降压单元是硅通孔。
15.根据权利要求13所述的方法，其中，在向由串联连接分别在多个芯片中形成的第一降压单元形成的第一线路施加第一电压以及向由串联连接分别在多个芯片中形成的第二降压单元形成的第二线路施加第二电压中，第一线路和第二线路的电流流动方向彼此相反。
16.根据权利要求13所述的方法，其中，在根据各个芯片中的第一线路的电压从第一信号产生单元生成第一信号以及根据各个芯片中的第二线路的电压从第二信号产生单元生成第二信号中，当第一线路的电压等于或大于预定电压时，施加高电平信号，以及当第二线路的电压等于或大于预定电压时，施加高电平信号。
17.根据权利要求13所述的方法，其中，在根据各个芯片中的第一线路的电压从第一信号产生单元生成第一信号以及根据各个芯片中的第二线路的电压从第二信号产生单元生成第二信号中，第一信号和第二信号由二极管生成。
18.根据权利要求13所述的方法，其中，在组合第一信号和第二信号并且生成芯片选择信号中，芯片选择信号由一个或多个逻辑门生成，所述逻辑门接收第一信号和第二信号作为输入信号。
19.根据权利要求13所述的方法，其中，在组合第一信号和第二信号并且生成芯片选择信号中，从多个芯片当中的至少两个芯片生成芯片选择信号。
CN201110428495.4A 2010-12-20 2011-12-20 叠层封装和用于选择叠层封装中的芯片的方法 Active CN102568562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100130731A KR101226270B1 (ko) 2010-12-20 2010-12-20 스택 패키지 및 스택 패키지의 칩 선택방법
KR10-2010-0130731 2010-12-20

Publications (2)

Publication Number Publication Date
CN102568562A true CN102568562A (zh) 2012-07-11
CN102568562B CN102568562B (zh) 2016-05-18

Family

ID=46233585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110428495.4A Active CN102568562B (zh) 2010-12-20 2011-12-20 叠层封装和用于选择叠层封装中的芯片的方法

Country Status (3)

Country Link
US (1) US8810309B2 (zh)
KR (1) KR101226270B1 (zh)
CN (1) CN102568562B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876907B1 (ko) * 2011-12-22 2018-07-11 에스케이하이닉스 주식회사 집적회로 시스템
KR101976612B1 (ko) 2013-03-21 2019-05-10 에스케이하이닉스 주식회사 스택 패키지
TWI556247B (zh) 2014-11-12 2016-11-01 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937194A (zh) * 2005-09-23 2007-03-28 飞思卡尔半导体公司 制作叠层小片封装的方法
US20080101104A1 (en) * 2006-10-30 2008-05-01 Elpida Memory, Inc. Stacked memory
KR20080081427A (ko) * 2007-03-05 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 소자
KR20100071522A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20100187676A1 (en) * 2009-01-23 2010-07-29 Min Suk Suh Cube semiconductor package composed of a plurality of stacked together and interconnected semiconductor chip modules
CN101847590A (zh) * 2010-05-18 2010-09-29 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
KR100871381B1 (ko) * 2007-06-20 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 칩 스택 패키지
KR20090095003A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 적층형 반도체 메모리 장치
KR101001635B1 (ko) * 2008-06-30 2010-12-17 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 반도체 패키지 및 적층반도체 패키지의 하나의 반도체 칩 선택 방법
KR101014982B1 (ko) * 2009-05-29 2011-02-16 주식회사 하이닉스반도체 전압 발생부를 구비한 반도체 장치
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
KR101069710B1 (ko) * 2009-10-29 2011-10-04 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
KR101053534B1 (ko) 2009-10-29 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
KR20110119087A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 스택형 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937194A (zh) * 2005-09-23 2007-03-28 飞思卡尔半导体公司 制作叠层小片封装的方法
US20080101104A1 (en) * 2006-10-30 2008-05-01 Elpida Memory, Inc. Stacked memory
KR20080081427A (ko) * 2007-03-05 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 소자
KR20100071522A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20100187676A1 (en) * 2009-01-23 2010-07-29 Min Suk Suh Cube semiconductor package composed of a plurality of stacked together and interconnected semiconductor chip modules
CN101847590A (zh) * 2010-05-18 2010-09-29 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组

Also Published As

Publication number Publication date
CN102568562B (zh) 2016-05-18
KR101226270B1 (ko) 2013-01-25
US8810309B2 (en) 2014-08-19
KR20120069255A (ko) 2012-06-28
US20120154020A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
KR101213175B1 (ko) 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US8653676B2 (en) Semiconductor package and method of manufacturing the same
US9679829B2 (en) Semiconductor devices and methods of fabricating the same
TWI587497B (zh) 用於相變記憶體元件之阻隔膜技術及組態
TW202017056A (zh) 半導體裝置及其製造方法
CN107316853B (zh) 半导体封装件
CN102568562A (zh) 叠层封装和用于选择叠层封装中的芯片的方法
CN102646668A (zh) 具有基板穿孔的中间体的半导体封装及其制造方法
US6828842B2 (en) Semiconductor integrated circuit device
US10950512B2 (en) Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages
CN103021987A (zh) 半导体芯片和半导体封装件及其制造方法
KR102354986B1 (ko) 솔리드 스테이트 드라이브
CN109215708A (zh) 具有可编程非易失性电阻开关元件的集成电路
US20150102485A1 (en) Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US20100047966A1 (en) Integrated circuit apparatus, systems, and methods
CN113921513A (zh) 包括层叠的半导体芯片的半导体封装
CN114914221A (zh) 包括层叠的半导体芯片的半导体封装件
KR102245825B1 (ko) 반도체 패키지
TWI826584B (zh) 包括互連結構的堆疊封裝件
CN102403268A (zh) 用于在芯片封装装置中填充接触孔的方法以及芯片封装装置
US20150333010A1 (en) Bond pad having ruthenium directly on passivation sidewall
KR20200087410A (ko) 멀티 칩 패키지
US9741654B2 (en) Integrated circuit having slot via and method of forming the same
US20210104486A1 (en) Multi-access memory system and a method to manufacture the system
KR20190057559A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant