KR20090095003A - 적층형 반도체 메모리 장치 - Google Patents

적층형 반도체 메모리 장치 Download PDF

Info

Publication number
KR20090095003A
KR20090095003A KR1020080020056A KR20080020056A KR20090095003A KR 20090095003 A KR20090095003 A KR 20090095003A KR 1020080020056 A KR1020080020056 A KR 1020080020056A KR 20080020056 A KR20080020056 A KR 20080020056A KR 20090095003 A KR20090095003 A KR 20090095003A
Authority
KR
South Korea
Prior art keywords
input
semiconductor memory
output
selection signal
stacked
Prior art date
Application number
KR1020080020056A
Other languages
English (en)
Inventor
권덕민
강욱성
이정배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080020056A priority Critical patent/KR20090095003A/ko
Publication of KR20090095003A publication Critical patent/KR20090095003A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

본 발명은 적층형 반도체 메모리 장치를 공개한다. 본 발명은 데이터를 입출력하는 복수개의 단자그룹 및 상기 복수개의 단자그룹에 공통 연결되는 적층된 복수개의 반도체 메모리칩을 구비하고, 상기 복수개의 반도체 메모리칩 각각은 이전 단으로부터 입력 선택신호를 인가받아 제1 출력 선택신호를 발생하며, 상기 제1 출력 선택신호에 응답하여 상기 복수개의 단자그룹 중 선택된 단자그룹을 통해 상기 데이터를 입출력 하는 선택부를 구비하며, 상기 복수개의 반도체 메모리칩 각각의 상기 선택부는 서로 다른 상기 제1 출력 선택신호를 발생하는 것을 특징으로 한다.
따라서, 본 발명의 적층형 반도체 메모리 장치는 관통 전극을 이용하여 기존 단층형 반도체 메모리칩을 큰 설계 변경 및 추가 내역이 없이 복수개의 층으로 적층할 수 있어 반도체 메모리 장치의 집적도를 쉽게 확장할 수 있으며, 관통전극을 통하여 외부장치와 통신할 수 있다. 또한 각각의 반도체 메모리칩을 선택하는 선택신호를 통하여 관통전극에 연결된 반도체 메모리칩이 선택되어 통신하므로 적층형 반도체 메모리칩의 효율적 사용이 가능하다.

Description

적층형 반도체 메모리 장치{semiconductor memory device of stack type}
본 발명은 적층형 반도체 메모리 장치에 관한 것으로서, 특히 복수개의 반도체 메모리칩을 적층하고 적층된 각각의 반도체 메모리칩을 제어할 수 있는 반도체 메모리 장치에 관한 것이다.
근래 많은 소비자 장치는 점점 더 많은 양의 디지털 데이터를 생성하고 이용하는데 비해 작은 크기를 갖도록 구성되어 있다. 예를 들면, 스틸(strill) 사진 및 동작 사진용 디지털 카메라는 이미지를 나타내는 많은 양의 데이터를 생성하지만 작은 크기를 지향한다. 이러한 전자제품의 대용량화, 소형화, 다기능화에 의해 반도체 메모리 장치 또한 고집적화, 다기능화 되고 있다.
도 1은 종래 단층형 반도체 메모리 장치를 개략적으로 나타낸 도면으로서, 복수개의 직렬 입출력 패드(TX+, TX-, RX+, RX-), 복수개의 입출력부(20, 21), 복수개의 뱅크(BANK0~BANK3(10~13)) 및 글로벌 데이터 버스(GIO)를 구비한다.
도1의 종래 단층형 반도체 메모리 장치는 공개특허 10-2007-0036609에 기재되어 있는 장치로 이 특허에 따르면 도1의 반도체 메모리 장치의 동작은 다음과 같다.
반도체 메모리 장치는 입출력부들(20, 21)로부터 입력되는 입력신호들이 모든 뱅크들(10~13)로 입력되고, 뱅크들(10~13)로부터 출력되는 출력신호들 또한 모든 입출력부들(20, 21)로 선택적으로 전달될 수 있도록 구성되어 있다.
여기서, 반도체 메모리 장치는 입출력부 별로 독립적인 동작이 가능하므로, 복수개의 외부장치(입출력부 개수만큼)가 뱅크로 동시에 데이터를 쓰거나 읽을 수 있다. 외부장치로는 메모리 컨트롤러를 예로 들 수 있다.
입출력부들(20, 21)과 뱅크들(10~13)은 글로벌 데이터 버스(GIO)를 통해 서로 연결된다. 글로벌 데이터 버스(GIO)는 입출력부들(20, 21)로부터 전송된 입력신호를 뱅크들(10~13)로 전달하기 위해 입력용 버스(GIO1_in, GIO2_in)와 뱅크들(10~13)로부터 전송된 출력신호를 입출력부들(20, 21)로 전달하기 위해 출력용 버스(GIO1_out, GIO2_out)로 이루어진다.
이와 같이 글로벌 데이터 버스(GIO)는 입력용 버스(GIO1_in, GIO2_in)와 출력용 버스(GIO1,_out, GIO2_out)로 분리된다. 입력용 버스(GIO1_in, GIO2_in)는 각입출력부(20, 21)로부터 전송된 병렬화된 입력신호를 모든 뱅크(10~13)로 전달한다. 출력용 버스(GIO1,_out, GIO2_out)는 모든 뱅크(10~13)로부터 전송된 병렬화된 출력신호를 모든 입출력부(20, 21)로 전달한다.
한편, 각 입출력부(20, 21)로부터 출력되는 입력신호에는 뱅크들(10~13)을 선택하기 위한 뱅크선택 데이터가 포함되어 있고, 뱅크선택 데이터는 어떤 입출력부에서 어떤 뱅크로 접근이 이루어져야하는지 알려준다. 이에 따라, 입출력부들(20, 21)의 입력신호는 글로벌 데이터 버스(GIO)를 통하여 선택적으로 뱅크 내부 로 전달되고, 뱅크들의 출력신호는 글로벌 데이터 버스(GIO)를 통하여 지정된 각 입출력부로 전달된다.
입출력부들(20, 21)은 직렬 고속 수신패드들(RX+,RX-)로 입력신호를 저속 데이터 통신 방식인 병렬화된 입력신호로 전환하여 입력용 버스(GIO1_in, GIO2_in)를 통해 뱅크들(10~13)의 메모리 코어(Memory Core, 미도시) 영역으로 전달하고, 뱅크들(10~13)의 메모리 코어로부터 출력되는 병렬화된 출력신호를 고속 데이터 통신 방식인 직렬화된 출력신호로 전환하여 출력하는 서데스(SerDes)회로를 구비한다.
여기서, 서데스 회로는 직렬화기(Serializer)와 병렬화기(Deserializer)를 포함한다.
상기와 같은 종래의 단층형 반도체 메모리 장치는 동일한 칩 사이즈에 집적도를 확장하기 위해서 필요한 집적도만큼 재설계가 필요하며, 필요한 집적도로 인하여 늘어나는 영역에 따라 칩을 축소하는 쉬링크(Shrink)공정이 필요하다. 하지만 공정의 미세화가 진행될수록 쉬링크가 점차 어려워지므로 필요한 집적도를 확장하기에는 어려움이 있다.
본 발명의 목적은 종래에 설계되어 있는 반도체 메모리칩을 복수개 적층하여 집적도를 쉽게 확장하고, 적층된 반도체 메모리칩 각각이 효율적으로 제어 될 수 있는 적층형 반도체 메모리 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 제1 형태는 데이터를 입출력하는 복수개의 단자그룹 및 상기 복수개의 단자그룹에 공통 연결되는 적층된 복수개의 반도체 메모리칩을 구비하고, 상기 복수개의 반도체 메모리칩 각각은 이전 단으로부터 입력 선택신호를 인가받아 제1 출력 선택신호를 발생하며, 상기 제1 출력 선택신호에 응답하여 상기 복수개의 단자그룹 중 선택된 단자그룹을 통해 상기 데이터를 입출력 하는 선택부를 구비하며, 상기 복수개의 반도체 메모리칩 각각의 상기 선택부는 서로 다른 상기 제1 출력 선택신호를 발생하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 선택부는 상기 입력 선택신호를 인가받아 상기 제1 출력 선택신호를 발생하는 선택신호 발생부 및 상기 복수개의 단자그룹의 각 그룹에 연결된 복수개의 입출력 선택부를 구비하고, 상기 제1 출력 선택신호에 응답하여 상기 복수개의 입출력 선택부 중 선택된 입출력 선택부를 통하여 상기 데이터를 전송하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복 수개의 단자그룹은 상기 복수개의 반도체 메모리칩을 관통하여 연결하는 복수개의 관통전극 및 상기 관통 전극과 전기적으로 연결되고, 상기 복수개의 반도체 메모리칩 사이의 간격을 형성하기 위한 복수개의 범프를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 입출력 선택부는 수신되는 상기 데이터를 병렬화하여 출력하는 리시버, 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부 및 상기 제1 출력 선택신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부와 상기 단자그룹을 연결하는 트랜스미션 게이트 블록을 구비하고, 인접한 상기 반도체 메모리칩의 상기 복수개의 입출력 선택부 각각에 대응하여 상기 단자그룹을 통해 연결되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 트랜스미션 게이트 블록은 설정된 퓨즈에 의하여 턴 온 되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 선택신호 발생부는 상기 입력 선택신호를 인가받아 제2 출력 선택신호를 발생하여 출력하는 선택신호 발생회로 및 상기 제2 출력 선택신호를 입력받아 디코딩하고, 디코딩된 신호를 상기 제1 출력 선택신호로서 출력하는 디코더를 구비하여, 상기 제1 출력 선택신호에 응답하여 상기 복수개의 입출력 선택부 중 하나의 입출력 선택부를 선택하며, 상기 복수개의 관통전극 및 상기 복수개의 범프를 통하여 외부장치와 연결되는 복수개의 선택신호 단자를 연결하거나 인접한 상기 반도체 메모리칩의 상기 선택신호 발생부와 연결하여, 하위에 적층된 상기 반도체 메모리칩의 상기 제2 출력 선택신호를 상기 입력 선택신호로 입력받고, 상기 제2 출력 선택신호를 상위에 적층된 상기 반도체 메모리칩의 상기 입력 선택신호로 출력하며, 최하위에 적층된 상기 반도체 메모리칩의 선택신호 발생회로는 상기 선택신호 단자를 통하여 상기 입력 선택신호를 입력받는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 입출력 선택부는 상기 선택신호 발생부를 각각 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 입출력 선택부 각각은 수신되는 상기 데이터를 병렬화하여 출력하는 리시버, 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부 및 상기 제1 출력 선택신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부와 상기 단자그룹을 연결하는 트랜스미션 게이트 블록을 구비하고, 인접한 상기 반도체 메모리칩의 상기 복수개의 입출력 선택부 각각에 대응하여 상기 단자그룹을 통해 연결되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 선택신호 발생부는 설정된 ID가 저장된 복수개의 ID 저장부, 상기 입력 선택신호를 인가받아 제2 출력 선택신호를 발생하여 출력하는 선택신호 발생회로, 및 상기 설정된 ID와 상기 제2 출력 선택신호를 비교하여 일치하면 비교신호를 발생하여 상기 제1 출력 선택신호로서 출력하고, 일치하지 않으면 상기 비교신호를 발생하지 않는 복수개의 ID 비교회로를 구비하고, 상기 복수개의 관통전극 및 상기 복수개의 범프 를 통하여 외부장치와 연결되는 복수개의 선택신호 단자를 연결하거나 인접한 상기 반도체 메모리칩의 상기 선택신호 발생부와 연결하여, 하위에 적층된 상기 반도체 메모리칩의 상기 제2 출력 선택신호를 상기 입력 선택신호로 입력받고, 상기 제2 출력 선택신호를 상위에 적층된 상기 반도체 메모리칩의 상기 입력 선택신호로 출력하며, 최하위에 적층된 상기 반도체 메모리칩의 선택신호 발생회로는 상기 선택신호 단자를 통하여 상기 입력 선택신호를 입력받는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 최하위에 적층된 상기 반도체 메모리칩의 선택신호 발생회로는 상기 최하위 적층된 상기 반도체 메모리칩에 설정된 상기 입력 선택신호를 인가받는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 제2 형태는 ID가 포함된 데이터를 입출력하는 복수개의 단자그룹, 및 상기 복수개의 단자그룹에 공통 연결되는 적층된 복수개의 반도체 메모리칩을 구비하고, 상기 복수개의 반도체 메모리칩 각각은 상기 데이터에서 상기 ID를 추출하며, 상기 추출한 ID와 저장된 ID를 비교하고 비교한 결과에 응답하여 비교신호를 발생하고, 상기 비교신호에 응답하여 상기 복수개의 단자그룹 중 선택된 단자그룹을 통해 상기 데이터를 입출력 하는 복수개의 선택부를 구비하며, 상기 복수개의 반도체 메모리칩 각각의 상기 저장된 ID는 서로 다른 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 선택부 각각은 상기 데이터에서 상기 ID를 추출하며, 상기 추출한 ID와 상 기 저장된 ID를 비교하고 비교한 결과에 응답하여 비교신호를 발생하는 선택신호 발생부, 및 상기 복수개의 단자그룹의 각 그룹에 연결된 복수개의 입출력 선택부를 구비하고, 상기 비교신호에 응답하여 상기 복수개의 입출력 선택부 중 선택된 입출력 선택부를 통하여 상기 데이터를 전송하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 단자그룹은 상기 복수개의 반도체 메모리칩을 관통하여 연결하는 복수개의 관통전극, 및 상기 관통전극과 전기적으로 연결되고, 상기 복수개의 반도체 메모리칩 사이의 간격을 형성하기 위한 복수개의 범프를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 입출력 선택부 각각은 수신되는 상기 데이터를 병렬화하여 출력하는 리시버 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부, 대응되는 인접한 상기 반도체 메모리칩의 상기 입출력 선택부 또는 외부장치와 연결되는 복수개의 단자그룹을 연결하는 복수개의 관통전극, 및 상기 비교신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부를 상기 복수개의 관통전극과 연결하는 트랜스미션 게이트 블록을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 복수개의 선택신호 발생부 각각은 입력되는 상기 데이터를 인가받아 디코딩하여 상기 ID를 추출하고, 추출된 상기 ID를 출력하는 복수개의 ID 디코딩회로, 설정된 ID가 저장된 복수개의 ID 저장부, 및 상기 추출된 ID와 설정된 ID를 비교하여 일치하면 비교신호를 출력하고, 일치하지 않으면 상기 비교신호를 출력하지 않는 복수개의 ID 비교회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 적층형 반도체 메모리 장치의 상기 ID 디코딩회로는 상기 관통전극과 상기 트랜스미션 게이트 블록 사이에 연결되어, 상기 관통전극을 통하여 입력되는 상기 데이터를 상기 트랜스미션 게이트 블록으로 출력하며, 입력되는 상기 데이터를 디코딩하는 것을 특징으로 한다.
따라서, 본 발명의 적층형 반도체 메모리 장치는 관통 전극을 이용하여 기존 단층형 반도체 메모리칩을 큰 설계 변경 및 추가 내역이 없이 복수개의 층으로 적층할 수 있어 반도체 메모리 장치의 집적도를 쉽게 확장할 수 있으며, 관통전극을 통하여 외부장치와 통신할 수 있다. 또한 각각의 반도체 메모리칩은 선택신호를 통하여 관통전극에 연결되는 반도체 메모리칩이 선택되므로 적층형 반도체 메모리칩의 효율적 사용이 가능하다.
이하, 첨부한 도면을 참고로 하여 본 발명의 적층형 반도체 메모리 장치를 설명하면 다음과 같다.
도 2는 본 발명의 제1 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타낸 도면으로서, 선택신호 발생회로(110), 디코더(Decoder, 120), 복수개의 관통전극(171~174), 및 복수개의 입출력 선택부(191~194)를 구비하며, 각각의 입출력 선택부(191~194)는 입출력부(151~154), 트랜스미션 게이트 블록(Transmission Gate block, 131~134), 및 복수개의 관통전극(161~168)을 구비한 다.
여기서, 관통전극(Through silicon via: TSV)은 복수개의 칩을 쉽게 적층하기 위한 것으로 적층되는 복수개의 칩 각각을 웨이퍼 레벨에서 레이저(laser)를 이용하여 칩을 수직으로 관통하는 비아 홀(via hall)을 형성하고, 비아 홀 내부를 전기가 통하는 전극으로 충전하여, 적층된 복수개의 칩 각각의 회로들을 와이어 본딩 없이 직접 연결할 수 있는 전극이다. 적층되는 각각의 칩 양쪽 면에는 인접한 칩의 관통 전극(TSV)과 전기적으로 연결되고, 칩 사이의 간격을 형성하기 위한 범프(미도시)가 구비된다. 칩 상의 관통 전극(TSV)과 범프 사이에는 지정된 소정의 동작을 수행하기 위한 내부 회로(예: 선택신호 발생회로(110))가 구비될 수 있다.
또한, 반도체 메모리칩(100)은 반도체 메모리칩 내부에 복수개의 입출력부(151~154)와 연결된 복수개의 뱅크(BANK, 미도시)를 가지고 있으며, 각각의 입출력부를 통하여 뱅크들에 데이터를 쓰거나 읽을 수 있다.
도2의 반도체 메모리칩의 구성을 설명하면 다음과 같다.
선택신호 발생회로(110)는 하위에 적층된 반도체 메모리칩(미도시)의 입력 선택신호(IS1, IS0)를 관통전극(173, 174)을 통하여 입력받아 출력 선택신호(OS1, OS0)를 발생하여 출력한다.
여기서, 선택신호 발생회로(110)는 하나의 인버터(Inverter)로 구성되며, 입력되는 입력 선택신호(IS1, ISO)의 제1 입력 선택신호(IS0)와 제2 입력 선택신호(IS1) 중 제1 입력 선택신호(IS0)를 반전하여 출력 선택신호(OS1, OS0)의 제2 출력 선택신호(OS1)로 출력하고, 제2 입력 선택신호(IS1)는 그대로 제1 출력 선택신 호(OS0)로 출력하므로 출력 선택신호(OS1, OS0)를 발생하게 된다.
디코더(120)는 선택신호 발생회로(110)로부터 출력 선택신호(OS1, OS0)를 입력받고, 입력된 출력 선택신호(OS1, OS0)를 디코딩(Decoding)하여 디코더(120)의 출력단자(A0~A3)로 디코딩된 신호를 출력한다.
트랜스미션 게이트 블록(131~134) 각각은 디코더(120)의 출력신호에 응답하여 온(ON)되어 입출력 선택부(191~194) 각각의 입출력부(151~154)와 관통전극(161~168)을 연결한다. 여기서, 트랜스미션 게이트 블록은 입출력부의 송신단자(TX)와 수신단자(RX)를 각각 다른 관통전극에 연결한다.
복수개의 입출력부(151~154) 각각은 데이터를 송신하는 송신단자(TX)를 포함하는 트랜스미터(Transmitter, 미도시), 및 데이터를 수신하는 수신단자(RX)를 포함하는 리시버(Receiver, 미도시)를 구비하고, 관통전극을 통하여 외부장치(예: 메모리 컨트롤러 등)와 직렬(Serial) 통신한다.
여기서, 복수개의 입출력부(151~154)는 리시버를 통하여 데이터를 수신하고, 수신된 데이터를 병렬 데이터화하고 병렬(Parallel)데이터를 글로벌 데이터 버스(미도시)를 이용하여 출력하고, 트랜스미터는 글로벌 데이터 버스(미도시)를 통하여 입력되는 병렬데이터를 직렬 데이터화하고 직렬(Serial) 데이터를 송신한다.
따라서, 도2의 반도체 메모리칩(100)은 입력되는 입력 선택신호(IS1, IS0)를 이용하여 출력 선택신호(OS1, OS0)를 발생하고, 발생한 출력 선택신호(OS1, OS0)를 이용하여 트랜스미션 게이트를 온(0N)하므로 외부장치와 통신할 입출력부를 선택하게 된다.
도 3은 본 발명의 제1 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면으로서, 복수개의 반도체 메모리칩(210~240)으로 구성되어 있으며, 도3의 적층형 반도체 메모리 장치(200)는 도2의 반도체 메모리칩(100)을 복수개 적층한 것이다.
여기서, 도3의 복수개의 반도체 메모리칩(210~240) 각각의 구성요소의 설명은 도2의 설명을 참조하기로 하고 생략하도록 한다.
도3의 적층형 반도체 메모리 장치(200)의 연결구조 및 동작을 설명하면 다음과 같다.
여기서, 도3의 적층형 반도체 메모리 장치(200)의 연결 구조를 설명한 후, 동작을 설명하기로 하고, 먼저 연결 구조를 설명하면 다음과 같다.
적층형 반도체 메모리 장치(200)는 각각의 반도체 메모리칩(210~240)이 인접한 반도체 메모리칩과 복수개의 관통전극(161~168, 171~174)과 복수개의 범프로 연결되어 있다.
먼저, 각각의 반도체 메모리칩(210~240)의 관통전극(161~168)은 각각의 반도체 메모리칩(210~240)의 관통전극 번호별로 연결되어 있다. 예를 들면, 제1 반도체 메모리칩(210)의 관통전극(161)은 제2 반도체 메모리칩(220)의 관통전극(161)과 연결되어있고, 제2 반도체 메모리칩(220)의 관통전극(161)은 제3 반도체 메모리칩(230)의 관통전극(161)과 연결되어있다. 이와 같이 제3 반도체 메모리칩(230)과 제4 반도체 메모리칩(240)도 연결된다. 이는 적층형 반도체 메모리 장치(200)의 적층된 복수개의 반도체 메모리칩(210~240)을 입출력부 별로 연결하여 적층형 반도체 메모리 장치(200)의 외부로 연결되는 단자 수를 줄이면서 적은 수의 단자를 이용하여 적층된 복수개의 반도체 메모리칩(210~240) 모두를 제어하기 위함이다.
그리고, 최하위에 적층된 제1 반도체 메모리칩(210)의 관통전극(161~168)은 데이터 입출력용 외부단자(TM1~TM4)에 각각 연결되고, 데이터 입출력용 외부단자(TM1~TM4)는 외부장치의 입출력 단자(미도시)에 연결되어 외부장치와 적층형 반도체 메모리 장치(200)가 직렬통신 한다.
여기서, 데이터 입출력용 외부단자(TM1~TM4)의 연결은 최상위에 적층된 제4 반도체 메모리칩(240)의 관통전극(161~168)에서 외부장치로 연결할 수도 있음은 당연하다.
각각의 반도체 메모리칩(210~240)의 관통전극(171~174)의 연결은 하위에 적층된 반도체 메모리칩의 관통전극(171, 172)이 상위에 적층된 반도체 메모리칩의 관통전극(173, 174)에 연결된다. 즉, 하위에 적층된 반도체 메모리칩의 출력 선택신호(OS1, OS0) 출력을 상위에 적층된 반도체 메모리칩이 입력 선택신호(IS1, IS0)로 입력받는 것이다. 예를 들면, 제2 반도체 메모리칩(220)의 관통전극(173, 174)에는 하위에 적층된 제1 반도체 메모리칩(210)의 관통전극(171, 172)이 연결되고, 제2 반도체 메모리칩(220)의 관통전극(171, 172)에는 상위에 적층된 제3 반도체 메모리칩(220)의 관통전극(173, 174)이 연결된다.
여기서, 최하위에 적층된 제1 반도체 메모리칩(210)의 관통전극(173, 174)은 이하에 적층된 반도체 메모리칩이 존재하지 않으므로 최초 입력 선택신호(IS1, IS0)를 인가하기 위해 전원 단(VCC, GND)에 연결되어 전원을 신호로써 전송한다. 마찬가지로, 최상위에 적층된 제4 반도체 메모리칩(240)의 관통전극(171, 172)은 이상에 적층된 반도체 메모리칩이 존재하지 않으므로 연결되지 않는다.
이후, 적층형 반도체 메모리 장치(200)의 동작을 설명하면 다음과 같다.
적층된 복수개의 반도체 메모리칩(210~240) 각각의 복수개의 입출력부(151~154) 중 한 개의 입출력부 만이 관통전극을 통하여 외부장치와 통신을 하게 되는데, 통신할 입출력부는 출력 선택신호(OS1, OS0)에 응답하여 선택되게 된다. 여기서, 출력 선택신호(OS1, OS0)에 따라 복수개의 반도체 메모리칩(210~240) 각각은 다른 입출력부가 선택되고, 각각이 다른 관통전극을 통하여 통신하게 된다.
예를 들어, 최하위에 적층된 제1 반도체 메모리칩(210)의 관통전극(173, 174)에 각각 'GND'와 'VCC'가 연결되면, 'GND'와 'VCC'의 전원레벨을 신호로 하여 관통전극(173, 174)에는 '0'과'1'이 인가된다. 이에 따라, 선택신호 발생부(250)는 '0'과 '1'을 입력 선택신호(IS1, IS0)로 입력받고, 출력 선택신호(OS1, OS0)로 각각'0'과'0'을 발생하여 디코더(120)와 관통전극(171, 172)으로 출력한다. 제1 반도체 메모리칩(210)의 관통전극(171, 172)은 제2 반도체 메모리칩(220)의 관통전극(173, 174)에 연결되어 출력 선택신호(OS1, OS0)를 제2 반도체 메모리칩(220)에 입력 선택신호(IS1, IS0)로 전달한다.
제1 반도체 메모리칩(210)의 디코더(120)는 출력 선택신호(OS1, OS0)를 입력받아 이를 디코딩하여 출력단자(A0~A3)로 각각 '1','0','0','0'을 출력한다. 출력되는 디코더(120)의 신호에 응답하여 제1 반도체 메모리칩(210)의 제1 트랜스미션 게이트 블록(131)만이 온(ON)되고, 제1 반도체 메모리칩(210)에서는 제1 입출력 부(151)가 관통전극(161, 162)을 통하여 패킷 데이터를 외부장치와 송수신한다.
여기서, 패킷 데이터는 명령어(Command), 데이터(Data), 및 어드레스(Address)등으로 구성된 패킷형태의 데이터(이하, 패킷 데이터라 함)를 가리킨다.
한편, 제1 반도체 메모리칩(210)의 선택신호 발생회로(250)에서 출력되는 출력 선택신호(OS1, OS0)를 입력 선택신호(IS1, IS0)로 인가받은 제2 반도체 메모리칩(220)의 선택신호 발생부(260)는 출력 선택신호(OS1, OS0)로 각각 '1'과'0'을 발생한다. 발생된 출력 선택신호(OS1, OS0)는 제2 반도체 메모리칩(220)의 디코더(120)와 관통전극(171, 172)으로 출력된다. 발생된 출력 선택신호(OS1, OS0)를 인가받은 제2 반도체 메모리칩(220)의 디코더(120)는 입력받은 선택신호를 디코딩하여 출력단자(A0~A3)로 각각 '0','1','0','0'을 출력한다. 출력되는 디코더(120)의 신호에 응답하여 제2 반도체 메모리칩(220)의 제2 트랜스미션 게이트 블록(132)만이 온(ON)되고, 제2 반도체 메모리칩(220)에서는 제2 입출력부(152)만이 관통전극(163, 164)을 통하여 패킷 데이터를 외부장치와 송수신한다.
상기와 같은 동작으로 제3 반도체 메모리칩(230)에서는 제4 입출력부(154)만이, 제4 반도체 메모리칩(240)에서는 제3 입출력부(153)만이 패킷 데이터를 외부장치와 송수신 할 수 있다.
여기서, 본 발명에서는 최하위로 적층된 메모리칩(210)의 선택신호 발생회로(250)에 입력되는 입력 선택신호(IS1, IS0)는 전원을 신호로 하여 인가하였지만, 선택신호 발생회로(250)에 연결된 관통전극(173, 174)을 외부단자에 연결하고, 그 외부단자에 외부장치를 연결하여 외부장치에서 외부단자로 입력 선택신호(IS1, IS0)를 출력하여 인가할 수도 있음은 당연하다. 이 경우, 외부장치는 적층된 반도체 메모리칩(210~240) 각각의 입출력부(151~154)를 선택할 수 있게 된다.
본 발명에서는 출력 선택신호(OS1, OS0)를 입력받은 디코더(120)의 출력신호에 응답하여 트랜스미션 게이트 블록(131~134)이 온(ON)되고, 관통전극과 연결된 입출력부가 외부장치와 통신할 수 있었지만, 각각의 반도체 메모리칩(210~240)의 트랜스미션 게이트 블록들(131~134)을 각각 퓨즈(Fuse)에 연결하고, 각각의 반도체 메모리칩(210~240)에 한 개의 트랜스미션 게이트 블록만이 온(ON)되도록 퓨즈를 끊어서 관통전극과 연결된 한 개의 입출력부만 외부장치와 통신할 수도 있음은 당연하다. 이 경우, 외부장치와 통신하는 각 반도체 메모리칩(210~240)의 입출력부는 각각 다르도록 퓨즈를 끊어야한다.
본 발명에서는 입력되는 두 개의 신호(OS1, OS0)를 디코딩하여 네 개의 신호(A0~A3)로 출력하는 2
Figure 112008015919210-PAT00001
4 디코더를 예로 들었지만, 입력되는 신호가 N개, 출력되는 신호가 M개인 N
Figure 112008015919210-PAT00002
M 디코더를 이용할 수도 있음은 당연하다.
또한, 본 발명에서는 4개의 적층된 반도체 메모리칩, 4개의 입출력부, 2개의 선택신호를 예를 들어 설명하였지만, M개의 적층된 반도체 메모리칩, M개의 입출력부, n개의 선택신호를 이용할 수 있음은 당연하다. 이는 M =
Figure 112008015919210-PAT00003
이고, n = 선택신호 개수이기 때문이다. 이때, n은 자연수이다.
본 발명의 적층형 반도체 메모리 장치는 직렬 통신으로 패킷 데이터를 송수신하는 복수개의 입출력부(151~154) 대신에 병렬 통신할 수 있도록 명령어 입출력 단자들, 데이터 입출력 단자들, 및 어드레스 입출력 단자들을 구비하고, 각각 명령어, 데이터, 및 어드레스를 병렬로 송수신할 수 있음은 당연하다. 이때, 각각의 입출력 단자에 대응되는 복수개의 관통전극이 있어야 함은 당연하다.
도 4는 본 발명의 제2 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타내는 도면으로서, 복수개의 입출력 선택부(391~394) 및 선택신호 발생부(381~384)를 구비한다.
복수개의 입출력 선택부(391~394) 각각은 입출력부(151~154), 트랜스미션 게이트 블록(131~134), 및 복수개의 관통전극(161~168)을 구비하며, 복수개의 선택신호 발생부(381~384)는 선택신호 발생회로(310~340), ID 비교회로(321~324), ID 저장부(311~314), 및 관통전극(341~344, 351~354, 361~364, 371~374)을 구비한다.
도2를 참조하여 도4의 적층형 반도체 메모리 장치(300)의 구성과 동작을 설명하면 다음과 같다.
이때, 도2와 동일한 구성 및 동작을 수행하는 구성요소는 도2와 동일한 번호를 부여하고 이에 대한 설명은 생략하도록 한다.
복수개의 ID 저장부(311~314) 각각은 ID가 설정되어 있다.
복수개의 ID 비교회로(321~324) 각각은 복수개의 선택신호 발생회로(310~340) 각각에서 출력되는 출력 선택신호(OS1, OS0)를 입력받고, 복수개의 ID 저장부(311~314) 각각에 설정된 ID(Identification: ID)와 비교하여 일치하면 비교신호(CSS)를 발생한다.
복수개의 트랜스미션 게이트(131~134) 각각은 비교신호(CSS)에 응답하여 온(ON)한다.
여기서, 설정된 ID는 반도체 메모리칩(300)의 입출력부를 선택하는 출력 선택신호(OS1, OS0)와 비교되어 일치하면 입출력부가 외부장치와 직렬통신을 할 수 있도록 하는 키(Key) 역할을 하기 때문에, 설정된 ID는 복수개의 선택신호 발생회로(151~154) 각각에 출력되는 출력 선택신호(OS1, OS0)와 데이터 비트수가 같아야 한다.
복수개의 관통전극(161~168, 341~344, 351~354, 361~364, 371~374)은 범프를 통하여 인접한 다른 반도체 메모리칩과 관통전극 번호별로 연결된다.
도 5는 본 발명의 제2 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면으로서, 복수개의 반도체 메모리칩(410~440)으로 구성되어 있으며, 도5의 적층형 반도체 메모리 장치(400)는 도4의 반도체 메모리칩(300)을 복수개 적층한 것이다.
여기서, 도5의 복수개의 반도체 메모리칩(410~440) 각각의 구성요소의 설명은 도4를 참조하기로 하고 생략하도록 한다.
도3 및 도4를 참조하여 도5의 적층형 반도체 메모리 장치의 연결구조 및 동작을 설명하면 다음과 같다.
여기서, 도5의 적층형 반도체 메모리 장치의 연결 구조를 설명한 후, 동작을 설명하기로 하고, 먼저 연결 구조를 설명하면 다음과 같다.
도5의 적층형 반도체 메모리 장치(400)의 복수개의 입출력 선택부(391~394) 및 선택신호 발생부(381~384)는 구성요소와 동작이 모두 같기 때문에, 적층된 반도 체 메모리칩들(410~440) 각각에 있는 제1 입출력 선택부(391) 및 제1 선택신호 발생부(381) 간의 연결구조와 동작을 설명하므로 반도체 메모리칩들(410~440)의 제2 입출력부(392)~ 제4 입출력(394) 및 제2 선택신호 발생부(382)~ 제4 선택신호 발생부(384) 각각의 연결 구조와 동작은 설명을 생략한다.
적층형 반도체 메모리 장치(400)의 반도체 메모리칩(410~440)간의 제1 입출력 선택부(391) 및 제1 선택신호 발생부(381)의 연결은 도3과 마찬가지로 인접한 반도체 메모리칩과 복수개의 관통전극(161~168, 341~344, 351~354, 361~364, 371~374)과 범프를 이용하여 연결된다.
각각의 반도체 메모리칩(410~440)의 제1 입출력 선택부(391)의 관통전극(161~162)의 연결은 도3에서와 같이 각각의 반도체 메모리칩(410~440)간에 제1 입출력 선택부(391)의 관통전극 번호별로 연결되어 있고, 최하위에 적층된 제1 반도체 메모리칩(410)의 제1 입출력 선택부(391)의 관통전극(161~162)은 외부장치와 연결되기 위한 데이터 입출력용 외부단자(TM1)에 각각 연결된다.
각각의 반도체 메모리칩(410~440)의 제1 선택신호 발생부(381)의 선택신호 발생회로(310)에 연결된 관통전극(341~344)의 연결은 도3에서와 같이 하위에 적층된 반도체 메모리칩의 관통전극(341, 342)이 상위에 적층된 반도체 메모리칩의 관통전극(343, 344)에 연결된다. 다만, 최하위에 적층된 반도체 메모리칩(410)의 제1 선택신호 발생부(381)의 관통전극들(343~344)은 외부장치와 연결되기 위한 선택신호 입력용 외부단자(TS1)와 각각 연결된다.
여기서, 반도체 메모리 장치(400)의 선택신호 입력용 외부단자(TS1~TS4)는 입력 선택신호(IS1, IS0)를 외부장치에서 입력받기 위한 것으로 도3과 마찬가지로 최하위에 적층된 반도체 메모리칩(410)의 관통전극(343~344)은 선택신호 입력용 외부단자(TS1~TS4)와 연결되지 않고, 전원 단에 연결되어 출력 선택신호(OS1, OS0)를 발생할 수 있음은 당연하다.
또한, 외부단자들(TM1~TM4, TS1~TS4)은 최상위에 적층된 반도체 메모리칩(440)에 연결될 수 있음은 당연하다.
이후, 적층형 반도체 메모리 장치(400)의 동작을 설명하면 다음과 같다.
먼저, 복수개의 반도체 메모리칩들(410~440) 각각에 있는 제1 선택신호 발생부(381)의 복수개의 ID 저장부(311)에는 같은 ID가 설정되어 있다. 이는 선택신호 발생회로(310)에서 출력되는 출력 선택신호(OS1, OS0)와 일치하는 ID가 입출력 선택부 별로 한 개만 되도록 하여 연결된 각각의 반도체 메모리칩들(410~440)의 복수개의 트랜스미션 게이트 블록(131) 중 한 개의 트랜스미션 게이트 블록(131)만 온(ON)되게 하기 위함이다.
여기서, 하나의 반도체 메모리칩(410)에 있는 복수개의 ID 저장부(311~314)는 같은 ID를 저장하고 있거나, 다른 ID를 저장하고 있어도 상관없다.
복수개의 반도체 메모리칩(410~440) 각각에 있는 ID 저장부(311)에는 동일한 ID가 설정되어 있고, 외부장치에서 인가되는 입력 선택신호(IS1, IS0)는 최하위에 적층된 반도체 메모리칩(410)의 선택신호 발생회로(310)에 연결된 관통전극(343~344)을 통하여 반도체 메모리칩(410)에 인가된다.
이후, 각각의 반도체 메모리칩(420~440)의 선택신호 발생회로(310)는 하위에 적층된 반도체 메모리칩의 관통전극(341~342)으로 출력되는 출력 선택신호(OS1, OS0)를 관통전극(343, 344)을 통하여 입력 선택신호(IS1, IS0)로 입력받고 출력 선택신호(OS1, OS0)를 발생하여 상위에 적층된 반도체 메모리칩과 연결된 관통전극(341, 342)으로 출력한다.
각각의 반도체 메모리 칩(410~440)의 선택신호 발생회로(310)의 동작으로 각각의 반도체 메모리칩(410~440)의 ID 비교회로(321)에 인가되는 출력 선택신호(OS1, OS0)는 모두 다르게 되고, 각각의 반도체 메모리칩(410~440)의 ID 저장부에 저장된 ID와 일치하는 입력 선택신호(OS1, OS0)는 각각의 반도체 메모리칩(410~440)의 선택신호 발생회로(310) 중 한 개의 반도체 메모리칩의 선택신호 발생회로(310)에서만 출력되게 된다.
각각의 반도체 메모리칩(410~440)의 ID 비교회로(321)는 ID 저장부(311)에 저장된 ID와 입력받은 출력 선택신호(OS1, OS0)를 비교하고, 저장된 ID와 입력받은 출력 선택신호(OS1, OS0)의 일치여부에 응답하여 비교신호(CSS)를 발생하여 트랜스미션 게이트 블록(131)을 온(ON)한다.
트랜스미션 게이트 블록(131)이 온(ON)된 반도체 메모리칩의 입출력부가 외부장치와 통신을 하게 된다.
여기서, 도3의 반도체 메모리 장치와 마찬가지로 외부장치가 입력 선택신호(IS1, IS0)를 변경하면서 적층된 다른 반도체 메모리칩을 선택하고, 선택된 반도체 메모리칩과 통신할 수 있음은 당연하다.
즉, 외부장치가 하나의 반도체 메모리칩(300)의 복수개의 입출력 선택 부(391~394)를 통하여 동시에 데이터를 송수신할 수 있으나, 적층된 각각의 반도체 메모리칩(410~440)간에 연결된 입출력 선택부(391~394) 별로 한 개의 입출력부만이 관통전극을 통하여 외부장치와 통신을 하게 된다. 통신할 입출력부는 외부장치에서 입력되는 입력 선택신호(IS1, IS0)에 응답하여 선택되게 된다.
예를 들어 동작을 설명하면, 각각의 반도체 메모리칩(410~440)의 ID 저장부(311)에는 ID가'11'로 저장되어 있고, 외부장치는 입력 선택신호(IS1, IS0)를 '0'과 '1'로 하여 반도체 메모리 장치(400)의 선택신호 입력용 외부단자(TS1)로 출력한다.
외부단자(TS1)와 연결된 최하위에 적층된 제1 반도체 메모리칩(410)의 선택신호 발생회로(310)는 입력 선택신호(IS1, IS0)를 입력받고, 출력 선택신호(OS1, OS0) '0'과'0'을 발생하고, ID 비교회로(321)와 인접한 제2 반도체 메모리칩(420)과 연결된 관통전극(341, 342)으로 출력한다.
ID 비교회로(321)는 출력 선택신호(OS1, OS0) '0'과'0'을 ID 저장부(311)에 저장된 ID '11'과 각각 비교하고, 출력 선택신호(OS1, OS0)와 저장된 ID가 일치하지 않으므로 비교신호(CSS)를 출력하지 않아 제1 반도체 메모리칩(410)의 트랜스미션 게이트 블록(131)은 오프(OFF)상태를 유지한다.
한편, 제2 반도체 메모리칩(420)의 선택신호 발생회로(310)는 입력 선택신호(IS1, IS0)로 '0'과 '0'을 입력받고, 출력 선택신호(OS1, OS0)로 '1'과'0'을 발생하고, ID 비교회로(321)와 인접한 제3 반도체 메모리칩(430)과 연결된 관통전극(341, 342)으로 출력한다.
제2 반도체 메모리칩(420)의 ID 비교회로(321)는 출력 선택신호(OS1, OS0)의 '1'과'0'을 ID 저장부(311)에 저장된 ID '11'과 각각 비교하고, 출력 선택신호(OS1, OS0)와 저장된 ID가 일치하지 않으므로 제3 반도체 메모리칩(420)의 트랜스미션 게이트 블록(131)은 ID 비교회로(321)에서 출력되는 비교신호(CSS)에 응답하여 오프(OFF)상태를 유지한다.
또한, 제3 반도체 메모리칩(430)의 선택신호 발생회로(310)는 입력 선택신호(IS1, IS0)로 '1'과 '0'을 입력받고, 출력 선택신호(OS1, OS0)로 '1'과'1'을 발생하고, ID 비교회로(321)와 인접한 제4 반도체 메모리칩(440)과 연결된 관통전극(341, 342)으로 출력한다.
제3 반도체 메모리칩(430)의 ID 비교회로(321)는 출력 선택신호(OS1, OS0)의 '1'과'1'을 ID 저장부(311)에 저장된 ID '11'과 각각 비교하고, 출력 선택신호(OS1, OS0)와 저장된 ID가 일치하므로 비교신호(CSS)를 출력하여 제3 반도체 메모리칩(430)의 트랜스미션 게이트 블록(131)을 온(ON)한다.
마지막 제4 반도체 메모리칩(440)의 트랜스미션 게이트 블록(131)은 상기와 같은 동작으로 오프(OFF)상태를 유지한다.
상기 예와 같이, 외부장치는 입력 선택신호(IS1, IS0)로 '0'과'0'을 출력하고, 반도체 메모리 장치(400)는 상기와 같은 동작을 하므로 외부장치는 반도체 메모리 장치(400)의 최하위에서 세 번째로 적층된 반도체 메모리칩(430)의 제1 입출력부(151)와 통신할 수 있다.
상기와 같은 동작으로 외부장치는 입력 선택신호(IS1, IS0)를 변경하여 출력 하므로 반도체 메모리 장치(400)에 적층된 다른 반도체 메모리칩(410, 420, 440)과 통신할 수 있음은 당연하다.
도 6은 본 발명의 제3 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타내는 도면으로서, 복수개의 입출력 선택부(591~594), 및 복수개의 선택신호 발생부(581~584)를 구비한다.
복수개의 입출력 선택부(591~594) 각각은 입출력부(151~154), 트랜스미션 게이트 블록(131~134), 및 복수개의 관통전극(161~168)을 구비하며, 복수개의 선택신호 발생부(581~584) 각각은 ID 디코딩회로(510~540), ID 비교회로(321~324), 및 ID 저장부(311~314)를 구비한다.
도4를 참조하여 도4의 반도체 메모리칩(500)의 구성과 동작을 설명하면 다음과 같다.
여기서, 도4와 동일한 구성 및 동작을 수행하는 구성요소는 도4와 동일한 번호를 부여하고 이에 대한 설명은 생략하기로 한다.
복수개의 ID 디코딩회로(510~540) 각각은 외부장치에서 인가되는 패킷 데이터를 각각의 관통전극(162, 164, 166, 168)을 통하여 입력받아 각각의 트랜스미션 게이트 블록(131~134)로 출력하고, 입력받은 패킷 데이터에 포함된 ID 데이터만을 디코딩하여 디코딩된 ID 데이터를 각각의 ID 비교회로(321~324)에 인가한다.
복수개의 ID 디코딩회로(510~540)에서 출력되는 ID는 도4의 반도체 메모리칩(300) 선택신호 발생회로(310~340)에서 출력되는 출력 선택신호(OS1, OS0)와 기능이 같은 것으로 ID 비교회로(321~324)에 입력되어 ID 저장부(311~314)에 저장된 ID와 비교되고, 트랜스미션 게이트 블록(131~134)을 온(ON)하는데 이용된다.
도 7은 본 발명의 제3 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면으로서, 복수개의 반도체 메모리칩(610~640)으로 구성되어 있으며, 도7의 적층형 반도체 메모리 장치(600)는 도6의 반도체 메모리칩(500)을 복수개 적층한 것이다.
여기서, 도7의 복수개의 반도체 메모리칩(610~640) 각각의 구성요소의 설명은 도6을 참조하기로 하고 설명은 생략하도록 한다.
도5 및 도6을 참조하여 도7의 적층형 반도체 메모리 장치의 연결구조 및 동작을 설명하면 다음과 같다.
여기서, 도7의 적층형 반도체 메모리 장치(600)의 연결 구조를 설명한 후, 동작을 설명하기로 하고, 먼저 연결 구조를 설명하면 다음과 같다.
도7의 적층형 반도체 메모리 장치(600)의 복수개의 입출력 선택부(591~594), 및 선택신호 발생부(581~584)는 구성요소와 동작이 모두 같기 때문에, 적층된 반도체 메모리칩들(610~640) 각각에 있는 제1 입출력 선택부(591), 및 제1 선택신호 발생부(581~584) 간의 연결 구조와 동작을 설명하므로 반도체 메모리칩들(610~640)의 제2 입출력 선택부(592)~ 제4 입출력 선택부(594) 및 제2 선택신호 발생부(582)~ 제4 선택신호 발생부(584) 각각의 연결 구조와 동작은 설명을 생략한다.
적층형 반도체 메모리 장치(600)의 반도체 메모리칩(610~640)간에 제1 입출력 선택부(591)의 연결은 도5와 마찬가지로 인접한 반도체 메모리칩과 복수개의 관통전극(161~168)과 범프를 이용하여 연결된다.
각각의 반도체 메모리칩(610~640)의 제1 입출력 선택부(591)의 관통전극(161~162)의 연결은 도5에서와 같이 각각의 반도체 메모리칩(610~640)간에 제1 입출력 선택부(591)의 관통전극 번호별로 연결되고, 최하위에 적층된 제1 반도체 메모리칩(610)의 제1 입출력 선택부(591)의 관통전극(161~162)은 외부장치와 연결되기 위한 데이터 입출력용 외부단자(TM1)에 각각 연결된다.
이후, 적층형 반도체 메모리 장치(600)의 동작을 설명하면 다음과 같다.
도7의 적층형 반도체 메모리 장치(600)는 도5에서처럼 외부에서 입력되는 별도의 선택신호(IS1, IS0)나 선택신호 발생회로(310~340)없이 외부장치와 연결된 복수개의 관통전극(161~162)을 통하여 ID 데이터가 포함된 패킷 데이터를 입력받는다.
여기서, ID 데이터는 도4의 출력 선택신호(OS1, OS0)와 같은 것으로 ID 저장부(311)의 설정된 ID와 비교하여 트랜스미션 게이트(131)를 온(ON)하는데 이용된다.
반도체 메모리 장치(600) 각각의 반도체 메모리칩(610~640)은 입력받은 패킷 데이터에 포함된 ID 데이터를 디코딩한다. 그리고 디코딩된 ID 데이터와 저장된 ID를 비교하여 일치여부에 따라 비교신호(CSS)를 출력하고, 비교신호(CSS)에 응답하여 트랜스미션 게이트 블록(131)이 온(ON)되므로 외부장치와 반도체 메모리칩(500)의 입출력부가 연결되어 통신한다.
즉, 외부장치가 하나의 반도체 메모리칩(600)의 복수개의 입출력 선택부(591~594)를 통하여 동시에 데이터를 송수신할 수 있으나, 적층된 각각의 반도체 메모리칩(610~640)간에 연결된 입출력 선택부(591~594) 별로 한 개의 입출력부만이 관통전극을 통하여 외부장치와 통신을 하게 된다. 통신할 입출력부는 외부장치에서 입력되는 패킷 데이터에 포함된 ID 데이터에 응답하여 선택되게 된다.
예를 들어 동작을 설명하면, 적층된 반도체 메모리칩(610~640) 각각 제1 선택신호 발생부(581)의 ID 저장부(311)에는 하위에 적층된 메로리칩(610)부터 각각'00', '10', '11', '01'이 설정되어 있고, 최하위에 적층된 제1 반도체 메모리칩(610)은 관통전극(161, 162)을 통하여 외부장치로부터 패킷 데이터를 수신한다. 외부장치로부터 수신되는 패킷 데이터에는 ID 데이터가 포함되어 있다.
외부장치로부터 수신된 패킷 데이터의 ID 데이터가 '11'이라면, 각각의 반도체 메모리칩(610~640)의 제1 선택신호 발생부(581)의 ID 디코딩회로(510)는 패킷 데이터를 입력받고, 패킷 데이터의 ID 데이터를 디코딩하여 '11'인 ID를 추출하고, 추출한 ID를 ID 비교회로(321)에 인가한다.
각각의 반도체 메모리칩(610~640)의 제1 선택신호 발생부(581)의 ID 비교회로(321)는 ID 디코딩회로(510)로부터 입력받은 ID와 ID 저장부(311)에 설정되어 있는 ID를 비교하여, 일치여부에 따라 비교신호(CSS)를 출력하여 트랜스미션 게이트 블록(131)을 온(ON)한다.
본 발명의 실시 예에서는 적층된 반도체 메모리칩(610~640) 각각 제1 선택신호 발생부(581)의 ID 저장부(311)에는 하위에 적층된 메모리칩(610)부터 각각'00', '10', '11', '01'이 설정되어 있으므로, ID 데이터와 일치하는 최하위에서 세 번째로 적층된 제3 반도체 메모리칩(630)의 트랜스미션 게이트 블록(131)이 온(ON)되 고, 제3 반도체 메모리칩(630)의 제1 입출력부(151)만이 외부장치와 통신한다.
여기서, 복수개의 반도체 메모리칩들(610~640) 각각에 있는 제1 선택신호 발생부(581)의 ID 저장부(311)에는 모두 다른 ID가 설정되어 있고, 이는 ID 디코딩회로(510)에서 출력되는 ID와 일치하는 ID 저장부(311)의 ID가 선택신호 발생부 별로 한 개만 되도록 하기 위함이다. ID 저장부(311)의 ID는 퓨즈로 설정할 수 있다.
외부장치는 반도체 메모리 장치(600)로 송신하는 패킷 데이터의 ID 데이터를 변화시킴으로 다른 반도체 메모리칩(610, 620, 640)을 선택하여 통신할 수 있다.
상기와 같이 본 발명의 적층형 반도체 메모리 장치는 한 개의 외부장치가 복수개의 입출력 단자를 구비하고, 적층형 반도체 메모리 장치와 통신하는 것을 예로 들었지만, 다수의 외부장치가 적층형 반도체 메모리 장치에 연결되어 통신할 수 있음은 당연하다.
따라서, 상기와 같이 본 발명의 적층형 반도체 메모리 장치는 기존 단층형 반도체 메모리칩을 적층할 때 관통 전극(TSV)에 맞추어 적층을 하면 되므로, 기존 단층형 반도체 메모리칩을 큰 설계 변경 및 추가 내역이 없이 복수개의 층으로 적층할 수 있어 반도체 메모리 장치의 집적도를 쉽게 확장할 수 있다. 또한, 외부장치는 반도체 메모리 장치에 연결된 입출력 단자 별로 반도체 메모리 장치에 적층된 복수개의 반도체 메모리칩을 선택하고 선택된 반도체 메모리칩과 통신하므로 입출력부와 선택신호를 이용하여 적층된 모든 반도체 메모리칩을 효율적으로 제어할 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기 술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 단층형 반도체 메모리 장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타낸 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면이다.
도 4는 본 발명의 제2 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타내는 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면이다.
도 6은 본 발명의 제3 실시 예에 따른 적층형 반도체 메모리 장치의 한 개의 반도체 메모리칩을 나타내는 도면이다.
도 7은 본 발명의 제3 실시 예에 따른 적층형 반도체 메모리 장치를 나타내는 도면이다.

Claims (16)

  1. 데이터를 입출력하는 복수개의 단자그룹; 및
    상기 복수개의 단자그룹에 공통 연결되는 적층된 복수개의 반도체 메모리칩을 구비하고,
    상기 복수개의 반도체 메모리칩 각각은,
    이전 단으로부터 입력 선택신호를 인가받아 제1 출력 선택신호를 발생하며, 상기 제1 출력 선택신호에 응답하여 상기 복수개의 단자그룹 중 선택된 단자그룹을 통해 상기 데이터를 입출력 하는 선택부를 구비하며,
    상기 복수개의 반도체 메모리칩 각각의 상기 선택부는 서로 다른 상기 제1 출력 선택신호를 발생하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 선택부는
    상기 입력 선택신호를 인가받아 상기 제1 출력 선택신호를 발생하는 선택신호 발생부; 및
    상기 복수개의 단자그룹의 각 그룹에 연결된 복수개의 입출력 선택부를 구비하고,
    상기 제1 출력 선택신호에 응답하여 상기 복수개의 입출력 선택부 중 선택된 입출력 선택부를 통하여 상기 데이터를 전송하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 복수개의 단자그룹은
    상기 복수개의 반도체 메모리칩을 관통하여 연결하는 복수개의 관통전극; 및
    상기 관통 전극과 전기적으로 연결되고, 상기 복수개의 반도체 메모리칩 사이의 간격을 형성하기 위한 복수개의 범프를 구비하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 복수개의 입출력 선택부는
    수신되는 상기 데이터를 병렬화하여 출력하는 리시버, 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부; 및
    상기 제1 출력 선택신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부와 상기 단자그룹을 연결하는 트랜스미션 게이트 블록을 구비하고,
    인접한 상기 반도체 메모리칩의 상기 복수개의 입출력 선택부 각각에 대응하여 상기 단자그룹을 통해 연결되는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 트랜스미션 게이트 블록은
    설정된 퓨즈에 의하여 턴 온 되는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  6. 제3항에 있어서, 상기 선택신호 발생부는
    상기 입력 선택신호를 인가받아 제2 출력 선택신호를 발생하여 출력하는 선택신호 발생회로; 및
    상기 제2 출력 선택신호를 입력받아 디코딩하고, 디코딩된 신호를 상기 제1 출력 선택신호로서 출력하는 디코더를 구비하여,
    상기 제1 출력 선택신호에 응답하여 상기 복수개의 입출력 선택부 중 하나의 입출력 선택부를 선택하며, 상기 복수개의 관통전극 및 상기 복수개의 범프를 통하여 외부장치와 연결되는 복수개의 선택신호 단자를 연결하거나 인접한 상기 반도체 메모리칩의 상기 선택신호 발생부와 연결하여, 하위에 적층된 상기 반도체 메모리칩의 상기 제2 출력 선택신호를 상기 입력 선택신호로 입력받고, 상기 제2 출력 선택신호를 상위에 적층된 상기 반도체 메모리칩의 상기 입력 선택신호로 출력하며, 최하위에 적층된 상기 반도체 메모리칩의 선택신호 발생회로는 상기 선택신호 단자를 통하여 상기 입력 선택신호를 입력받는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  7. 제3항에 있어서, 상기 복수개의 입출력 선택부는
    상기 선택신호 발생부를 각각 포함하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 복수개의 입출력 선택부 각각은
    수신되는 상기 데이터를 병렬화하여 출력하는 리시버, 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부; 및
    상기 제1 출력 선택신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부와 상기 단자그룹을 연결하는 트랜스미션 게이트 블록을 구비하고,
    인접한 상기 반도체 메모리칩의 상기 복수개의 입출력 선택부 각각에 대응하여 상기 단자그룹을 통해 연결되는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 선택신호 발생부는
    설정된 ID가 저장된 복수개의 ID 저장부;
    상기 입력 선택신호를 인가받아 제2 출력 선택신호를 발생하여 출력하는 선택신호 발생회로; 및
    상기 설정된 ID와 상기 제2 출력 선택신호를 비교하여 일치하면 비교신호를 발생하여 상기 제1 출력 선택신호로서 출력하고, 일치하지 않으면 상기 비교신호를 발생하지 않는 복수개의 ID 비교회로를 구비하고,
    상기 복수개의 관통전극 및 상기 복수개의 범프를 통하여 외부장치와 연결되는 복수개의 선택신호 단자를 연결하거나 인접한 상기 반도체 메모리칩의 상기 선택신호 발생부와 연결하여, 하위에 적층된 상기 반도체 메모리칩의 상기 제2 출력 선택신호를 상기 입력 선택신호로 입력받고, 상기 제2 출력 선택신호를 상위에 적층된 상기 반도체 메모리칩의 상기 입력 선택신호로 출력하며, 최하위에 적층된 상 기 반도체 메모리칩의 선택신호 발생회로는 상기 선택신호 단자를 통하여 상기 입력 선택신호를 입력받는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  10. 제6항 또는 제9항에 있어서, 상기 최하위에 적층된 상기 반도체 메모리칩의 선택신호 발생회로는
    상기 최하위 적층된 상기 반도체 메모리칩에 설정된 상기 입력 선택신호를 인가받는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  11. ID가 포함된 데이터를 입출력하는 복수개의 단자그룹; 및
    상기 복수개의 단자그룹에 공통 연결되는 적층된 복수개의 반도체 메모리칩을 구비하고,
    상기 복수개의 반도체 메모리칩 각각은,
    상기 데이터에서 상기 ID를 추출하며, 상기 추출한 ID와 저장된 ID를 비교하고 비교한 결과에 응답하여 비교신호를 발생하고, 상기 비교신호에 응답하여 상기 복수개의 단자그룹 중 선택된 단자그룹을 통해 상기 데이터를 입출력 하는 복수개의 선택부를 구비하며,
    상기 복수개의 반도체 메모리칩 각각의 상기 저장된 ID는 서로 다른 것을 특징으로 하는 적층형 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 복수개의 선택부 각각은
    상기 데이터에서 상기 ID를 추출하며, 상기 추출한 ID와 상기 저장된 ID를 비교하고 비교한 결과에 응답하여 비교신호를 발생하는 선택신호 발생부; 및
    상기 복수개의 단자그룹의 각 그룹에 연결된 복수개의 입출력 선택부를 구비하고,
    상기 비교신호에 응답하여 상기 복수개의 입출력 선택부 중 선택된 입출력 선택부를 통하여 상기 데이터를 전송하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  13. 제12항에 있어서, 상기 복수개의 단자그룹은
    상기 복수개의 반도체 메모리칩을 관통하여 연결하는 복수개의 관통전극; 및
    상기 관통전극과 전기적으로 연결되고, 상기 복수개의 반도체 메모리칩 사이의 간격을 형성하기 위한 복수개의 범프를 구비하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  14. 제13항에 있어서, 상기 복수개의 입출력 선택부 각각은
    수신되는 상기 데이터를 병렬화하여 출력하는 리시버, 및 입력되는 병렬데이터를 직렬화하여 출력하는 트랜스미터를 구비하는 입출력부;
    대응되는 인접한 상기 반도체 메모리칩의 상기 입출력 선택부 또는 외부장치와 연결되는 복수개의 단자그룹을 연결하는 복수개의 관통전극; 및
    상기 비교신호에 응답하여 선택적으로 턴 온 되어 상기 입출력부를 상기 복 수개의 관통전극과 연결하는 트랜스미션 게이트 블록을 구비하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  15. 제14항에 있어서, 상기 복수개의 선택신호 발생부 각각은
    입력되는 상기 데이터를 인가받아 디코딩하여 상기 ID를 추출하고, 추출된 상기 ID를 출력하는 복수개의 ID 디코딩회로;
    설정된 ID가 저장된 복수개의 ID 저장부; 및
    상기 추출된 ID와 설정된 ID를 비교하여 일치하면 비교신호를 출력하고, 일치하지 않으면 상기 비교신호를 출력하지 않는 복수개의 ID 비교회로를 구비하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
  16. 제15항에 있어서, 상기 ID 디코딩회로는
    상기 관통전극과 상기 트랜스미션 게이트 블록 사이에 연결되어, 상기 관통전극을 통하여 입력되는 상기 데이터를 상기 트랜스미션 게이트 블록으로 출력하며, 입력되는 상기 데이터를 디코딩하는 것을 특징으로 하는 적층형 반도체 메모리 장치.
KR1020080020056A 2008-03-04 2008-03-04 적층형 반도체 메모리 장치 KR20090095003A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080020056A KR20090095003A (ko) 2008-03-04 2008-03-04 적층형 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080020056A KR20090095003A (ko) 2008-03-04 2008-03-04 적층형 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20090095003A true KR20090095003A (ko) 2009-09-09

Family

ID=41295367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080020056A KR20090095003A (ko) 2008-03-04 2008-03-04 적층형 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20090095003A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386180A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路
KR101226270B1 (ko) * 2010-12-20 2013-01-25 에스케이하이닉스 주식회사 스택 패키지 및 스택 패키지의 칩 선택방법
US8829933B2 (en) 2009-12-28 2014-09-09 SK Hynix Inc. Semiconductor apparatus and probe test method thereof
US8866543B2 (en) 2012-11-22 2014-10-21 Soongsil University Research Consortium Techno-Park Integrated circuit having stack structure
KR20150018094A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용하는 반도체 시스템
KR20190036755A (ko) * 2017-09-28 2019-04-05 삼성전자주식회사 적층형 반도체 장치, 이를 포함하는 시스템 및 적층형 반도체 장치에서의 신호 전송 방법
EP3686890A1 (en) * 2012-08-21 2020-07-29 Micron Technology, INC. Apparatuses and methods involving accessing distributed subblocks of memory cells
EP3852110A1 (en) * 2010-02-11 2021-07-21 Micron Technology, INC. Memory dies, stacked memories, memory devices and methods

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829933B2 (en) 2009-12-28 2014-09-09 SK Hynix Inc. Semiconductor apparatus and probe test method thereof
EP3852110A1 (en) * 2010-02-11 2021-07-21 Micron Technology, INC. Memory dies, stacked memories, memory devices and methods
CN102386180A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路
KR101251916B1 (ko) * 2010-08-27 2013-04-08 에스케이하이닉스 주식회사 반도체 집적회로
KR101226270B1 (ko) * 2010-12-20 2013-01-25 에스케이하이닉스 주식회사 스택 패키지 및 스택 패키지의 칩 선택방법
US8810309B2 (en) 2010-12-20 2014-08-19 SK Hynix Inc. Stack package and method for selecting chip in stack package
EP3686890A1 (en) * 2012-08-21 2020-07-29 Micron Technology, INC. Apparatuses and methods involving accessing distributed subblocks of memory cells
US11282556B2 (en) 2012-08-21 2022-03-22 Micron Technology, Inc. Apparatuses and methods involving accessing distributed sub-blocks of memory cells
US8866543B2 (en) 2012-11-22 2014-10-21 Soongsil University Research Consortium Techno-Park Integrated circuit having stack structure
KR20150018094A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용하는 반도체 시스템
KR20190036755A (ko) * 2017-09-28 2019-04-05 삼성전자주식회사 적층형 반도체 장치, 이를 포함하는 시스템 및 적층형 반도체 장치에서의 신호 전송 방법

Similar Documents

Publication Publication Date Title
KR20090095003A (ko) 적층형 반도체 메모리 장치
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US7698470B2 (en) Integrated circuit, chip stack and data processing system
US7558096B2 (en) Stacked memory
US8243485B2 (en) Semiconductor apparatus and chip selection method thereof
JP4345705B2 (ja) メモリモジュール
US8223523B2 (en) Semiconductor apparatus and chip selection method thereof
US8441831B2 (en) Semiconductor integrated circuit having stacked semiconductor chips and vias therebetween
KR20190122875A (ko) 데이터 버스를 가진 반도체 레이어드 장치
US10615126B2 (en) Semiconductor apparatus and memory system
US8713349B2 (en) Semiconductor apparatus
US20210225413A1 (en) Bank and channel structure of stacked semiconductor device
US20120119357A1 (en) Semiconductor apparatus
US20140063990A1 (en) Multi-chip semiconductor apparatus
KR20130072066A (ko) 반도체 메모리 장치 및 그의 구동 방법
US20120154008A1 (en) Semiconductor apparatus
US8938570B2 (en) Semiconductor device and method of manufacturing the same
US20120049361A1 (en) Semiconductor integrated circuit
KR20140125487A (ko) 반도체 칩, 그 반도체 칩을 포함하는 반도체 집적회로, 그 반도체 집적회로를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동방법
US9343438B1 (en) Semiconductor apparatus having multiple channels
KR20160006542A (ko) 적층 반도체 장치
US9559677B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
US9600424B2 (en) Semiconductor chips, semiconductor chip packages including the same, and semiconductor systems including the same
KR102017314B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination