CN102543878A - 存储器的制造方法 - Google Patents

存储器的制造方法 Download PDF

Info

Publication number
CN102543878A
CN102543878A CN2010106210170A CN201010621017A CN102543878A CN 102543878 A CN102543878 A CN 102543878A CN 2010106210170 A CN2010106210170 A CN 2010106210170A CN 201010621017 A CN201010621017 A CN 201010621017A CN 102543878 A CN102543878 A CN 102543878A
Authority
CN
China
Prior art keywords
material layer
memory cell
memory
substrate
cell areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106210170A
Other languages
English (en)
Other versions
CN102543878B (zh
Inventor
蒋汝平
廖修汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201010621017.0A priority Critical patent/CN102543878B/zh
Publication of CN102543878A publication Critical patent/CN102543878A/zh
Application granted granted Critical
Publication of CN102543878B publication Critical patent/CN102543878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器的制造方法。该制造方法包括步骤:提供包括存储单元区与外围区的基底,基底上已形成具有间隙壁的多个栅极,且存储单元区的栅极之间具有多个开口。于存储单元区形成第一材料层,以覆盖栅极且填满开口。于基底上形成阻障层,以覆盖外围区的栅极以及存储单元区的第一材料层。于外围区的基底上形成第二材料层,以覆盖外围区的栅极上的阻障层。移除覆盖第一材料层的阻障层。移除部分第一材料层,以形成多个第二开口,第二开口位于存储单元区的栅极的顶部上。于第二开口中形成图案。移除第一材料层,以形成多个接触窗开口。于各接触窗开口中形成接触窗插塞。本发明可简化工艺且使存储器具有良好特性。

Description

存储器的制造方法
技术领域
本发明涉及一种存储器的制造方法。
背景技术
一般来说,随着存储器的尺寸逐渐缩小,为了克服愈来愈小的线宽以及防止接触窗发生对准失误(misalignment),会采用自行对准接触窗(self-alignedcontact,SAC)工艺。
在自行对准接触窗工艺中,栅极侧壁的间隙壁厚度会影响形成于栅极之间的接触窗的尺寸。然而,由于存储器元件包括存储单元区与外围区,而存储单元区与外围区的元件对于间隙壁厚度的要求不同,因此增加了工艺的复杂度。一般来说,会同时在存储单元区与外围区的栅极侧壁上形成第一层间隙壁,而后,为了形成外围区的源极与漏极区,通常会在外围区的栅极的第一层间隙壁上再形成第二层间隙壁。其中,为了工艺简便,会将第二层间隙壁材料同时填入存储单元区的栅极之间的开口,而在外围区的基底中形成源极与漏极区之后,再一并移除外围区的第二层间隙壁以及存储单元区的栅极之间的第二层间隙壁材料。
然而,由于存储单元区的栅极之间的开口具有较大的深宽比,因此要将栅极之间的第二层间隙壁材料移除干净是不容易的,且在移除过程中可能会伤害到存储单元区的第一层间隙壁。如此一来,导致第一层间隙壁无法为栅极提供良好的电性绝缘,以及影响后续利用第一层间隙壁所形成的接触窗的尺寸。此外,不佳的移除条件会对外围区的基底造成损伤,导致元件特性退化。
发明内容
本发明的目的在于提供一种存储器的制造方法,以简化步骤且使存储器具有良好的元件特性。
本发明提出一种存储器的制造方法。首先,提供一基底,基底包括一存储单元区与一外围区,基底上已形成有多个栅极,且各栅极的侧壁上具有一第一间隙壁,其中存储单元区的栅极之间具有多个第一开口。接着,于存储单元区的基底上形成一第一材料层,第一材料层覆盖存储单元区的栅极且填满第一开口。然后,于基底上形成一阻障层,以覆盖外围区的栅极以及存储单元区的第一材料层。接着,于外围区的基底上形成一第二材料层,以覆盖外围区的栅极上的阻障层。而后,移除覆盖第一材料层的阻障层。然后,移除部分第一材料层,以形成多个第二开口,各第二开口位于存储单元区的各栅极的顶部上。而后,于各第二开口中形成一第一图案。接着,移除剩余的第一材料层,以于存储单元区形成多个接触窗开口。然后,于各接触窗开口中形成一接触窗插塞,其中第一图案配置于接触窗插塞之间。
本发明的有益效果在于,基于上述,本发明的存储器的制造方法分别以第一材料层与第二材料层保护存储单元区与外围区的元件,因此在对外围区与存储单元区其中之一进行沉积与蚀刻等处理时,外围区与存储单元区中的其中另一不会受到伤害,使栅极侧壁上的间隙壁能保持完好的结构。如此一来,间隙壁能为栅极提供良好的电性绝缘,且能在两相邻间隙壁之间形成自我对准接触窗,使存储器具有良好的元件特性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1至图9是依照本发明的一实施例的一种存储器的制造方法流程剖面示意图。
其中,附图标记说明如下:
100:基底
102:存储单元区
104:外围区
110、120:栅极
110a:顶部
112、122、124:间隙壁
114、132:开口
126:源极与漏极区
130、150:材料层
134、135:接触窗开口
136、137:接触窗插塞
140:阻障层
150a:顶面
160:图案
具体实施方式
图1至图9是依照本发明的一实施例的一种存储器的制造方法的流程剖面示意图。
请参照图1,首先,提供基底100,基底100包括存储单元区102与外围区104,基底100上已形成有多个栅极110、120,且栅极110、120的侧壁上具有第一间隙壁112、122,其中存储单元区102的栅极110之间具有多个第一开口114。基底100例如是半导体基底,如N型或P型的硅基底、三五族半导体基底等。栅极110、120的材料例如是掺杂多晶硅,第一间隙壁112、122的材料例如是氮化硅。
请参照图2,接着,于基底100上形成第一材料层130,第一材料层130覆盖存储单元区102与外围区104,且第一材料层130填满开口114。第一材料层130例如是多晶硅层,其形成方法例如是化学气相沉积法。在本实施例中,此步骤还包括对第一材料层130进行诸如化学机械研磨工艺(chemicalmechanical polishing,CMP)等平坦化工艺。
请参照图3,然后,移除覆盖外围区104的第一材料层130,以暴露出外围区104。移除第一材料层130的方法例如是反应性离子蚀刻法(reactiveion etch,RIE)。
请参照图4,接着,于外围区104的栅极120的第一间隙壁122上形成第二间隙壁124。第二间隙壁124的形成方法例如是先以化学气相沉积法等方法于基底100上形成间隙壁材料层(图中未示出),之后再进行各向异性蚀刻工艺移除部分间隙壁材料层,以于第一间隙壁122上形成间隙壁结构。其中,第二间隙壁124的材料例如是氮化硅,移除部分间隙壁材料层以形成第二间隙壁124的方法例如是反应性离子蚀刻法。
然后,例如是以第二间隙壁124为掩膜,进行一植入工艺,以于外围区104的栅极120两侧形成源极与漏极区126。特别一提的是,于外围区104的栅极120两侧形成源极与漏极区126之后,可以移除或不移除第二间隙壁124,在本实施例中是以未移除第二间隙壁124为例。换言之,移除第二间隙壁124的步骤实际上是可选步骤。
特别一提的是,相较于公知技术在形成第二间隙壁时会同时将间隙壁材料填入存储单元区的栅极之间的开口,或者是在移除第二间隙壁时会同时移除开口中的间隙壁材料层,在本实施例中,由于第一材料层130会覆盖保护存储单元区102的栅极110与第一间隙壁112,因此第二间隙壁124的形成或移除工艺(包括沉积或蚀刻等工艺)都不会对存储单元区102的栅极110或第一间隙壁112造成伤害,使存储单元区102的第一间隙壁112能保持完好的结构。换言之,第一材料层130适用于保护存储单元区102免于受到外围区104所进行的任何处理工艺可能造成的破坏。
请参照图5,而后,于基底100上形成一阻障层140,以覆盖存储单元区102的第一材料层130以及外围区104的栅极120。在本实施例中,阻障层140例如是覆盖外围区104的栅极120、第一间隙壁122以及第二间隙壁124的表面以及存储单元区102的第一材料层130。
接着,于外围区104的基底100上形成一第二材料层150,以覆盖外围区104的栅极120上的阻障层140。在本实施例中,第二材料层150例如是包括硼酸硅玻璃或氧化硅,其形成方法例如是化学气相沉积法。在本实施例中,此步骤例如是先于基板100上形成全面覆盖外围区104与存储单元区102的一第二材料层,接着以第一材料层130上的阻障层140作为蚀刻终止层,对第二材料层进行平坦化工艺,使得第二材料层150的顶面150a与阻障层140的顶面约略相等且实质上位在同一平面上。其中,平坦化工艺例如是包括一化学机械研磨工艺。
一般来说,若是未于存储单元区102的第一材料层130上形成阻障层140,则在对第二材料层150进行平坦化工艺时,会以第一材料层130的顶部作为蚀刻终止层。如此一来,第二材料层150可能会发生蚀刻过度的问题,且可能导致第一材料层130有表面凹陷现象。然而,在本实施例中,由于存储单元区102的第一材料层130上覆盖有阻障层140,因此在对第二材料层150进行平坦化工艺时,能以第一材料层130上的阻障层140作为蚀刻终止层,且由于阻障层140通常具有较高的密度,因此能避免第二材料层150与第一材料层130发生上述问题。
请参照图6,接着,移除覆盖存储单元区102的第一材料层130的阻障层140。移除部分阻障层140的方法例如是干式蚀刻工艺。
然后,移除部分第一材料层130,以形成多个第二开口132。在本实施例中,移除部分第一材料层130的方法包括反应性离子蚀刻法。特别一提的是,在本实施例中,在形成第二开口132的步骤中,由于外围区104的区域已全被第二材料层150覆盖保护,因此在选择用以移除部分第一材料层130的蚀刻条件上无需顾及是否会伤害到外围区104,而能使用较佳的蚀刻条件来移除部分第一材料层130,以得到具有垂直轮廓(vertical profile)的第二开口132。举例来说,在蚀刻剂的选择上,无须考虑所使用的蚀刻剂对于第一材料层130与栅极120是否有高选择蚀刻比,而可仅就能获得具有较佳轮廓的开口的观点来进行选择。
请参照图7,而后,于各第二开口132中形成一第一图案160。第一图案160的材料例如是包括硼磷硅玻璃或氧化硅,以及其形成方法例如是化学气相沉积工艺。
请参照图8,接着,移除剩余的第一材料层130,以于存储单元区102形成多个接触窗开口134。移除第一材料层130的方法例如是干式蚀刻法或湿式蚀刻法。然后,移除位于外围区104的第二材料层150的一部分,以于外围区104形成接触窗开口135,其中接触窗开口135暴露源极与漏极区126。移除第二材料层150的方法例如是干式蚀刻法或湿式蚀刻法。
请参照图9,然后,于接触窗开口134、135中填入导体材料层,以于相邻两第一间隙壁112之间形成接触窗插塞136,以及于外围区104形成接触窗插塞137。接触窗插塞136、137的材料例如是钨、铜、铝或其他合适的金属。
在本实施例中,是先以第一材料层130保护存储单元区102,以利于对外围区104进行处理(诸如形成与移除第二间隙壁124),再以第一材料层130上的阻障层140作为形成第二材料层150的蚀刻终止层,以避免第二材料层150有蚀刻过度的问题以及第一材料层130有表面凹陷的现象。而后,在移除第一材料层130以形成第一图案160的工艺中,由于第二材料层150可以保护外围区104,使得第一图案160具有较佳的垂直轮廓。此外,由于存储单元区102的第一间隙壁112会被第一材料层130覆盖,因此第一间隙壁112不会受到外围区104的处理工艺(诸如第二间隙壁的形成与移除)的影响,而能为栅极110提供良好的电性绝缘,以及能在完好的第一间隙壁112结构之间形成接触窗插塞136。
综上所述,在本发明的存储器的制造方法中,分别以第一材料层与第二材料层保护存储单元区与外围区的元件,因此在对外围区与存储单元区其中之一进行沉积与蚀刻等处理时,外围区与存储单元区中的其中另一不会受到伤害,使栅极侧壁上的间隙壁能保持完好的结构。此外,在形成第二材料层时,由于第一材料层上已形成有阻障层,因此能保护第一材料层不会因第二材料层的平坦化工艺而发生凹陷等问题,有利于后续于第一材料层中形成定义出接触窗插塞的图案。特别是,在形成用以定义出接触窗插塞的图案的步骤中,由于外围区的栅极已被第二材料层覆盖保护,因此无需顾及是否会伤害到外围区的栅极与间隙壁的条件下选择较佳的蚀刻方式,以获得具有较佳轮廓的图案。如此一来,存储单元区与外围区的间隙壁皆具有完整的结构,因此能在两相邻间隙壁之间形成自我对准接触窗,使存储器具有良好的元件特性。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视的权利要求所界定者为准。

Claims (8)

1.一种存储器的制造方法,包括步骤:
提供一基底,该基底包括一存储单元区与一外围区,该基底上已形成有多个栅极,且各该栅极的侧壁上具有一第一间隙壁,其中该存储单元区的所述多个栅极之间具有多个第一开口;
于该存储单元区的该基底上形成一第一材料层,该第一材料层覆盖该存储单元区的所述多个栅极且填满所述多个第一开口;
于该基底上形成一阻障层,以覆盖该外围区的所述多个栅极以及该存储单元区的该第一材料层;
于该外围区的该基底上形成一第二材料层,以覆盖该外围区的所述多个栅极上的该阻障层;
移除覆盖该第一材料层的该阻障层;
移除部分该第一材料层,以形成多个第二开口,各该第二开口位于该存储单元区的各该栅极的顶部上;
于各该第二开口中形成一第一图案;
移除剩余的该第一材料层,以于该存储单元区形成多个接触窗开口;以及
于各该接触窗开口中形成一接触窗插塞,其中所述多个第一图案配置于所述多个接触窗插塞之间。
2.如权利要求1所述的存储器的制造方法,其特征在于,该制造方法还包括步骤:
于该外围区的各该栅极的该第一间隙壁上形成一第二间隙壁;以及
以所述多个第二间隙壁为掩膜,于该外围区的各该栅极两侧形成一源极与漏极区。
3.如权利要求2所述的存储器的制造方法,其特征在于,该阻障层更覆盖所述多个第二间隙壁。
4.如权利要求1所述的存储器的制造方法,其特征在于,该阻障层的材料包括氮化硅。
5.如权利要求1所述的存储器的制造方法,其特征在于,形成该第二材料层的步骤包括:
于该基底上形成全面覆盖的一第二材料层;以及
以该第一材料层上的该阻障层为一蚀刻终止层,对该第二材料层进行一平坦化工艺。
6.如权利要求1所述的存储器的制造方法,其特征在于,该第二材料层的材料包括硼酸硅玻璃或氧化硅。
7.如权利要求1所述的存储器的制造方法,其特征在于,该第一材料层包括多晶硅。
8.如权利要求1所述的存储器的制造方法,其特征在于,所述第一图案的材料包括硼磷硅玻璃或氧化硅。
CN201010621017.0A 2010-12-24 2010-12-24 存储器的制造方法 Active CN102543878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010621017.0A CN102543878B (zh) 2010-12-24 2010-12-24 存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010621017.0A CN102543878B (zh) 2010-12-24 2010-12-24 存储器的制造方法

Publications (2)

Publication Number Publication Date
CN102543878A true CN102543878A (zh) 2012-07-04
CN102543878B CN102543878B (zh) 2014-02-12

Family

ID=46350416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621017.0A Active CN102543878B (zh) 2010-12-24 2010-12-24 存储器的制造方法

Country Status (1)

Country Link
CN (1) CN102543878B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716084A (zh) * 2013-12-12 2015-06-17 华邦电子股份有限公司 半导体元件的制造方法
DE102017120886A1 (de) * 2017-08-01 2019-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10263004B2 (en) 2017-08-01 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455362B1 (en) * 2000-08-22 2002-09-24 Micron Technology, Inc. Double LDD devices for improved dram refresh
TW511249B (en) * 2000-09-18 2002-11-21 Samsung Electronics Co Ltd Semiconductor memory device and method for manufacturing the same
US20040185671A1 (en) * 2003-03-21 2004-09-23 Seong-Wook Lee Method for fabricating semiconductor device
CN1855433A (zh) * 2005-04-21 2006-11-01 旺宏电子股份有限公司 记忆体的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455362B1 (en) * 2000-08-22 2002-09-24 Micron Technology, Inc. Double LDD devices for improved dram refresh
TW511249B (en) * 2000-09-18 2002-11-21 Samsung Electronics Co Ltd Semiconductor memory device and method for manufacturing the same
US20040185671A1 (en) * 2003-03-21 2004-09-23 Seong-Wook Lee Method for fabricating semiconductor device
CN1855433A (zh) * 2005-04-21 2006-11-01 旺宏电子股份有限公司 记忆体的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716084A (zh) * 2013-12-12 2015-06-17 华邦电子股份有限公司 半导体元件的制造方法
CN104716084B (zh) * 2013-12-12 2017-10-27 华邦电子股份有限公司 半导体元件的制造方法
DE102017120886A1 (de) * 2017-08-01 2019-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10263004B2 (en) 2017-08-01 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing
US10629605B2 (en) 2017-08-01 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing
US11075212B2 (en) 2017-08-01 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
DE102017120886B4 (de) 2017-08-01 2022-03-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter Chip umfassend Gatestrukturen mit Seitenwandspacer und Herstellungsverfahren
US11903192B2 (en) 2017-08-01 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing

Also Published As

Publication number Publication date
CN102543878B (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN102347331B (zh) 半导体器件及其制造方法
CN102610612B (zh) 垂直沟道晶体管阵列及其制造方法
CN102339830A (zh) 半导体器件及其制造方法
CN102646679B (zh) 半导体器件及其制造方法
JP2009239285A (ja) 半導体素子の垂直チャネルトランジスタ及びその形成方法
CN102569248B (zh) 具有掩埋栅的半导体器件及其制造方法
US7741178B2 (en) Method for fabricating vertical channel transistor in semiconductor device
CN101930967B (zh) 半导体器件及其制造方法
CN102543878B (zh) 存储器的制造方法
CN102130062B (zh) 存储器的制造方法
KR101205067B1 (ko) 반도체 소자의 형성방법
JP2015005703A (ja) 半導体装置及びその製造方法
TWI435416B (zh) 記憶體的製造方法
CN107731730B (zh) 半导体结构的形成方法
CN104377160A (zh) 金属内连线结构及其工艺
CN101826465B (zh) 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
CN104681497A (zh) 存储器的制造方法
KR20100111468A (ko) 반도체 소자의 제조방법
CN101211919A (zh) 半导体器件
US20130119545A1 (en) Semiconductor device and method for forming the same
CN102903622A (zh) 存储器的制造方法
CN100394552C (zh) 接触窗开口的形成方法与半导体元件的制造方法
CN100421218C (zh) 具有自行对准接触窗的半导体元件及其制造方法
CN102842580A (zh) 动态随机存取存储器及其制造方法
KR102253144B1 (ko) 반도체 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant