CN102479808B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102479808B
CN102479808B CN201110380604.XA CN201110380604A CN102479808B CN 102479808 B CN102479808 B CN 102479808B CN 201110380604 A CN201110380604 A CN 201110380604A CN 102479808 B CN102479808 B CN 102479808B
Authority
CN
China
Prior art keywords
substrate
electrode
semiconductor device
ledge
support section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110380604.XA
Other languages
English (en)
Other versions
CN102479808A (zh
Inventor
皮在贤
李宜珩
崔朱逸
金晶焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102479808A publication Critical patent/CN102479808A/zh
Application granted granted Critical
Publication of CN102479808B publication Critical patent/CN102479808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了半导体器件及其制造方法。根据本发明构思的半导体器件可以包括衬底，该衬底具有带有电路图案的上表面、与所述上表面相对的下表面和穿过所述衬底的穿透电极。所述穿透电极可以包括从所述下表面突出的突出部分。所述衬底可以包括支撑部分，该支撑部分从所述下表面朝向所述突出部分延伸以围绕所述突出部分的周向侧面。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体，具体而言，涉及具有穿透电极的半导体器件及其制造方法。
背景技术
随着向小型化、轻便型、高速和大容量电子产品的趋势前进，在电子产品中使用的半导体器件的未来发展方向也随之改变。这种改变的基本方向是符合电子产品的未来发展方向的。最近，半导体器件的技术已经得到积极发展，以通过堆叠多个半导体芯片而在单个半导体器件中包括多个半导体芯片。半导体封装技术适于显著地减小半导体封装件所占据的面积、制造大容量的存储器、以及将各种半导体器件的功能集成在诸如系统级封装件(SIP)之类的一个器件中。
堆叠半导体芯片的方法可以包括通过对半导体芯片单独地执行再分配工艺来改变该半导体芯片的上部结构、或者在半导体芯片中形成穿透电极。利用穿透电极的半导体封装件具有能够制造高性能、高密度和超薄型半导体产品的优点。
发明内容
本发明的目的在于提供具有穿透电极的半导体器件及其制造方法。本发明的另一个目的在于提供通过防止穿透电极损坏而具有优良的机械和电气特性的半导体器件及其制造方法。
本发明构思的实施例可以提供一种半导体器件，该半导体器件包括：衬底，其具有上表面和与上表面相对的下表面；以及穿过所述衬底的穿透电极。所述穿透电极可以包括从所述下表面突出的突出部分，并且所述衬底可以包括支撑部分，该支撑部分从所述下表面向所述突出部分延伸以围绕所述突出部分的周向侧面。
在一些实施例中，所述支撑部分的高度可以小于所述突出部分的突出高度。
在其他实施例中，所述支撑部分的高度大于所述突出部分的突出高度的约1/2，并且可以至少围绕所述突出部分的约1/2。
在其他实施例中，随着与所述突出部分的横向距离的增大，所述支撑部分可以具有下行斜面。
在其他实施例中，所述支撑部分具有圆锥形状，该圆锥形状具有从所述下表面朝向所述突出部分的上行斜面，并且可以沿着圆锥形状的支撑部分的中心轴线布置穿透电极。
在其他实施例中，所述支撑部分可以具有直角三角形截面，该直角三角形截面的高度小于所述突出部分的突出高度，并且其底边长度大于所述高度。
在又一些实施例中，所述支撑部分的底边长度可以是所述支撑部分的高度的至少两倍。
在又一些实施例中，所述支撑部分可以由与所述衬底相同的材料构成。
在又一些实施例中，所述半导体器件还可以包括：绝缘层，其布置在所述穿透电极的侧面上，以使所述穿透电极与所述衬底电绝缘；以及保护层，其覆盖所述突出部分的侧面和所述衬底的下表面。
在又一些实施例中，所述穿透电极还包括从所述上表面突出的上部突出部分，并且所述衬底还包括上部支撑部分，该上部支撑部分从所述上表面朝向所述上部突出部分延伸以围绕所述上部突出部分的侧面。
在本发明构思的再一些实施例中，一种制造半导体器件的方法可以包括步骤：提供衬底，该衬底包括上表面、与所述上表面相对的下表面、以及通过所述上表面和下表面暴露的穿透电极；使所述衬底的下表面凹进，以形成比所述下表面更接近所述上表面的凹进的下表面；以及形成覆盖所述凹进的下表面的保护层。形成凹进的下表面的步骤可以包括形成支撑部分，该支撑部分与从所述凹进的下表面突出的穿透电极的突出部分邻接。
在再一些实施例中，形成支撑部分的步骤可以包括步骤：使所述穿透电极从所述凹进的下表面突出；以及形成所述支撑部分，所述支撑部分具有从所述凹进的下表面朝向所述穿透电极的突出部分的上行斜面并且围绕所述穿透电极的突出部分的周向侧面。
在再一些实施例中，所述支撑部分包括圆锥形状的支撑部分，该圆锥形状的支撑部分以上行斜面的方式从所述凹进的下表面开始延伸而形成具有大于约1/2的所述突出部分的突出高度的高度。
在再一些实施例中，所述支撑部分的底边长度可以为所述支撑部分的高度的至少两倍。
在一些实施例中，使衬底的下表面凹进的步骤可以包括使用浆料对所述下表面进行化学机械抛光，所述浆料包括水、二氧化硅和胺类化合物。
在其他实施例中，形成保护层的步骤可以包括：形成覆盖所述穿透电极的突出部分和所述凹进的下表面的绝缘层；以及选择性地去除所述绝缘层，以形成暴露所述穿透电极的突出部分的保护层。
在其他实施例中，所述绝缘层可以包括在所述支撑部分上形成的折叠部分，并且构成所述折叠部分的绝缘层的水平分量和垂直分量之间的折叠角可以约为90°或更大。
在其他实施例中，提供衬底的步骤可以包括：提供裸衬底，该裸衬底具有大于所述衬底的厚度并且包括第一表面和与第一表面相对的第二表面；选择性地蚀刻所述裸衬底，以形成从第一表面朝向第二表面延伸的孔；在孔中形成所述穿透电极；以及研磨第二表面以形成暴露所述穿透电极的两端的衬底。
在其他实施例中，所述方法还可以包括通过使所述衬底的上表面凹进来形成比所述上表面更接近所述下表面的凹进的上表面。形成凹进的上表面的步骤可以包括形成第二支撑部分，该第二支撑部分围绕从所述凹进的上表面突出的穿透电极的第二突出部分的周向侧面。
在再一些实施例中，所述衬底可以包括晶圆级衬底，所述方法还可以包括步骤：将多个半导体芯片安装在所述晶圆级衬底上；以及形成对多个半导体芯片进行模塑的晶圆级模塑层。
在再一些实施例中，所述方法还可以包括在所述多个半导体芯片和所述晶圆级衬底之间形成底部填充层的步骤。
在再一些实施例中，所述方法还可以包括步骤：将所述晶圆级衬底分割成多个芯片级衬底；以及形成具有安装在芯片级衬底上的半导体芯片的半导体封装件。
在再一些实施例中，所述方法还可以包括步骤：通过将粘合层置于所述衬底和载体之间而将所述衬底附着至所述载体；以及在分割成所述多个芯片级衬底之前或者之后去除所述载体。
在再一些实施例中，所述方法还可以包括步骤：在所述衬底的上表面上形成连接至所述穿透电极的上部端子；以及在所述衬底的下表面上形成连接至所述穿透电极的下部端子。
在再一些实施例中，所述方法还可以包括在上部端子和下部端子中的至少任意一个与所述穿透电极之间形成再分配互连。
在本发明构思的再一些实施例中，一种制造半导体器件的方法可以包括：提供裸衬底，该裸衬底包括上表面、第一下表面、以及通过所述上表面暴露而不通过第一下表面暴露的穿透电极；研磨第一下表面，以形成衬底，该衬底具有比第一下表面更接近所述上表面并且暴露所述穿透电极的第二下表面；使第二下表面凹进，以形成比第二下表面更接近所述上表面的第三下表面；以及形成覆盖第三下表面的保护层。形成第三下表面的步骤可以包括步骤：使所述穿透电极的一部分从第三下表面突出；以及形成支撑部分，该支撑部分具有朝向从第三下表面突出的穿透电极的突出部分的上行斜面并且围绕所述穿透电极的突出部分的周向侧面。
在再一些实施例中，所述方法还可以包括通过在载体和所述裸衬底之间布置粘合层来将所述载体附着在所述裸衬底上的步骤。所述载体可以面向所述裸衬底的上表面。
根据本发明构思，通过适当控制化学机械抛光工艺来形成围绕穿透电极的突出部分的尾部，能够消除工艺期间穿透电极的破坏现象或使其最小化。因此，能够提高半导体器件的产量，并且能够制造具有改进的机械和电气特性的半导体器件。
附图说明
图1A是示出根据本发明构思的一个实施例的半导体器件的截面图。
图1B是示出图1A的一部分的放大视图。
图2A是示出根据本发明构思的一个实施例的半导体器件的截面图。
图2B是示出图2A的一部分的放大视图。
图3A是示出包括了根据本发明构思的一个实施例的半导体器件的半导体封装件的截面图。
图3B是示出图3A的一部分的放大视图。
图4A至图4C是示出包括了根据本发明构思的一个实施例的多个半导体器件的半导体封装件的截面图。
图5A至图5K示出了根据本发明构思的一个实施例的制造半导体器件的方法，其中图5F是透视图，而其他的图是截面图。
图5E是示出图5D的一部分的放大视图。
图5H是示出图5G的一部分的放大视图。
图6A和图6B是示出根据本发明构思的一个实施例的制造半导体器件的方法中的多个部分的放大视图。
图7A和图7B是示出根据本发明构思的一个实施例的制造半导体器件的方法中的多个部分的放大视图。
图8A和图8B是示出根据本发明构思的一个实施例的制造半导体器件的方法中的多个部分的放大视图。
图9A至图9C是示出根据本发明构思的一个实施例的制造半导体器件的方法的截面图，并且图9C是示出图9B的一部分的放大视图。
图10A至图10D是示出根据本发明构思的一个实施例的制造半导体器件的方法的截面图。
图11A是示出根据本发明构思的一个实施例的半导体器件的截面图。
图11B是示出图11A的一部分的放大视图。
图12A是示出根据本发明构思的一个实施例的半导体器件的截面图。
图12B是示出图12A的一部分的放大视图。
图13A至图13K是示出制造包括了根据本发明构思的一个实施例的半导体器件的半导体封装件的方法的截面图，其中图13E和图13G分别是示出图13D和图13F的一部分的放大视图。
图14A至图14C是示出制造包括了根据本发明构思的一个实施例的半导体器件的半导体封装件的方法的截面图。
图15A是示出包括了根据本发明构思的一个实施例的半导体器件的存储卡的框图。
图15B是示出应用根据本发明构思的各种实施例的半导体器件的信息处理系统的框图。
具体实施方式
在下文中，将参照附图详细地描述根据本发明构思的半导体器件及其制造方法。
参照附图，通过优选实施例的详细说明以及各项权利要求将使本发明相对于相关技术的优点变得清楚。具体而言，本发明在各项权利要求中被很好地指出并且被清楚地要求。然而，参照附图，通过参考以下优选实施例的详细说明可以更好地理解本发明。在附图中，相同的参考标号始终表示相同的元素。
<器件实施例1>
图1A是示出根据本发明构思的一个实施例的半导体器件的截面图。图1B是示出图1A的一部分的放大视图。
参照图1A和图1B，半导体器件100可以是包括穿过衬底101的多个穿透电极110的半导体芯片。衬底101具有上表面101a和与上表面101a相对的下表面101d。穿透电极110的两端可以分别通过上表面101a和下表面101d暴露。上表面101a可以是在其上形成有电路图案105的有源表面。电路图案105可以是存储器电路、非存储器电路或者它们的组合。穿透电极110可以包括从下表面101d突出的突出部分110p。作为另一个示例，穿透电极110可以从上表面101a突出。半导体器件100还可以包括电连接至穿透电极110的金属互连112、覆盖上表面101a和下表面101d的保护层142和132、以及围绕穿透电极110侧面而使该穿透电极110与衬底101绝缘的绝缘层103。上表面101a上的保护层142可以暴露金属互连112，并且下表面101d上的保护层132可以暴露穿透电极110的突出部分110p。穿透电极110可以电连接至电路图案105而被用作电信号路径或者也可以不电连接至电路图案105。
根据本实施例，下表面101d可以具有平坦表面101f和倾斜表面101s，并且倾斜表面101s可以具有从平坦表面101f朝向穿透电极110的上行斜面。衬底101可以包括从下表面101d的平坦表面101f斜向突出的尾部120。可以通过倾斜表面101s来限定尾部120。例如，尾部120可以为圆锥形，其中沿中心轴线布置穿透电极110。尾部120围绕穿透电极110的突出部分110p并且可以支撑穿透电极110，使得在向穿透电极110施加应力时，穿透电极110不会倒下。尾部120可以由与衬底101相同的材料形成，例如硅(Si)。
<器件实施例2>
图2A是示出根据本发明构思的一个实施例的半导体器件的截面图。图2B是示出图2A的一部分的放大视图。
参照图2A和图2B，类似于图1A和图1B的半导体器件100，半导体器件100a可以包括衬底101，其中在该衬底101的下表面101d上包括尾部120并且在该衬底101中形成穿透电极110。根据本实施例，上表面101a可以与下表面101d相同或者类似地包括平坦表面101f’和倾斜表面101s’，并且倾斜表面101s’可以限定围绕穿透电极110的尾部150。与尾部120相同或类似，尾部150可以为圆锥形，其中沿中心轴线布置穿透电极110。根据本实施例，穿透电极110的两端可以从上表面101a和下表面101d突出，并且穿透电极110的突出部分可以被尾部120和150围绕。除了上述描述以外，半导体器件100a可以具有与器件实施例1的半导体器件100相同或类似的构造。
<半导体封装件的示例>
图3A是示出包括了根据本发明构思的一个实施例的半导体器件的半导体封装件的截面图。图3B是示出图3A的一部分的放大视图。
参照图3A，半导体封装件1可以包括封装件衬底50以及安装在该封装件衬底50上的一个或多个半导体器件100。可以与图1A和图1B所示的半导体器件100相同或类似地构造半导体器件100。封装件衬底50可以是在其内部形成有互连线路52的印刷电路板(PCB)。可以以下表面101d面对封装件衬底50的状态来安装半导体器件100，并且半导体器件100可以通过穿透电极110电连接至封装件衬底50。例如，可以通过将穿透电极110直接连接至互连线路52或者通过在穿透电极110和互连线路52之间进一步布置连接部分60来实现半导体器件100和封装件衬底50之间的电连接。还可以包括连接至互连线路52的焊球54，焊球54将半导体封装件1连接至外部器件。
参照图3B，连接部分60可以包括金属凸块62，其围绕穿透电极110的突出部分110p。连接部分60还可以包括设置在金属凸块62上的焊料64。焊料64可以进一步增大金属凸块62和互连线路52之间的粘合强度。
<多芯片封装件的示例>
图4A至图4C是示出包括了根据本发明构思的一个实施例的多个半导体器件的半导体封装件的截面图。
参照图4A，半导体封装件2可以包括封装件衬底50以及在其上安装的半导体器件100、200和300。半导体器件100至300可以是彼此不同类型的器件。例如，半导体器件100至300中的任意一个可以是用于通信的半导体器件，另一个可以是存储器件，而剩下的一个可以是另一个存储器件或者非存储器件。
可以与图1A和图1B所示的半导体器件相同或类似地构造半导体器件100至300中的至少任意一个，例如半导体器件100。通过连接部分60将穿透电极110连接至互连线路52，由此将半导体器件100电连接至封装件衬底50。半导体器件200可以包括电连接至电路图案205的穿透电极210。例如，半导体器件200可以通过倒装片焊接方法电连接至半导体器件100。因此，通过连接部分70(其连接至穿透电极210)连接至金属互连112，半导体器件200可以电连接至半导体器件100。半导体器件300可以包括电连接至电路图案305的焊盘307。例如，通过在半导体器件300和半导体器件200之间布置绝缘粘合层80可以将半导体器件300安装在半导体器件200上，并且连接至焊盘307的焊线310可以连接至互连线路52。因此，半导体器件300可以不直接连接至其他半导体器件100和200，而是通过焊线310电连接至封装件衬底50。
半导体封装件2可以电连接至第一电子器件90和第二电子器件92中的至少任意一个。例如，半导体器件100至300可以电连接至第一电子器件90和第二电子器件92中的任意一个。作为另一个示例，半导体器件100至300中的一些可以电连接至第一电子器件90，而另一些可以电连接至第二电子器件92。
作为后者的示例，彼此电连接的半导体器件100和200通过连接部分60可以电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球54电连接至第一电子器件90或者在没有焊球54介质的情况下直接电连接至第一电子器件90(以虚线标记)。半导体器件300可以通过焊线310电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球56电连接至第二电子器件92或者在没有焊球56介质的情况下直接电连接至第二电子器件92(以实线标记)。第一电子器件90可以具有不同于第二电子器件92的功能。作为一个示例，第一电子器件90可以具有图像显示功能，而第二电子器件92可以具有通信功能。因此，封装有不同类型的半导体器件100至300的半导体封装件2可以是多功能的。
参照图4B，半导体封装件3可以包括封装件衬底50以及安装在封装件衬底50上的半导体器件200、100和400。半导体器件200、100和400可以是彼此类型不同的器件。例如，半导体器件200、100和400中的任意一个可以是用于通信的半导体器件，另一个可以是存储器件，而剩下的一个可以是另一个存储器件或者非存储器件。
可以与图1A和图1B所示的半导体器件相同或类似地构造半导体器件200、100和400中的至少任意一个，例如半导体器件100。在半导体器件100中，穿透电极110x和110y中的一个或多个穿透电极110x可以是不电连接至电路图案105的伪电极，而其他穿透电极110y可以是电连接至电路图案105的电极。
半导体器件200可以包括电连接至电路图案205的穿透电极210x和210y，并且半导体器件200可以通过倒装片焊接方法电连接至封装件衬底50。例如，半导体器件200可以面朝下地安装在封装件衬底50上，并且穿透电极210x和210y可以通过连接部分70电连接至封装件衬底50中的互连线路52或者在没有连接部分70的情况下直接电连接至封装件衬底50中的互连线路52。半导体器件100可以安装在半导体器件200上，并且可以通过穿透电极110y、穿透电极210x和210y在有连接部分60的介质的情况下电连接至半导体器件200或者在没有连接部分60的情况下直接电连接至半导体器件200。
半导体器件400可以包括电连接至电路图案405的穿透电极410，并且可以通过倒装片焊接方法安装在半导体器件100上。例如，半导体器件400可以面朝下地安装在半导体器件100上，并且穿透电极410可以通过连接部分40连接至伪穿透电极110x或者在没有连接部分40的情况下直接连接至伪穿透电极110x。
伪穿透电极110x可以通过在穿透电极410和穿透电极210x之间提供用于传输电信号的路径而将半导体器件400电连接至半导体器件200。根据本实施例，半导体器件400可以不电连接至半导体器件100，而是半导体器件400可以电连接至半导体器件200。半导体器件100可以电连接至半导体器件200，并且半导体器件200可以电连接至半导体器件100和半导体器件400。
在本文中，“不电连接至”的含义表示在半导体器件之间“不连接成交换数据信号”，而不是表示“电绝缘”。换句话说，“半导体器件400可以不电连接至半导体器件100并且可以电连接至半导体器件200”的含义可以被解释为包括以下含义“半导体器件400可以与半导体器件100不交换数据信号，但是由于半导体器件100的伪穿透电极110x可以设置为用于在穿透电极410和穿透电极210x之间传输电信号的路径，因此半导体器件400可以通过伪穿透电极110x与半导体器件200交换数据信号”。上述描述与图4C中的相同。
半导体器件200、100和400可以电连接至彼此不同的电子器件90和92。例如，彼此间电连接的半导体器件100和200可以通过连接部分70电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球54电连接至第一电子器件90或者在没有焊球54的情况下直接电连接至第一电子器件90(以虚线标记)。彼此间电连接的半导体器件200和400可以通过连接部分70电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球56电连接至第二电子器件92或者在没有焊球56介质的情况下直接电连接至第二电子器件92(以实线标记)。
第一电子器件90可以具有与第二电子器件92不同的功能，例如第一电子器件90可以具有图像显示功能而第二电子器件92可以具有通信功能。因此，封装有彼此不同类型的半导体器件100、200和400的半导体封装件3可以是多功能的。
作为另一个示例，在半导体器件200中，连接至伪穿透电极110x的穿透电极210x可以是伪电极，该伪电极不电连接至电路图案205，而其他穿透电极210y可以是电连接至电路图案205的电极。根据本实施例，半导体器件400可以不电连接至半导体器件100和半导体器件200。半导体器件100和半导体器件200可以通过彼此间连接的穿透电极110y和穿透电极210y而彼此电连接。
参照图4C，半导体封装件4可以包括安装在封装件衬底50上的彼此不同类型的半导体器件100、200和400。例如，半导体器件100、200和400中的任意一个可以是用于通信的半导体器件，另一个可以是存储器件，而剩下的一个可以是另一个存储器件或者非存储器件。
半导体器件100可以具有与图1A和图1B所示的半导体器件相同或类似的构造。半导体器件100可以包括电连接至电路图案105的穿透电极110y和不电连接至电路图案105的伪穿透电极110x。半导体器件100可以包括通孔中间结构，该通孔中间结构包括在形成金属互连112之前和在形成电路图案105之后形成的穿透电极110x和110y。例如，可以在衬底101上形成覆盖电路图案105的保护层142，然后可以形成穿过衬底101和保护层142的穿透电极110x和110y。随后，可以在保护层142上形成连接至穿透电极110x和110y的金属互连112、以及对金属互连112进行绝缘的绝缘层145。半导体器件100以通过倒装片焊接方法被安装在半导体器件200上，并且可以通过连接至金属互连112的连接部分65电连接至半导体器件200。
半导体器件200可以包括电连接至电路图案205的穿透电极210x和210y，并且可以通过倒装片焊接方法电连接至封装件衬底50。例如，半导体器件200可以面朝下地安装在封装件衬底50上。穿透电极210x和210y可以直接连接至互连线路52或者通过连接部分70连接至互连线路52，从而半导体器件200可以电连接至封装件衬底50。半导体器件200的穿透电极210x和210y可以连接至半导体器件100的穿透电极110x和110y。
半导体器件400可以包括电连接至电路图案405的穿透电极410，并且可以通过倒装片焊接方法安装在半导体器件100上。例如，半导体器件400可以经由连接部分40连接至伪穿透电极110x或者在没有连接部分40介质的情况下直接连接至伪穿透电极110x。
根据上述示例，由于伪穿透电极110x被设置为用于在穿透电极410和穿透电极210x之间传输电信号的路径，因此半导体器件400可以不电连接至半导体器件100，而可以电连接至半导体器件200。穿透电极110y可以连接至穿透电极210y，从而半导体器件100可以电连接至半导体器件200。
半导体器件100、200和400可以电连接至彼此不同的电子器件90和92。例如，彼此电连接的半导体器件100和200可以通过连接部分70电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球54电连接至第一电子器件90(其具有例如图像显示功能)或者在没有焊球54介质的情况下电连接至第一电子器件90(以虚线标记)。彼此电连接的半导体器件200和400可以通过连接部分70电连接至封装件衬底50，并且可以通过附着在封装件衬底50上的一个或多个焊球56电连接至第二电子器件92(其具有例如通信功能)或者在没有焊球56介质的情况下直接电连接至第二电子器件92(以实线标记)。
作为另一个示例，在半导体器件200中，连接至伪穿透电极110x的穿透电极210x可以是不电连接至电路图案205的伪穿透电极，而其他穿透电极210y可以是电连接至电路图案205的电极。根据本实施例，半导体器件400可以不电连接至半导体器件100和200，而可以电连接至封装件衬底50。
<方法实施例1>
图5A至图5K示出了根据本发明构思的一个实施例的制造半导体器件的方法，其中图5F是透视图而其他的图是截面图。图5E和图5H分别是示出了图5D和图5G的一部分的放大视图。
参照图5A，可以提供裸衬底104。裸衬底104可以具有上表面101a和与上表面101a相对的第一下表面101b。裸衬底104可以是硅晶圆或者绝缘体上硅(SOI)衬底。裸衬底104可以是被分成单独芯片的芯片级衬底或者未被划分的晶圆级衬底。裸衬底104的上表面101a可以是在其上形成有电路图案105的有源表面。电路图案105可以包括存储器电路、非存储器电路或者它们的组合。
可以在裸衬底104中形成一个或多个穿透电极110。可以通过利用诸如多晶硅或铜之类的导体填充孔102来形成穿透电极110。可以通过蚀刻裸衬底104来形成孔102。可以在孔102中进一步形成绝缘层103，以使穿透电极110与裸衬底104电绝缘。可以通过在孔102的内壁上沉积氧化硅层或者氮化硅层来形成绝缘层103。孔102可以在上表面101a上暴露，但是可以不在第一下表面101b上暴露。可以在形成电路图案105之前或者之后形成穿透电极110。穿透电极110可以电连接至电路图案105，以提供用于电信号的路径。作为另一个示例，多个穿透电极110中的一部分穿透电极可以不电连接至电路图案105。
参照图5B，裸衬底104可以附着至载体11。载体11可以由玻璃、聚合物或者与它们类似的绝缘材料构成。粘合层13可以置于裸衬底104和载体11之间。例如，裸衬底104可以按照上表面101a被翻转以面向载体11的状态被附着。因此，可以从外部暴露裸衬底104的第一下表面101b。载体11可以在后续工艺期间支撑裸衬底104并且可以保护上表面101a和/或电路图案105不受研磨损坏或者污染。作为另一个示例，可以将代替载体11的保护薄膜(未示出)附着至裸衬底104的上表面101a。
参照图5C，可以对裸衬底104进行处理来形成打薄的衬底101以打开穿透电极110。例如，可以通过去除裸衬底104的一部分来形成衬底101，衬底101具有暴露穿透电极110的第二下表面101c并且衬底101的厚度比裸衬底104薄。可以通过诸如化学机械抛光(CMP)、研磨或者回蚀之类的研磨工艺来执行穿透电极打开工艺。在研磨工艺期间可以选择性地去除绝缘层103。
参照图5D，通过对衬底101进行处理可以使穿透电极110突出。例如，通过去除衬底101的一部分可以形成第三下表面101d，第三下表面101d具有能够使穿透电极110突出的水平面。第三下表面101d可以比第二下表面101c更靠近上表面101a。可以通过化学机械抛光、研磨或者回蚀等来执行穿透电极突出工艺。
根据本实施例，可以通过使用浆料的化学机械抛光工艺来执行穿透电极突出工艺，所述浆料包括水(H2O)、磨料颗粒(例如，SiO2、CeO2、ZrO2、TiO2、Al2O3)和添加剂(例如，胺类化合物、氢氧化钾、氢氧化钠)。例如，化学机械抛光工艺可以使用包括水(H2O)、硅石(SiO2)和胺类化合物的浆料。胺类化合物可以包括季铵、季铵盐、乙醇胺、二乙醇胺、三乙醇胺、乙二胺、溴化十六烷基三甲铵、西吡氯铵或者它们的组合。
季铵可以是氢氧化四甲基铵、氢氧化四乙基铵、氯化四甲基铵、氯化四乙基铵、氟化四甲基铵、氟化四乙基铵或者它们的组合。
可以根据胺类化合物的成分来改变构成衬底101的硅(Si)的研磨速率。例如，由于当浆料具有酸性时研磨效率降低，所以胺类化合物可以通过将浆料的pH值控制在大约7至12的碱性范围内来提高研磨效率。
参照图5E和图5F，可以使用化学机械抛光工艺来形成具有平坦表面101f和倾斜表面101s的第三下表面101d(下文称为“下表面”)。倾斜表面101s可以是从平坦表面101f朝向穿透电极110的上行斜面。因此，可以在衬底101的下表面101d上形成与穿透电极110邻接的尾部120。尾部120通常可以为具有直角三角形的垂直截面的圆锥形，并且穿透电极110可以沿着中心轴线布置，从而突出部分110p可以被尾部120围绕。因此，穿透电极110的突出部分110p可以被尾部120支撑。尾部120可以具有以穿透电极110为中心的对称形状。尾部120可以由与衬底101相同的材料形成，例如硅(Si)。在化学机械抛光工艺期间，还可以通过研磨使绝缘层103与衬底101一起凹进。
参照图5G，可以在衬底101的下表面101d上形成绝缘层130。例如，可以在下表面101d上通过沉积氧化硅层、氮化硅层、聚合物(例如，聚环氧乙烷)或者它们的组合物来形成绝缘层130，使其具有足以覆盖穿透电极110的厚度。可以根据尾部120的形状来改变绝缘层130的形状。
参照图5H，可以形成尾部120，使其高度H小于穿透电极110的突出部分110p的高度T。尾部120的底边的长度L可以小于、等于或者大于高度H。根据本实施例，尾部120的长度L优选大于高度H。这是因为根据长度L大于高度H的尾部120的形状，绝缘层130在尾部120上通常可以具有90°或以上的钝角折叠角θ。在本实施例中，折叠角θ表示绝缘层130中的水平分量130h和垂直分量130v之间的夹角。当所形成的绝缘层130具有钝角折叠角θ时，可以去除以下参照图5I所描述的工艺缺陷。在下面，将参照图6A和图6B、图7A和图7B、以及图8A和图8B来描述根据尾部120的各种形状而变化的绝缘层130的形状。
参照图5I，当与本实施例不同地在没有尾部120的情况下形成绝缘层130时，会产生下述缺陷：在穿透电极110的突出部分110p与平坦的下表面101d相交的折叠部分133处不能适当地形成绝缘层130。在通过后续研磨工艺去除上述状态下的覆盖了穿透电极110的突出部分110p的绝缘层130时，绝缘层130不会很好地支撑穿透电极110的突出部分110p。因此，会发生由于在研磨工艺期间施加至穿透电极110的应力而穿透电极110的突出部分110p被破坏的现象。然而，根据本实施例，如图5H所示，尾部120可以使绝缘层130形成为具有钝角折叠角θ，因此绝缘层130可以具有支撑穿透电极110的突出部分110p的改进性能。另外，穿透电极110的突出部分110p也可以由尾部120来支撑。
参照图5J，可以图案化绝缘层130，以形成覆盖下表面101d但打开穿透电极110的保护层132。绝缘层130的图案化可以使用化学机械抛光工艺、研磨或者回蚀工艺。根据本实施例，可以通过对绝缘层130进行化学机械抛光或者研磨来形成保护层132。如上参照图5H和5I所述，由于在保护层132形成工艺期间尾部120可以使绝缘层130形成为具有钝角折叠角θ，因此可以消除或者显著减少穿透电极110的破坏现象。
参照图5K，可以在去除载体11和粘合层13之后，在衬底101的上表面101a上形成电连接至穿透电极110的金属互连112。另外，可以通过沉积氧化硅层、氮化硅层、聚合物(例如，PEOX)或者它们的组合来形成覆盖衬底101的上表面101a的保护层142。可以按照打开金属互连112的构造来形成保护层142。可替换地，可以在图5A的步骤中预先形成金属互连112和保护层142。
金属互连112和保护层142仅仅是示例，并不旨在限制本发明构思，并且可以对形成在上表面101a上的结构进行各种变化。例如，穿透电极110可以从上表面101a突出或者穿透电极110可以形成像金属互连112一样被进一步延伸的形状。可以通过上述一系列工艺来形成半导体器件100。当衬底101是晶圆级衬底时，可以进一步执行将衬底101分成多个单独芯片的切割工艺。
<硅尾部的示例>
图6A和图6B、图7A和图7B、以及图8A和图8B是示出根据本发明构思的一个实施例的制造半导体器件的方法中的多个部分的放大视图。
参照图6A，可以形成具有以下结构的尾部120：高度H大约为穿透电极110的突出部分110p的突出高度T的1/2，而底边的长度L大约为高度H的2倍。在这种情况下，可以形成如图6B所示的具有一般大约为90°的折叠角θ的绝缘层130。根据本实施例，在形成绝缘层130期间不会产生如图5I所示的工艺缺陷，因此绝缘层130可以具有支撑穿透电极110的突出部分110p的改进性能。
参照图7A，可以形成具有以下结构的尾部120：高度H大约为穿透电极110的突出部分110p的突出高度T的1/3，而底边的长度L大约为高度H的2倍。在这种情况下，可以形成如图7B所示的具有一般小于约90°(例如，约为80°)的折叠角θ的绝缘层130。如上所述，在具有小于约90°的折叠角θ的绝缘层130中，可能存在产生缺陷的可能性，即，绝缘材料没有适当地沉积在折叠部分133处。
参照图8A，可以形成具有以下结构的尾部120：高度H大约为穿透电极110的突出部分110p的突出高度T的2/3，而底边的长度L大约为高度H的2倍。在这种情况下，可以形成如图8B所示的具有一般大约为90°以上(例如，约为120°)的折叠角θ的绝缘层130。与上述实施例一样，可以形成没有缺陷的具有很钝的钝角折叠角θ的绝缘层130。
因此，当尾部120的底边长度L约为高度H的2倍时，为了消除绝缘层130的缺陷，可以形成具有以下结构的尾部120：高度H约为穿透电极110的突出部分110p的高度T的1/2或者以上。
<方法实施例2>
图9A至图9C是示出根据本发明构思的一个实施例的制造半导体器件的方法的截面图。图9C是图9B的一部分的放大视图。
参照图9A，可以通过利用与参照图5A和图5C所述的相同或类似工艺研磨衬底101来形成打开穿透电极110的第二下表面101c。根据本实施例，可以形成具有彼此不同的间距P1和P2的穿透电极110。例如，可以形成具有彼此不同的第一间距P1和第二间距P2的穿透电极110。第一间距P1可以小于第二间距P2。
参照图9B，可以通过与图5D相同或类似的工艺研磨第二下表面101c来形成使穿透电极110突出的第三下表面101d。在穿透电极突出工艺期间，相对于以第二间距P2布置的穿透电极110之间的衬底101，可以相对较少地研磨以第一间距P1布置的穿透电极110之间的衬底101。因此，可以形成以穿透电极110为中心的不对称尾部120和121。例如，尾部120(其被形成在相邻形成的具有较大间距P2的两个穿透电极110之间)可以被形成为具有如图5E所示的以下结构：倾斜表面101s具有从平坦表面101f朝向穿透电极110的上行斜面。相反，尾部121(其被形成在相邻形成的具有较小间距P1的两个穿透电极110之间)可以被形成为具有如图9C所示的以下结构：倾斜表面101s’与平坦表面101f不接触。除此之外，图5E至5K的描述可以相同或类似地适用于本实施例中。
<方法实施例3>
图10A至图10D是示出根据本发明构思的一个实施例的用于制造半导体器件的方法的截面图。
参照图10A，穿透电极110可以形成在裸衬底104中，并且可以通过处理裸衬底104来形成具有尾部150的上表面101a。例如，可以通过化学机械抛光工艺研磨裸衬底104的最上表面101a’来形成使穿透电极110突出的上表面101a。可以由先通孔工艺来形成穿透电极110。例如，可以在形成电路图案之前在诸如硅晶圆之类的裸衬底104中预先形成孔102。然后，可以在孔102的内表面上形成绝缘层103，并且可以通过用诸如铜之类的导体填充孔102来形成穿透电极110。
参照图10B，可以在上表面101a上形成电路图案105，并且可以形成金属互连112，金属互连112可以在穿透电极110和电路图案105之间进行电连接。绝缘层(未示出)可以置于金属互连112和上表面101a之间，从而金属互连112可以与裸衬底104的上表面101a电绝缘。可以在形成金属互连112之前或者之后形成覆盖上表面101a的保护层142。在形成金属互连112和/或保护层142期间或者在后续工艺期间，当使用化学机械抛光工艺时，会有应力施加到穿透电极110。在这种情况下，由于尾部150支撑穿透电极110(尤其是支撑从上表面101a突出的突出部分110p’)，所以可以防止由施加到穿透电极110的应力所引起的穿透电极110的破坏。形成在上表面101a上的金属互连112和保护层142仅仅是示例，其完全没有限定本发明构思的意图，并且可以在上表面101a上形成与本实施例不同的金属互连112和保护层142。例如，可以按照与图3B所示的保护层132和金属凸块62相同或相似的结构来形成金属互连112和保护层142。
参照图10C，通过翻转裸衬底104的上表面101a来面向载体11，在其间布置有粘合层13的情况下可以将裸衬底104布置在载体11上。然后，如果执行与图5C至图5K中所描述的工艺相同或相似的工艺，则可以形成如图10D所示的半导体器件100a，其中尾部150和尾部120分别形成在衬底101的上表面101a和下表面101d上。
<器件实施例3>
图11A是示出根据本发明构思的一个实施例的半导体器件的截面图。图11B是示出图11A的一部分的放大视图。
参照图11A和图11B，半导体器件500可以包括衬底501，衬底501具有第一表面501a和与第一表面501a相对的第二表面501d；以及穿过衬底501的多个穿透电极510，每个穿透电极510都具有从第二表面501d突出的突出部分510p。半导体器件500还可以包括连接至穿透电极510一端的第一端子515和/或连接至另一端的第二端子560。半导体器件500可以是插入器，其是插在多个电子器件(例如，一个印刷电路板与一个半导体芯片和/或多个半导体芯片)之间的电连接介质。作为另一个示例，半导体器件500可以是包括电路图案的半导体芯片。为了简单起见，将第一表面501a称为上表面，而将第二表面501d称为下表面，并且将第一端子515称为上部端子，而将第二端子560称为下部端子。
半导体器件500可以包括覆盖衬底501的上表面501a的上部保护层506、覆盖下表面501d的下部保护层532、以及围绕穿透电极510侧面的绝缘层503。绝缘层503可以使穿透电极510与衬底501绝缘。上部端子515和下部端子560中的至少任意一个可以与穿透电极510对齐或者可以与穿透电极510不对齐。例如，上部端子515与穿透电极510不对齐，但是下部端子560与穿透电极510对齐。半导体器件500可以包括再分配金属互连507，以便连接彼此不对齐的穿透电极510和上部端子515。半导体器件500可以包括绝缘层505，以使再分配金属互连507与衬底501绝缘。上部端子515可以包括焊球。下部端子560可以包括围绕穿透电极510的突出部分510p的金属凸块562以及设置在金属凸块562上以加强粘合强度的焊料564。
根据本实施例，如图11B所示，下表面501d可以具有平坦表面501f和倾斜表面501s。倾斜表面501s可以具有从平坦表面501f朝向穿透电极510的上行斜面。根据下表面501d的这种结构，衬底501可以包括尾部520，尾部520具有例如一般为圆锥形的围绕穿透电极510的突出部分510p的结构。尾部520可以支撑穿透电极510，从而在有应力施加到穿透电极510时穿透电极510不会倒下。尾部520可以由与衬底501相同的材料形成，例如硅(Si)。
<器件实施例4>
图12A是示出根据本发明构思的一个实施例的半导体器件的截面图。图12B是示出图12A的一部分的放大视图。
参照图12A和图12B，与图11A和图11B的半导体器件500相同或者类似，半导体器件500a可以包括衬底501，其中在下表面501d上包括尾部520并且在衬底501中形成有穿透电极510。可以在衬底501的上表面501a上设置连接至穿透电极510的再分配金属互连507和连接至金属互连507的上部端子515。半导体器件500a还可以包括：下部绝缘层534，其平坦地覆盖衬底501的具有凹进形状的下表面501d；下部绝缘层534上的再分配金属互连512，其连接至穿透电极510的突出部分510p；以及连接至金属互连512的下部端子514。下部端子514可以具有各种形状，诸如金属凸块或者焊球等。除此之外，与半导体器件500相同或类似地构成。
<方法实施例4>
图13A至图13K是示出用于制造包括了根据本发明的一个实施例的半导体器件的半导体封装件的方法的截面图。图13E和图13G分别是图13D和图13F的一部分的放大视图。
参照图13A，可以提供裸衬底504。裸衬底504可以包括上表面501a和与上表面501a相对的第一下表面501b、以及电连接至上部端子515的穿透电极510。裸衬底504可以是晶圆级硅衬底或者绝缘体上硅(SOI)衬底。裸衬底504还可以包括为了与金属互连507电绝缘而形成的绝缘层505。可以通过将诸如多晶硅或铜之类的导体填充到通过蚀刻裸衬底504而形成的孔502中来形成穿透电极510。可以形成从上表面501a朝向第一下表面501b延伸但是深度不会到达第一下表面501b的孔502。可以通过沉积能够使裸衬底504和穿透电极510之间电绝缘的绝缘体(例如氧化硅层或氮化硅层)来形成绝缘层503。
可以在裸衬底504的上表面501a上形成连接至穿透电极510的上部端子515。上部端子515可以包括焊球。上部端子515可以与穿透电极510对齐或者与穿透电极510不对齐。可以形成再分配金属互连507，来连接彼此不对齐的穿透电极510和上部端子515。金属互连507可以形成为单层结构或者像本实施例那样的通过通孔连接的多层结构。在形成上部端子515之前，可以形成覆盖裸衬底504的上表面501a的上部保护层506。
参照图13B，可以将载体509附着至裸衬底504。例如，通过在载体509和裸衬底504的上表面501a之间布置粘合层508，可以将载体509附着至裸衬底504的上表面501a。为了防止载体509与上部端子515之间接触而可能引起的上部端子515的损坏，粘合层508可以具有足以围绕上部端子515的厚度。载体509可以由玻璃、聚合物或者与之类似的材料构成。载体509可以支撑裸衬底504，并且可以保护上表面501a免受研磨损坏或者污染。在下文中，为了描述的简单起见，将描述翻转状态下的裸衬底504。
参照图13C，通过打薄裸衬底504可以打开穿透电极510。例如，可以通过利用化学机械抛光(CMP)、研磨或者回蚀工艺研磨裸衬底504的第一下表面501b来形成衬底501，衬底501具有暴露穿透电极510的第二下表面501c并且具有比裸衬底504薄的厚度。可以在穿透电极打开工艺期间去除绝缘层503的一部分。
参照图13D，可以通过研磨衬底501的第二下表面501c来形成第三下表面501d(在下文中称为“下表面”)，第三下表面501d可以使穿透电极510突出并且其水平面比第二下表面501c更接近上表面501a。可以通过化学机械抛光、研磨或回蚀等来执行穿透电极突出工艺。例如，与图5D的描述相同或类似，可以通过使用浆料的化学机械抛光工艺来执行穿透电极突出工艺，所述浆料包括水(H2O)、磨料颗粒(例如，SiO2)和添加剂(例如，胺类化合物)。因此，如图13E所示，可以在衬底501上形成尾部520，并且穿透电极510可以具有从下表面501d突出的突出部分510p。
参照图13E，下表面501d可以具有平坦表面501f和倾斜表面501s，并且倾斜表面501s可以具有朝向穿透电极510的上行斜面。因此，可以在衬底501的下表面501d上形成具有一般为直角三角形的垂直截面的圆锥形状的尾部520，其与穿透电极510邻接并且围绕穿透电极510的突出部分510p。根据使用化学机械抛光工艺的穿透电极突出工艺，可以形成具有以下结构的尾部520：高度H约为突出部分510p的突出高度T的1/2或以上，而底边的长度L约为高度H的2倍。尾部520可以如下所述地消除绝缘层(见图13G的530)的沉积缺陷并且可以改进对突出部分510p进行支撑的性能。在化学机械抛光工艺期间，通过研磨，绝缘层503可以和衬底501一起凹进。
参照图13F，通过在衬底501的下表面501d上沉积氧化硅层、氮化硅层、聚合物(例如，聚环氧乙烷)或者它们的组合，可以形成厚度足以覆盖穿透电极510的绝缘层530。绝缘层530的形状可以根据尾部520的形状而改变，这点已在图6A和图6B、图7A和图7B、以及图8A和图8B中进行了描述。当尾部520具有与图13E类似的结构时，可以形成与图13G类似的形状的绝缘层530。
参照图13G，当尾部520具有高度H约为突出部分510p的突出高度T的1/2或者以上并且底边的长度L约为高度H的2倍的结构时，可以形成水平分量530h和垂直分量530v之间的折叠角θ一般为90°以上的钝角的绝缘层530。换句话说，可以形成下述的绝缘层530：在折叠部分531处不会产生绝缘材料的沉积缺陷，并且可以具有在后续研磨工艺期间支撑突出部分510p的改进性能。
参照图13H，可以通过化学机械抛光工艺或者研磨工艺对绝缘层530进行图案化来形成覆盖下表面501d的下部保护层532。下部保护层532可以打开穿透电极510。如在图13G中所描述那样，在形成下部保护层532期间，由于绝缘层530具有钝角折叠角θ，所以可以消除或者显著地降低由研磨工艺可能引起的穿透电极510的破坏现象。
参照图13I，可以在衬底501的下表面501d上形成连接至穿透电极510的下部端子560。例如，可以通过形成围绕穿透电极510的突出部分510p的金属凸块562和通过进一步在金属凸块562上选择性地形成可以增强粘合强度的焊料564来形成下部端子560。下部端子560可以与穿透电极510对齐。
参照图13J，可以执行晶圆上芯片接合或者晶圆级模塑工艺。例如，可以在衬底501的下表面501d上安装多个半导体芯片570，并且可以形成晶圆级模塑层580。半导体芯片570可以包括芯片焊盘572，并且可以通过将芯片焊盘572连接至下部端子560来安装半导体芯片570。可以以如本实施例中的面朝下状态或者以与本实施例不同的面朝上状态安装半导体芯片570。当以面朝上状态安装半导体芯片570时，与图4A的半导体器件200相同或相似，半导体芯片570可以包括电连接至穿透电极510的穿透电极210。
在形成模塑层580之前，可以在衬底501和多个半导体芯片570之间选择性地进一步形成底部填充层585。由于底部填充层585可以通过围绕下部端子560而进一步增强多个半导体芯片570和衬底501之间的连接，因此可以改善电气可靠性和机械耐久性。
随后，可以用激光或者切割轮沿着划线通道590切割模塑层580、衬底501、粘合层508和载体509。作为另一个示例，在切割工艺之前，可以从衬底501上去除粘合层508和载体509。
参照图13K，根据上述切割和载体去除工艺，可以形成多个半导体封装件5。半导体封装件5可以包括图11A的半导体器件500、安装在半导体器件500上的半导体芯片570和对半导体芯片570进行模塑的模塑层580，其中，在所述半导体器件500中，穿透电极510形成在从晶圆级分割成芯片级的衬底501中。可以在另一个半导体芯片或印刷电路板上选择性地安装半导体封装件5。
<方法实施例5>
图14A至图14C是示出制造包括根据本发明构思的一个实施例的半导体器件的半导体封装件的方法的截面图。由于本实施例与图13A至图13K的实施例相同或类似，因此以下将详细描述不同点，而简单描述或者不描述相同点。
参照图14A，可以通过如图13A至图13H所述的相同或类似工艺来形成穿过衬底501的穿透电极510。可以在衬底501的下表面501d上形成具有朝向穿透电极510的上行斜面的尾部520，并且可以形成覆盖下表面501d的下部保护层532。可以形成平坦覆盖具有凹进形状的下表面501d的下部绝缘层534。例如，可以通过沉积氧化硅层、氮化硅层、聚合物(例如，聚环氧乙烷)或者它们的组合以及平坦化来形成暴露穿透电极510的下部绝缘层534。
可以在下部绝缘层534上形成下部金属互连512。可以对下部金属互连512进行再分配。可以在下部金属互连512上进一步选择性地形成下部端子514。例如，可以通过导体的沉积和图案化、电镀或非电镀来形成凸块形状的下部端子514。作为另一个示例，下部端子514可由焊料形成。
参照图14B，可以通过执行晶圆上芯片(COW)接合工艺在衬底501上安装多个半导体芯片570，并且可以通过晶圆级模塑工艺形成模塑层580。可以通过将芯片焊盘572连接至下部端子514而将半导体芯片570连接至穿透电极510。可以在形成模塑层580之前选择性地进一步形成底部填充层585。可以去除载体509和粘合层508，或者可以在去除载体509和粘合层508之前沿着划线通道590执行切割工艺。
参照图14C，根据上述的切割和载体去除工艺，可以形成多个半导体封装件6。半导体封装件6可以包括图12A的在衬底501上形成穿透电极510的半导体器件500a、安装在半导体器件500a上的半导体芯片570以及对半导体芯片570进行模塑的模塑层580。
<应用示例>
图15A是示出包括了根据本发明构思的一个实施例的半导体器件的存储卡的框图。图15B是示出应用了根据本发明构思的各种实施例的半导体器件的信息处理系统的框图。
参照图15A，包括上述根据本发明构思的各种实施例的半导体器件的半导体存储器1210可以应用于存储卡1200中。例如，存储卡1200可以包括存储器控制器1220，其对主机和存储器1210之间的各种数据交换进行控制。静态随机存取存储器(SRAM)1221可以用作中央处理单元1222的工作存储器。主机接口1223可以具有连接至存储卡1200的主机的数据交换协议。错误校正码1224可以检测和校正包含在从存储器1210读取的数据中的错误。存储器接口1225与存储器1210接口。中央处理单元1222对存储器控制器1220的数据交换进行各种控制动作。
参照图15B，信息处理系统1300可以包括存储器系统1310，存储器系统1310具有根据本发明构思的多个实施例的半导体器件。信息处理系统1300可以包括移动装置或计算机等。例如，信息处理系统1300可以包括分别电连接至系统总线1360的存储器系统1310、调制解调器1320、中央处理单元1330、随机存取存储器(RAM)1340、和用户接口1350。存储器系统1310包括存储器1311和存储器控制器1312，并且可以基本上与图15A的存储卡1200等同地来构成存储器系统1310。在存储器系统1310中，可以存储中央处理单元1330处理的数据或者从外部输入的数据。可以为信息处理系统1300提供存储卡、固态盘、照相机图像处理器和其他应用芯片组。例如，存储器系统1310可以由固态盘(SSD)构成，在这种情况下，信息处理系统1300可以稳定地并可靠地将大量数据存储在存储器系统1310中。
可以将根据本发明构思的多个实施例的半导体器件封装成各种类型。根据本发明构思的多个实施例的半导体器件的封装件的示例包括层叠封装(PoP)、球栅阵列(BGA)、芯片规模封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、多芯片封装(MCP)、晶圆级封装(WLP)、晶圆级制造封装(WFP)、晶圆级堆叠封装(WSP)、华夫晶片封装(adieonwafflepackage)、晶圆形式的晶片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型封装(SOP)、缩小外型封装(SSOP)、薄型小外型封装(TSOP)、系统级封装(SIP)等。
虽然已经参照本发明构思的优选实施例具体示出和描述了本发明构思，但是所属领域的技术人员应当理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以对其进行各种形式和细节的改变。优选实施例应被看作仅仅用于描述目的而不是用于进行限制。

Claims (26)

1.一种半导体器件，包括：
衬底，具有上表面和与所述上表面相对的下表面；以及
穿透电极，其穿过所述衬底，
其中，所述穿透电极包括从所述下表面突出的突出部分，并且所述衬底的下表面包括平坦表面和倾斜表面，所述倾斜表面具有从平坦表面朝向所述突出部分的上行斜面，
其中，所述衬底具有所述倾斜表面的部分构成围绕所述突出部分的周向侧面的支撑部分。
2.根据权利要求1的半导体器件，其中，所述支撑部分的高度小于所述突出部分的突出高度。
3.根据权利要求2的半导体器件，其中，所述支撑部分的高度大于所述突出部分的突出高度的1/2，并且至少围绕所述突出部分的1/2。
4.根据权利要求2的半导体器件，其中，所述支撑部分随着与所述突出部分的横向距离增大而具有上行斜面。
5.根据权利要求2的半导体器件，其中，所述支撑部分具有圆锥形状，该圆锥形状具有从所述下表面朝向所述突出部分的上行斜面，并且沿着圆锥形状的所述支撑部分的中心轴线布置所述穿透电极。
6.根据权利要求2的半导体器件，其中，所述支撑部分具有直角三角形截面，该直角三角形截面的高度小于所述突出部分的突出高度，并且该直角三角形截面的底边的长度大于所述高度。
7.根据权利要求6的半导体器件，其中，所述支撑部分的底边长度是所述支撑部分的高度的至少两倍。
8.根据权利要求1的半导体器件，其中，所述支撑部分由与所述衬底相同的材料构成。
9.根据权利要求1的半导体器件，还包括：
绝缘层，其布置在所述穿透电极的侧面上，以使所述穿透电极与所述衬底电绝缘；以及
保护层，其覆盖所述突出部分的侧面和所述衬底的下表面。
10.根据权利要求1的半导体器件，其中，所述穿透电极还包括从所述上表面突出的上部突出部分，并且所述衬底还包括上部支撑部分，该上部支撑部分从所述上表面朝向所述上部突出部分延伸以围绕所述上部突出部分的侧面。
11.一种制造半导体器件的方法，所述方法包括步骤：
提供衬底，该衬底包括上表面、与所述上表面相对的下表面、以及通过所述上表面和下表面暴露的穿透电极；
使所述衬底的下表面凹进，以形成比所述下表面更接近所述上表面的凹进的下表面；以及
形成覆盖所述凹进的下表面的保护层，
其中，形成所述凹进的下表面的步骤包括形成支撑部分，该支撑部分与从所述凹进的下表面突出的穿透电极的突出部分邻接，
其中，形成所述支撑部分的步骤包括：
使所述穿透电极从所述凹进的下表面突出；以及
形成所述支撑部分，所述支撑部分具有从所述凹进的下表面朝向所述穿透电极的突出部分的上行斜面并且围绕所述穿透电极的突出部分的周向侧面。
12.根据权利要求11的方法，其中，所述支撑部分包括圆锥形状的支撑部分，该圆锥形状的支撑部分以上行斜面的方式从所述凹进的下表面开始延伸而形成具有大于1/2的所述突出部分的突出高度的高度。
13.根据权利要求12的方法，其中，所述支撑部分的底边长度是所述支撑部分的高度的至少两倍。
14.根据权利要求11的方法，其中，使衬底的下表面凹进的步骤包括使用浆料来对所述下表面进行化学机械抛光，所述浆料包括水、二氧化硅和胺类化合物。
15.根据权利要求11的方法，其中，形成所述保护层的步骤包括：
形成绝缘层，该绝缘层覆盖所述穿透电极的突出部分和所述凹进的下表面；以及
选择性地去除所述绝缘层，以形成暴露所述穿透电极的突出部分的保护层。
16.根据权利要求15的方法，其中，所述绝缘层包括在所述支撑部分上形成的折叠部分，并且构成所述折叠部分的绝缘层的水平分量和垂直分量之间的折叠角为90°或更大。
17.根据权利要求11的方法，其中，提供所述衬底的步骤包括：
提供裸衬底，该裸衬底具有大于所述衬底的厚度并且包括第一表面和与第一表面相对的第二表面；
选择性地蚀刻所述裸衬底，以形成从第一表面朝向第二表面延伸的孔；
在所述孔中形成穿透电极；以及
对所述第二表面进行研磨，以形成暴露所述穿透电极的两端的衬底。
18.根据权利要求11的方法，还包括使所述衬底的上表面凹进以形成比所述上表面更接近所述下表面的凹进的上表面的步骤，
其中，形成所述凹进的上表面的步骤包括形成第二支撑部分，该第二支撑部分围绕从所述凹进的上表面突出的穿透电极的第二突出部分的周向侧面。
19.根据权利要求11的方法，其中，所述衬底包括晶圆级衬底，所述方法还包括步骤：
将多个半导体芯片安装在所述晶圆级衬底上；以及
形成对所述多个半导体芯片进行模塑的晶圆级模塑层。
20.根据权利要求19的方法，还包括在所述多个半导体芯片和所述晶圆级衬底之间形成底部填充层的步骤。
21.根据权利要求19的方法，还包括步骤：
将所述晶圆级衬底分割成多个芯片级衬底；以及
以所述半导体芯片安装在所述芯片级衬底上的方式形成半导体封装件。
22.根据权利要求21的方法，还包括步骤：
通过在所述衬底和载体之间布置粘合层，将所述衬底附着至所述载体；以及
在分割成所述芯片级衬底之前或者之后去除所述载体。
23.根据权利要求19的方法，还包括步骤：
在所述衬底的上表面上形成连接至所述穿透电极的上部端子；以及
在所述衬底的下表面上形成连接至所述穿透电极的下部端子。
24.根据权利要求23的方法，还包括在所述上部端子和所述下部端子中的至少一个与所述穿透电极之间形成再分配互连的步骤。
25.一种制造半导体器件的方法，该方法包括步骤：
提供裸衬底，该裸衬底包括上表面、第一下表面、以及通过所述上表面暴露而不通过所述第一下表面暴露的穿透电极；
对所述第一下表面进行研磨，以形成衬底，该衬底具有比所述第一下表面更接近所述上表面并且暴露所述穿透电极的第二下表面；
使所述第二下表面凹进，以形成第三下表面，所述第三下表面比所述第二下表面更接近所述上表面；以及
形成覆盖所述第三下表面的保护层，
其中，形成所述第三下表面的步骤包括：
使所述穿透电极的一部分从所述第三下表面突出；以及
形成支撑部分，该支撑部分具有从所述第三下表面朝向所述穿透电极的突出部分的上行斜面并且围绕所述穿透电极的突出部分的周向侧面。
26.根据权利要求25的方法，还包括通过在载体和所述裸衬底之间布置粘合层来将所述载体附着至所述裸衬底的步骤，
其中，所述载体面向所述裸衬底的上表面。
CN201110380604.XA 2010-11-26 2011-11-25 半导体器件及其制造方法 Active CN102479808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100118960A KR101688006B1 (ko) 2010-11-26 2010-11-26 반도체 장치
KR10-2010-0118960 2010-11-26

Publications (2)

Publication Number Publication Date
CN102479808A CN102479808A (zh) 2012-05-30
CN102479808B true CN102479808B (zh) 2016-08-03

Family

ID=46092366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110380604.XA Active CN102479808B (zh) 2010-11-26 2011-11-25 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8575760B2 (zh)
KR (1) KR101688006B1 (zh)
CN (1) CN102479808B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5173885B2 (ja) * 2009-02-24 2013-04-03 三星ダイヤモンド工業株式会社 スクライブ装置及びスクライブ方法
US8519516B1 (en) 2012-03-12 2013-08-27 Micron Technology, Inc. Semiconductor constructions
TWI455272B (zh) * 2012-07-18 2014-10-01 矽品精密工業股份有限公司 半導體基板及其製法
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
JP2014053348A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5956312B2 (ja) * 2012-11-09 2016-07-27 Ｊｘエネルギー株式会社 電極材料、膜電極接合体、燃料電池スタックおよび電極材料の製造方法
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
US9209164B2 (en) 2012-11-13 2015-12-08 Delta Electronics, Inc. Interconnection structure of package structure and method of forming the same
KR101411734B1 (ko) * 2013-01-08 2014-06-25 앰코 테크놀로지 코리아 주식회사 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9263349B2 (en) * 2013-11-08 2016-02-16 Globalfoundries Inc. Printing minimum width semiconductor features at non-minimum pitch and resulting device
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
US9105777B1 (en) * 2014-02-10 2015-08-11 Yongdong Zhou Semiconductor gamma ray detector element configuration of axially series multi-chamber structure for improving detector depletion plan
US10163705B2 (en) * 2014-04-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of through via protrusion in 3DIC interconnect
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
KR102264548B1 (ko) * 2014-11-21 2021-06-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
TWI605544B (zh) * 2015-11-25 2017-11-11 矽品精密工業股份有限公司 基板結構及其製法
KR102541564B1 (ko) * 2018-10-04 2023-06-08 삼성전자주식회사 반도체 패키지
US11495472B2 (en) 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same
CN112670194B (zh) * 2020-12-26 2023-05-23 上海韦尔半导体股份有限公司 一种芯片封装工艺及芯片封装结构
US11817426B2 (en) 2021-01-13 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734084B1 (en) * 2003-02-04 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device with recesses using anodic oxide
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN100394601C (zh) * 2003-01-15 2008-06-11 精工爱普生株式会社 半导体芯片、半导体晶片及半导体装置及其制造方法
CN101786594A (zh) * 2009-01-06 2010-07-28 精材科技股份有限公司 电子元件封装体及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JP3487411B2 (ja) 1997-10-13 2004-01-19 富士通株式会社 突起電極の形成方法
JP3415501B2 (ja) 1999-07-28 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
JP2004172588A (ja) * 2002-10-28 2004-06-17 Jsr Corp シート状コネクターおよびその製造方法並びにプローブ装置
WO2004112195A1 (ja) * 2003-06-12 2004-12-23 Jsr Corporation 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4362078B2 (ja) * 2004-03-12 2009-11-11 富士フイルム株式会社 インクジェットヘッドおよびインクジェット記録装置
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4803993B2 (ja) * 2004-11-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100883806B1 (ko) * 2007-01-02 2009-02-17 삼성전자주식회사 반도체 장치 및 그 형성방법
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394601C (zh) * 2003-01-15 2008-06-11 精工爱普生株式会社 半导体芯片、半导体晶片及半导体装置及其制造方法
US6734084B1 (en) * 2003-02-04 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device with recesses using anodic oxide
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN101786594A (zh) * 2009-01-06 2010-07-28 精材科技股份有限公司 电子元件封装体及其制作方法

Also Published As

Publication number Publication date
US8575760B2 (en) 2013-11-05
US20120133041A1 (en) 2012-05-31
KR20120057289A (ko) 2012-06-05
KR101688006B1 (ko) 2016-12-20
CN102479808A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102479808B (zh) 半导体器件及其制造方法
US9941196B2 (en) Semiconductor device, fabricating method thereof and semiconductor package including the semiconductor device
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
US9202767B2 (en) Semiconductor device and method of manufacturing the same
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
EP1471571B1 (en) Semiconductor device and manufacturing method thereof
US9099444B2 (en) 3D integrated circuit package with through-mold first level interconnects
US9793165B2 (en) Methods of fabricating semiconductor devices
US20120235305A1 (en) Semiconductor device and method of manufacturing the same
US20080173999A1 (en) Stack package and method of manufacturing the same
KR20130098685A (ko) 반도체 패키지
CN116636005A (zh) 半导体裸片堆叠以及相关联系统及方法
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
CN111627893B (zh) 包含二维移位的tsv半导体装置
KR20160008053A (ko) 반도체 패키지 및 그 제조방법
US20140138819A1 (en) Semiconductor device including tsv and semiconductor package including the same
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
KR102038488B1 (ko) 반도체 패키지의 제조 방법
CN115241165A (zh) 具有用于裸片堆叠互连的凹陷衬垫的半导体装置
US20200294966A1 (en) Package structure and method of forming the same
KR20210053537A (ko) 반도체 패키지
US11646269B2 (en) Recessed semiconductor devices, and associated systems and methods
CN217507345U (zh) 器件
CN109950223B (zh) 包含双垫引线键合体互连的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant