CN102460553A - 显示驱动电路、显示装置和显示驱动方法 - Google Patents

显示驱动电路、显示装置和显示驱动方法 Download PDF

Info

Publication number
CN102460553A
CN102460553A CN2010800250420A CN201080025042A CN102460553A CN 102460553 A CN102460553 A CN 102460553A CN 2010800250420 A CN2010800250420 A CN 2010800250420A CN 201080025042 A CN201080025042 A CN 201080025042A CN 102460553 A CN102460553 A CN 102460553A
Authority
CN
China
Prior art keywords
signal
circuit
output
input
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800250420A
Other languages
English (en)
Other versions
CN102460553B (zh
Inventor
横山真
佐佐木宁
村上祐一郎
古田成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102460553A publication Critical patent/CN102460553A/zh
Application granted granted Critical
Publication of CN102460553B publication Critical patent/CN102460553B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明是驱动设置有CS总线(15)的液晶显示面板(10)的显示驱动电路，具有包含与栅极线(12)的各条对应设置的多级的移位寄存器电路(SR)的移位寄存器(栅极线驱动电路(30))，与各级移位寄存器电路(SR)对应地各设置一个闩锁电路(CSL)，并在闩锁电路(CSL)中输入极性信号(CMI)，当在移位寄存器电路(SRn)中生成的内部信号(Mn)成为有效时，与该级对应的闩锁电路(CSLn)获取极性信号(CMI)并将其保持，作为CS信号，将闩锁电路(CSLn)的输出(CSOUTn)供给到CS总线，在移位寄存器电路(SRn)生成的内部信号(Mn)在显示视频的最初垂直扫描期间之前成为有效。因此，能够不增大电路面积地提高电源投入时的显示品质。

Description

显示驱动电路、显示装置和显示驱动方法
技术领域
本发明涉及例如用于驱动具有有源矩阵型液晶显示面板的液晶显示装置等显示装置中的显示面板的显示驱动电路和显示驱动方法。
背景技术
现有技术中，在具有保持电容配线的有源矩阵方式的液晶显示装置中，在进行极性反转驱动时，已知存在电源投入时(初始时)的显示不能均匀的问题。这是因为，供给到保持电容配线的电源电位在刚投入液晶显示装置的电源后变得不定。
用于消除该电源投入时的显示不理想状况的技术例如公开在专利文献1中。图25是表示专利文献1的液晶显示装置的概略结构的框图。
上述液晶显示装置具有：在玻璃基板上的第一和第二方向上排列设置的数据信号线S1～Sn和扫描信号线G1～Gn；在数据信号线和扫描信号线的各交点附近形成的像素TFT(晶体管)1；连接到像素TFT1的漏极端子的辅助电容(保持电容)C1和像素电极2；在像素电极2和与像素电极2夹着液晶层相对配置的相对电极3之间形成的液晶电容C2；驱动扫描线(扫描信号线)的扫描线驱动电路(扫描信号线驱动电路)4；驱动数据信号线的源极驱动器(数据信号线驱动电路)5；在扫描线方向(第二方向)上并列的辅助电容C1的一端共通地连接的辅助电容电源线(保持电容配线)CS1～CSn；和对辅助电容电源线CS1～CSn的电位进行设定的辅助电容电源选择电路(保持电容配线驱动电路)6。
图26是表示辅助电容电源选择电路6的详细结构的电路图。如该图所示，辅助电容电源选择电路6具有：选择是否向辅助电容电源线CS1～CSn供给第一基准电位VcsH的PMOS晶体管9；和选择是否向辅助电容电源线CS1～CSn供给第二基准电位VcsL(＜VcsH)的NMOS晶体管8，这些晶体管8、9的接通(ON)/切断(OFF)，由扫描线驱动电路4内的AND门10控制。
AND门10计算用于控制电源投入时的辅助电容电源线CS1～CSn的电位的电源投入时电源控制信号s1与用于控制极性反转驱动时的辅助电容电源线CS1～CSn的电位的极性反转时电源控制信号s2的逻辑积，基于其结果切换晶体管8、9的接通·切断。
在该结构中，从电源投入时起的规定期间内，通过使电源投入时电源控制信号s1为低电平(0V)，扫描线驱动电路4内的AND门10(参照图26)的输出为低电平，PMOS晶体管9接通，在辅助电容电源线CS1～CSn供给第一基准电位VcsH。第一基准电位VcsH由于比第二基准电位VcsL高，所以在从电源投入时起的规定期间内，所有辅助电容电源线保持电容配线CS1～CSn的电位高。如果辅助电容电源线CS1～CSn的电位高，则像素电极2的电位也相对高，液晶电容C2的两端电位(相对电极3的电位与像素电极2的电位之差)小。由此，例如在常白(Normal White)(没有施加信号时进行白显示)的液晶显示装置的情况下，即使电源投入时也进行接近白显示的显示，不会视认到亮线。之后，在经过规定时间后，图26的辅助电容电源选择电路6使电源投入时电源控制信号s1为高电平。由此，根据极性反转时电源控制信号s2的逻辑，AND门10的逻辑发生变化，与之相应地，NMOS晶体管8和PMOS晶体管9的接通·切断与极性反转驱动的周期相吻合地变化。由此，辅助电容电源线CS1～CSn的电位与极性反转驱动的周期相吻合，成为第一基准电位VcsH或者第二基准电位VcsL。
像这样，在上述结构中，在从电源投入时起的一定期间内，由于所有的辅助电容电源线保持电容配线CS1～CSn被设定为相同的电源电位(第一基准电位)，所以不会引起辅助电容电源线保持电容配线CS1～CSn的电位电平的偏离。由此，能够消除电源投入时的显示不理想状况。
先行技术文献
专利文献
专利文献1：日本公开专利公报“特开2005-49849号公报(2005年2月24日公开)”
发明内容
发明要解决的课题
但是，在上述液晶显示装置中，由于需要用于在电源投入后向辅助电容电源线供给规定电位的信号线和控制电路，所以驱动电路的电路面积增大。因此，特别是难以应用于窄边框的液晶显示面板。
本发明是鉴于上述的问题点而完成的，其目的在于提供一种能够不增大电路面积地，实现提高电源投入时的显示品质的显示驱动电路和显示驱动方法。
用于解决课题的方法
本发明的显示驱动电路的特征在于：其驱动设置有与像素所含的像素电极形成电容的保持电容配线的显示面板，该显示驱动电路具有包含与多条扫描信号线的各条对应设置的多级的移位寄存器，与上述移位寄存器的各级对应地各设置一个保持电路，并在各保持电路输入保持对象信号，当在上述移位寄存器的一级中生成的控制信号变为有效时，与该级对应的保持电路获取上述保持对象信号并将其保持，将一个保持电路的输出作为保持电容配线信号，供给到一条保持电容配线，在上述移位寄存器的各级中生成的控制信号，在显示视频的最初的垂直扫描期间之前成为有效。
根据上述结构，如果在寄存器的各级中生成的控制信号(内部信号或者输出信号)在显示视频的最初垂直扫描期间(第1帧)之前(初始时)成为有效，则将保持对象信号(极性信号CMI)保持在对应级的保持电路(闩锁电路或者存储器电路)中。因此，例如在初始时，在将保持对象信号设定为一定电位(高电平或者低电平)的情况下，从保持电路输出一定电位的信号，供给到保持电容配线。由此，由于能够将电源投入后且第1帧开始前的保持电容配线的信号电位固定，所以能够消除上述的由不定状态引起的初始时的显示不理想状况。
另外，根据上述结构，由于不需要设置用于固定保持电容配线的信号电位的控制电路(现有的保持电容电源选择电路)等，所以能够减小驱动电路的面积。由此，通过使用上述显示驱动电路，能够实现液晶显示面板的窄边框化。
本发明的显示驱动方法的特征在于：驱动显示面板，该显示面板具有包含与多条扫描信号线的各条对应设置的多级的移位寄存器且设置有与像素所含的像素电极形成电容的保持电容配线，在与上述移位寄存器的各级对应设置的保持电路输入保持对象信号，当在本级移位寄存器中生成的控制信号变为有效时，与本级对应的保持电路获取上述保持对象信号并将其保持，将一个保持电路的输出作为保持电容配线信号，供给到一条保持电容配线，使在上述移位寄存器的各级中生成的控制信号在显示视频的最初的垂直扫描期间之前成为有效。
在上述方法中，与涉及上述显示驱动电路所叙述的效果相同，起到能够不增大电路面积地，实现提高电源投入时的显示品质的效果。
发明的效果
本发明的显示驱动电路和显示驱动方法如上所述，是输入到保持电路中的在移位寄存器的各级中生成的控制信号在显示视频的最初的垂直扫描期间之前成为有效的结构。由此，由于能够将保持电容配线的信号电位固定，所以发挥能够不增大电路面积地，实现提高电源投入时的显示品质的效果。
附图说明
图1是表示本发明的一个实施形态的液晶显示装置的结构的框图。
图2是表示图1的液晶显示装置的各像素的电结构的等效电路图。
图3是表示实施例1中的液晶显示装置的各种信号的波形的时序图(timing chart)。
图4是表示实施例1中的栅极线驱动电路和CS总线驱动电路的结构的框图。
图5是表示实施例1中的移位寄存器电路的结构的图。
图6是表示在图5表示的移位寄存器电路中输入输出的各种信号的波形的时序图。
图7表示实施例1中的逻辑电路(闩锁(latch)电路)的结构。
图8是图7所示的闩锁电路的电路图。
图9是表示在图7所示的闩锁电路中输入输出的各种信号的波形的时序图。
图10是用于说明图7所示的闩锁电路的动作的时序图。
图11是表示实施例2中的液晶显示装置的各种信号的波形的时序图。
图12是表示实施例2中的栅极线驱动电路和CS总线驱动电路的结构的框图。
图13表示实施例2中的逻辑电路(闩锁电路)的结构。
图14是图13表示的闩锁电路的电路图。
图15是表示在图13所示的闩锁电路中输入输出的各种信号的波形的时序图。
图16是表示实施例3中的液晶显示装置的各种信号的波形的时序图。
图17是表示实施例3中的栅极线驱动电路和CS总线驱动电路的结构的框图。
图18表示实施例3中的逻辑电路(闩锁电路)的结构。
图19是图18表示的闩锁电路的电路图。
图20是表示在图18所示的闩锁电路中输入输出的各种信号的波形的时序图。
图21是表示实施例4中的栅极线驱动电路和CS总线驱动电路的结构的框图。
图22是表示在图21所示的闩锁电路中输入输出的各种信号的波形的时序图。
图23是表示实施例5中的栅极线驱动电路和CS总线驱动电路的结构的框图。
图24是表示在图23所示的闩锁电路中输入输出的各种信号的波形的时序图。
图25是表示现有的液晶显示装置的结构的框图。
图26是表示图25所示的液晶显示装置中的辅助电容电源选择电路的结构的电路图。
具体实施方式
根据附图说明本发明的一个实施形态如下。
首先，根据图1和图2，说明相当于本发明的显示装置的液晶显示装置1的结构。另外，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电结构的等效电路图。
液晶显示装置1具有分别相当于本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路和控制电路的有源矩阵型的液晶显示面板10、源极总线驱动电路20、栅极线驱动电路30、CS总线驱动电路40和控制电路50。
液晶显示面板10将液晶夹在未图示的有源矩阵基板与相对基板之间，具有行列状排列的多个像素P。
而且，液晶显示面板10在有源矩阵基板上具有分别相当于本发明的数据信号线、扫描信号线、开关元件、像素电极和保持电容配线的源极总线11、栅极线12、薄膜晶体管(Thin Film Transistor；以下称为“TFT”)13、像素电极14和CS总线15，在相对基板上具有相对电极19。另外，TFT13仅在图2中图示，在图1中省略。
源极总线11以在列方向(纵向)上相互平行的方式在各列逐条形成，栅极线12以在行方向(横向)上相互平行的方式在各行逐条形成。TFT13和像素电极14分别与源极总线11和栅极线12的各交点对应地形成，TFT13的源极电极s连接到源极总线11，栅极电极g连接到栅极线12，漏极电极d连接到像素电极14。另外，在像素电极14与相对电极19之间间隔液晶形成液晶电容17。
由此，根据供给到栅极线12的栅极信号(扫描信号)，TFT13的栅极接通，当来自源极总线11的源极信号(数据信号)写入到像素电极14时，在像素电极14给予与上述源极信号对应的电位。其结果是，通过对介于像素电极14与相对电极19之间的液晶施加与上述源极信号对应的电位，能够实现与上述源极信号对应的灰度显示。
CS总线15以在行方向(横向)上相互平行的方式在各行逐条形成，配置成与栅极线12构成1对。该各CS总线15通过在与分别配置在各行中的像素电极14之间形成保持电容16(也称为“辅助电容”)，与像素电极14电容耦合。
另外，在TFT13，由于其构造上在栅极电极g与漏极电极d之间形成有导入电容(引达容量)18，所以像素电极14的电位受到栅极线12的电位变化产生的影响(引入)。但是，在这里为了说明简单，不考虑上述影响。
如上所述构成的液晶显示面板10，由源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40驱动。另外，控制电路50向源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40供给驱动液晶显示面板10所需要的各种信号。
在本实施形态中，在周期性反复的垂直扫描期间中的有效期间(有效扫描期间)中，顺序分配各行的水平扫描期间，顺序扫描各行。为此，栅极线驱动电路30，将用于接通TFT13的栅极信号与各行的水平扫描期间同步，对该行的栅极线12顺序输出。关于该栅极线驱动电路30的详细情况在后面叙述。
源极总线驱动电路20对各源极总线11输出源极信号。该源极信号是将从液晶显示装置1的外部经由控制电路50供给到源极总线驱动电路20的视频信号在源极总线驱动电路20中分配到各列，实施了升压等的信号。
另外，源极总线驱动电路20例如为了进行线反转驱动，使输出的源极信号的极性对于同一行的所有像素极性相同，且在相邻的每n(n是自然数)行相反。例如，如图3所示，在第1行的水平扫描期间和第2行的水平扫描期间中，源极信号S的极性反转(1线(line)(1H)反转驱动)。另外，本实施形态中的源极总线驱动电路20不限于线(line)反转驱动，也可以是帧(frame)反转驱动。
CS总线驱动电路40对各CS总线15输出相当于本发明的保持电容配线信号的CS信号。该CS信号是电位在二值(电位的高低)之间切换(上升或下降)的信号。关于该CS总线驱动电路40的详细情况的后面叙述。
控制电路50通过控制上述的栅极线驱动电路30、源极总线驱动电路20、CS总线驱动电路40，从这些各电路输出图3所示的信号。另外，图1中，栅极线驱动电路30和CS总线驱动电路40形成在液晶显示面板10的一端侧，但不限于这种情况，也可以分别形成在相互不同的一侧。关于该结构例的详细情况在后面叙述(实施例2)。
在本实施形态中应该关注的是，在由上述各部件构成的液晶显示装置1中，特别是栅极线驱动电路30和CS总线驱动电路40的特征。以下，说明栅极线驱动电路30和CS总线驱动电路40的详细情况。另外，以下，说明进行CC(Charge Coupling：电荷耦合)驱动的液晶显示装置，但本实施形态的液晶显示装置不限于CC驱动。
(实施例1)
图3是表示实施例1的液晶显示装置1中的各种信号的波形的时序图。在本实施例1中，以进行1线(1H)反转驱动的情况为例进行说明。图3中，GSP是规定垂直扫描的时刻(timing)的栅极起动脉冲(gate start pulse)，GCK1(CK)和GCK2(CKB)是从控制电路输出的规定移位寄存器的动作时刻的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于一个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间和从GCK2的上升沿到GCK1的上升沿的期间，成为一个水平扫描期间(1H期间)。另外，CMI(初始置位(set)信号)是在每个水平扫描期间极性反转的极性信号。
另外，图3中顺序图示从源极总线驱动电路20供给到某条源极总线11(设置在第x列的源极总线11)源极信号S(视频信号)、从栅极线驱动电路30和CS总线驱动电路40分别供给到设置在第1行的栅极线12和CS总线15的栅极信号G1和CS信号CS1(CSOUT1)、设置在第1行第x列的像素电极14的电位波形Vpix1。另外，顺序图示分别供给到设置在第2行的栅极线12和CS总线15的栅极信号G2和CS信号CS2(CSOUT2)、设置在第2行第x列的像素电极14的电位波形Vpix2。进而，顺序图示分别供给到设置在第3行的栅极线12和CS总线15的栅极信号G3和CS信号CS3(CSOUT3)、设置在第3行第x列的像素电极14的电位波形Vpix3。
另外，电位Vpix1、Vpix2、Vpix3中的虚线表示相对电极19的电位。
以下，将显示视频的最初的帧作为第1帧，将其以前作为初始状态(初始时)。在本实施例1中，如图3所示，在电源投入后的初始状态(从电源投入后经过规定期间到显示视频的最初帧(第1帧)开始的期间)中，CS信号CS1、CS2、CS3被固定为任一个电位(在图3中是低电平)。在第1帧中，第1行的CS信号CS1和第3行的CS信号CS3分别与对应的栅极信号G1、G3的上升沿同步地从低电平切换为高电平，在栅极信号G1、G3的下降沿的时刻，变为高电平。因此，在各行中，对应的栅极信号下降的时刻的CS信号的电位，与相邻行中的CS信号的电位彼此不同。例如，在CS信号CS1中，在对应的栅极信号线G1下降的时刻是高电平，在CS信号CS2中，在对应的栅极信号线G2下降的时刻是低电平，在CS信号CS3中，在对应的栅极信号线G3下降的时刻是高电平。
这里，源极信号S成为具有与视频信号所示的灰度相应的振幅，且在每1H期间极性反转的信号。另外，在图3中，由于假设显示一样的视频，所以源极信号S的振幅是一定的。另一方面，栅极信号G1、G2、G3在各帧的有效期间(有效扫描期间)中的各个第1、第2和第3个1H期间成为栅极接通电位，在其它的期间成为栅极切断电位。
而且，CS信号CS1、CS2、CS3采用在对应的栅极信号G1、G2、G3的下降沿之后反转，且其反转方向在相邻的行中成为彼此相反的关系的波形。具体地讲，在奇数帧(第1帧、第3帧、……)中，CS信号CS1、CS3在对应的栅极信号G1、G3下降了后下降，CS信号CS2在对应的栅极信号G2下降了后上升。另外，在偶数帧(第2帧、第4帧、……)中，CS信号CS1、CS3在对应的栅极信号G1、G3下降了后上升，CS信号CS2在对应的栅极信号G2下降了后下降。
另外，奇数帧和偶数帧中的CS信号CS1、CS2、CS3的上升和下降的关系也可以与上述关系相反。
图3中，在第1帧中，栅极信号下降的时刻的CS信号的电位由于在相邻的行中相互不同，所以第1帧中的CS信号CS1、CS2、CS3成为与通常的奇数帧(例如第3帧)相同的波形。因此，像素电极14的电位Vpix1、Vpix2、Vpix3的任一个都根据CS信号CS1、CS2、CS3合理移动(shift)，所以如果输入同一灰度的源极信号S，则相对电极电位与移动后的像素电极14的电位的电位差在正极性和负极性中相同。即，关于在同一像素列的第奇数个像素中写入负极性的源极信号一起在第偶数个像素中写入正极性的源极信号的第1帧，与第奇数个像素对应的CS信号的电位在向上述第奇数个像素的写入过程中极性不反转，在写入后，极性向负方向反转，且直到下一次写入为止不进行极性反转，与第偶数个像素对应的CS信号的电位在向上述第偶数个像素的写入过程中极性不反转，在写入后极性向正方向反转，直到下次写入为止极性不反转。
根据上述驱动，由于能够将初始状态中的CS信号的电位固定为一方(低电平或者高电平)，所以能够消除初始时的显示不理想状况。另外，在第1帧以后能够合理移动像素电极的电位。
在这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。图4表示栅极线驱动电路30和CS总线驱动电路40的结构。以下为了说明方便，将第n行的接着的扫描方向(图4中的箭头方向)的行(线)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图4所示，栅极线驱动电路30与各行对应地具有多个移位寄存器电路SR，CS总线驱动电路40与各行对应地具有多个保持电路(闩锁电路、存储器电路)CSL。这里，为了说明方便，举出与第(n-1)行、第n行、第(n+1)行对应的移位寄存器电路SRn-1、SRn、SRn+1和闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟信号GCK1，在输入端子SB，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1被输入到移位寄存器电路SRn。输出端子M连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，将移位寄存器电路SRn-1内部的信号CSRn-1(内部信号Mn-1)(控制信号)输入到闩锁电路CSLn-1。
另外，将前一行(第(n-2)行)的移位寄存器输出SRBOn-2，输入到移位寄存器电路SRn-1，并经由缓冲器，作为栅极信号Gn-1(SROn-2：SRBOn-2的反转信号)输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1输入电源(VDD)。
对第(n-1)行的闩锁电路CSLn-1输入从控制电路50(参照图1)输出的极性信号CMI和移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，将从输出端子OUT输出的CS信号CSOUTn-1输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK2，在输入端子SB，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的输入端子SB，由此，将从输出端子OUTB输出的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1。输出端子M连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，将在移位寄存器电路中生成的内部信号Mn(信号CSRn)输入到闩锁电路CSLn。
另外，将前一行(第(n-1))行)的移位寄存器输出SRBOn-1，输入到移位寄存器电路SRn，并经由缓冲器，作为栅极信号Gn(SROn-1：SRBOn-1的反转信号)输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn输入电源(VDD)。
对第n行的闩锁电路CSLn输入从控制电路50(参照图1)输出的极性信号CMI和在移位寄存器电路SRn中生成的内部信号Mn(信号CSRn)。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，将从输出端子OUT输出的CS信号CSOUTn输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的输入端子SB，由此，将从输出端子OUTB输出的移位寄存器输出SRBOn+1输入到移位寄存器电路SRn+2。输出端子M连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，将在移位寄存器电路SRn+1中生成的内部信号Mn+1(信号CSRn+1)输入到闩锁电路CSLn+1。
另外，将前一行(第n行)的移位寄存器输出SRBOn输入到移位寄存器电路SRn+1，并经由缓冲器，作为栅极信号Gn+1(SROn：SRBOn的反转信号)输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1输入电源(VDD)。
对第(n+1)行的闩锁电路CSLn+1输入从控制电路50(参照图1)输出的极性信号CMI和在移位寄存器电路SRn+1中生成的内部信号Mn+1(信号CSRn+1)。闩锁电路CSLn+1的输出端子OUT连接到本行(第(n+1)行)CS总线15，由此，将从输出端子OUT输出的CS信号CSOUTn+1输入到本行的CS总线15。
接着，说明移位寄存器电路SR的动作。图5表示第(n-1)行、第n行和第(n+1)的移位寄存器电路SRn-1、SRn、SRn+1的详细结构。另外，各行的移位寄存器电路SR是与其相同的结构。以下，以第n行移位寄存器电路SRn为中心进行说明。
移位寄存器电路SRn如图5所示，具有RS型的触发器电路RS-FF、NAND电路和开关电路SW1、SW2。在触发器电路RS-FF的输入端子SB，如上所述，作为置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1(OUTB)。NAND电路的一个输入端子连接到触发器电路RS-FF的输出端子QB，另一个输入端子连接到移位寄存器电路SRn的输出端子OUTB。NAND电路的输出端子M连接到模拟开关电路SW1、SW2的控制电极，并连接到本行(第n行)的闩锁电路CSLn的时钟端子CK(参照图4)。在模拟开关电路SW1、SW2，输入从NAND电路输出的对模拟开关电路SW1、SW2各自的接通/切断进行控制的内部信号Mn(信号CSRn)。在模拟开关电路SW1的一个导通电极输入栅极时钟CKB(GCK2)，另一个导通电极连接到模拟开关电路SW2的一个导通电极，在模拟开关电路SW2的另一个导通电极输入电源(VDD)。开关电路SW1、SW2的连接点n连接到移位寄存器SRn的输出端子OUTB，并连接到NAND电路的一个输入端子和本行(第n行)的触发器电路RS-FF的输入端子RB。移位寄存器电路SRn的输出端子OUTB连接到下一行(第(n+1)行)的输入端子SB，由此，将本行(第n行)的移位寄存器输出SRBOn(OUTB)作为下一行(第(n+1)行)的移位寄存器电路SRn+1的置位信号输入。
在上述的结构中，移位寄存器电路SRn的输出OUTB作为复位信号，输入到触发器电路RS-FF的输入端子RB，所以移位寄存器电路SRn起到自复位型的触发器的作用。
以下使用图6说明该移位寄存器电路SRn的具体动作。
首先，当输入到移位寄存器电路SRn的置位信号SB(SRBOn-1)从高电平变为低电平(有效)时，触发器电路RS-FF的输出QB从高电平变为低电平，作为NAND电路的输出的内部信号Mn从低电平变为高电平(t1)。当内部信号Mn变为高电平时，模拟开关电路SW1接通，时钟CKB被输出到OUTB。由此，输出信号OUTB变为高电平。在低电平的输出QB和高电平的输出OUTB输入到NAND电路的期间(t1～t2)中，从NAND电路输出高电平的内部信号Mn，输出信号OUTB变为高电平。当置位信号SB变为高电平(t2)时，在该时刻，由于时钟信号CKB依然是高电平，所以触发器电路RS-FF没有被复位，输出QB维持低电平，内部信号Mn和输出信号OUTB维持高电平(t2～t3)。
接着，当时钟CKB变为低电平时(t3)，输出信号OUTB变为低电平，并且触发器电路RS-FF被复位，输出信号QB从低电平变为高电平。在NAND电路中，由于输入高电平的输出信号QB和低电平的输出信号OUTB，所以内部信号Mn维持高电平，输出信号OUTB维持低电平(t3～t4)。当时钟CKB从低电平变为高电平(t4)时，输出信号OUTB变为高电平，由于输入高电平的输出信号QB和高电平的输出信号OUTB到NAND电路，所以内部信号Mn从高电平切换为低电平。
通过这样生成的输出OUTB开始下一行(第(n+1)行)的移位寄存器电路SRn+1的动作，并进行本行(第n行)的移位寄存器电路SRn的复位动作。
这里，在移位寄存器电路SRn的内部生成的内部信号Mn，在从置位信号SB成为有效状态到复位信号RB(CKB)成为有效状态的期间，成为有效状态。而且，该内部信号Mn输入到本行(n行)的闩锁电路CSLn的时钟端子CK(图4的信号CSRn)。
接着，说明闩锁电路CSL的动作。图7表示第n行的闩锁电路CSLn的详细情况。另外，各行的闩锁电路CSL是与其相同的结构。以下，将各行的闩锁电路CSL称为闩锁电路CSLn进行说明。
在闩锁电路CSLn的时钟端子CK(参照图4)，如上所述，将移位寄存器电路SRn的内部信号Mn(信号CSRn)输入。在输入端子D，将从控制电路50(参照图1)输出的极性信号CMI输入。由此，在闩锁电路CSLn中，根据内部信号Mn的电位电平的变化(低电平→高电平或者高电平→低电平)，将极性信号CMI的输入状态(低电平或者高电平)作为表示电位电平的变化的CS信号CSOUTn输出。具体地讲，闩锁电路CSLn，当输入到时钟端子CK的内部信号Mn的电位电平是高电平时，将输入到输入端子D的极性信号CMI的输入状态(低电平或者高电平)输出，当输入到时钟端子CK上的内部信号Mn的电位电平从高电平变化成低电平时，将变化时刻的输入到输入端子D的极性信号CMI的输入状态(低电平或者高电平)闩锁，直到接着输入到时钟端子CK的内部信号Mn的电位电平变为高电平为止，保持闩锁的状态。然后，从闩锁电路CSLn的输出端子OUT作为表示电位电平的变化的CS信号CSOUTn输出。
另外，闩锁电路CSLn具体地讲例如能够通过图8的电路图所示的结构实现。如图所示，闩锁电路CSLn包括贯穿闩锁(latch through)电路4a和缓冲器4b。贯穿闩锁电路4a由4个晶体管、2个模拟开关电路SW11、SW12和一个反相器构成，缓冲器4b由2个晶体管构成。
(关于初始动作)
图9是表示在移位寄存器电路SR和D闩锁电路CSL中输入输出的各种信号的波形的时序图。图9表示液晶显示装置1的电源投入后的初始动作、显示视频的最初垂直扫描期间(第1帧)的动作和下一个垂直扫描期间(第2帧)的动作的各个波形。在这里，说明初始动作。
在液晶显示装置1的电源投入后的初始状态(初始时)，将时钟GCK1B、GCK2B、极性信号CMI设定为低电平。具体地讲，当将液晶显示装置1的电源投入时，从控制电路50(参照图1)输出GSPB等控制信号，根据这些信号，输出低电平的GCK1B、GCK2B和CMI。同时，将GSPB输入到初级(第0行)的移位寄存器电路SR0。
这里，如图5所示，移位寄存器电路SRn根据控制模拟开关电路SW1、SW2的内部信号Mn，输出CKB或者Vdd。即，在内部信号Mn有效(高电平)的期间，模拟开关电路SW1接通，持续输出CKB。然后，在输入到移位寄存器电路SRn的置位信号SB有效的期间，内部信号Mn维持有效状态(参照图6)。由此，在移位寄存器电路SRn中输入有效的信号的期间，内部信号Mn成为有效，并持续输出CKB。在初始状态下，由于将CKB设定为低电平，所以在移位寄存器电路SRn中输入有效的信号的期间，输出低电平的信号。
根据该结构，当在初级的移位寄存器电路SR0中输入GSPB时，同时在各移位寄存器电路SR中输入低电平的信号，并且内部信号M和输出信号OUTB(SRBO)成为有效。另外，为了便于说明，省略了信号配线等的内部延迟。
如上所述，在初始状态下，从各级的移位寄存器电路SR输出低电平的时钟CKB。另外，将从各级的移位寄存器电路SR输出的低电平的时钟CKB经由缓冲器(参照图4)，供给到对应的各栅极线GL，由此，所有栅极线GL成为有效。这里，例如通过在各源极线供给相对电极电位Vcom，能够在初始状态下将所有的像素电极的电位固定为Vcom。
在上述的动作中，将移位寄存器电路SRn的内部信号Mn输入到图8所示的闩锁电路CSLn。当在构成闩锁电路CSLn的贯穿闩锁电路4a的时钟端子CK输入有效(高电平)的内部信号Mn时，模拟开关电路SW11接通，输入到输入端子D的极性信号CMI(低电平)被输入到晶体管Tr1，通过晶体管Tr1接通，输出高电平(Vdd)的信号LABOn(参照图9)。当将从贯穿闩锁电路4a输出的信号LABOn输入到缓冲器4b时，晶体管Tr2接通，输出低电平(Vss)的信号CSOUTn(参照图9)。
当在贯穿闩锁电路4a的时钟端子CK输入无效(低电平)的内部信号Mn时，模拟开关电路SW11切断，模拟开关电路SW12接通。由此，在模拟开关电路SW11中，闩锁切断的时刻的极性信号CMI(低电平)，输出低电平(Vss)的信号CSOUTn(参照图9)。
像这样，在闩锁电路CSLn中，在从移位寄存器电路SRn输入有效的信号的期间，输出信号CSOUTn根据极性信号CMI的电位变化切换电位。由此，在初始状态下，由于极性信号CMI被设定为低电平，所以各行的闩锁电路CSLn的输出信号CSOUTn被固定为低电平。另外，在将从控制电路50(参照图1)输出的极性信号CMI设定为高电平的情况下，各行的闩锁电路CSLn的输出信号CSOUTn被固定为高电平。由此，电源刚刚投入后的不定状态(图9的斜线部)被消除，在显示视频的最初帧(第1帧)开始的时刻中，能够将CS信号的电位固定为一方(在图9的例子中是低电平)。由此，能够消除电源投入后且第1帧开始之前的显示不理想状况。
(关于第1、第2帧的动作)
接着，说明第1帧和第2帧的动作。这里主要说明第n行的移位寄存器电路SRn和闩锁电路CSLn的动作。
图10是表示在闩锁电路CSLn中输入输出的各种信号的波形的时序图。图10中，作为一个例子，表示第1行的闩锁电路CSL1和第2行的闩锁电路CSL2的时序图。
首先，说明第1行的各种信号波形的变化。
在初始状态下，如上所述，将从闩锁电路CSL1的输出端子OUT输出的CS信号CSOUT1的电位保持为低电平。
在第1帧中，当从栅极线驱动电路30供给栅极信号G1到第1行的栅极线12时，从移位寄存器电路SR1输出的内部信号M1(信号CSR1)被输入到贯穿闩锁电路4a的时钟端子CK。当将内部信号M1的电位变化(低→高；t11)输入时，此时输入到输入端子D的极性信号CMI的输入状态即高电平被传送，直到接着有输入到时钟端子CK的内部信号M1的电位变化(高→低；t13)(内部信号M1为高电平的期间；t11～t13)为止，将极性信号CMI的电位变化输出。在内部信号M1为高电平的期间，当极性信号CMI从高电平变化成低电平(t12)时，贯穿闩锁电路4a的输出LABO1从低电平切换为高电平。接着，当在时钟端子CK输入内部信号M1的电位变化(高→低；t13)时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，在第2帧中，直到有内部信号M1的电位变化(低→高；t14)为止，输出LABO1保持高电平。输出LABO1被输入到缓冲器4b，由此，从闩锁电路CSL1的输出端子OUT输出图10所示的CSOUT1。
在第2帧中，同样地，当从栅极线驱动电路30供给栅极信号G1到第1行的栅极线12时，从移位寄存器电路SR1输出的内部信号M1(信号CSR1)被输入到贯穿闩锁电路4a的时钟端子CK。当内部信号M1从低电平变化成高电平(t14)时，此时输入到输入端子D的极性信号CMI的输入状态即低电平被传送。在内部信号M1为高电平的期间(t14～t16)，由于将极性信号CMI的电位变化输出，所以当极性信号CMI从低电平变化成高电平(t15)时，贯穿闩锁电路4a的输出LABO1从高电平切换为低电平。接着，当在时钟端子CK输入内部信号M1的电位变化(高→低；t16)时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，直到在第3帧中有内部信号M1的电位变化为止，输出LABO1保持低电平。输出LABO1被输入到缓冲器4b，由此，从闩锁电路CSL1的输出端子OUT输出图10所示的CSOUT1。
将这样生成的CS信号CSOUT1供给到第1行的CS总线15。另外，第3帧的输出成为将第2帧的输出波形的电位电平反转的波形，在第4帧以后，交互输出成为与第2帧和第3帧相同的输出波形的信号。
接着，说明第2行的各种信号波形的变化。
在初始状态下，与第一行同样，将从闩锁电路CSL2的输出端子OUT输出的CS信号CSOUT2的电位保持为低电平。
在第1帧中，当从栅极线驱动电路30供给栅极信号G2到第2行的栅极线12时，从移位寄存器电路SR2输出的内部信号M2(信号CSR2)被输入到贯穿闩锁电路4a的时钟端子CK。当将内部信号M2的电位变化(低→高；t21)输入时，此时输入到输入端子D上的极性信号CMI的输入状态即低电平被传送，直到接着有输入到时钟端子CK的内部信号M2的电位变化(高→低；t23)(内部信号M2为高电平的期间；t21～t23)为止，将极性信号CMI的电位变化输出。在内部信号M2为高电平的期间，当极性信号CMI从低电平变化成高电平(t22)时，贯穿闩锁电路4a的输出LABO2从高电平切换为低电平。接着，当在时钟端子CK输入内部信号M2的电位变化(高→低；t23)时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，直到在第2帧中有内部信号M2的电位变化(低→高；t24)为止，输出LABO2保持低电平。输出LABO2被输入到缓冲器4b，由此，从闩锁电路CSL2的输出端子OUT输出图10表示的CSOUT2。
在第2帧中同样地，当从栅极线驱动电路30供给栅极信号G2到第2行的栅极线12时，从移位寄存器电路SR2输出的内部信号M2(信号CSR2)被输入到贯穿闩锁电路4a的时钟端子CK。当内部信号M2从低电平变化成高电平(t24)时，此时输入到输入端子D的极性信号CMI的输入状态即高电平被传送。在内部信号M2为高电平的期间(t24～t26)，由于将极性信号CMI的电位变化输出，所以当极性信号CMI从高电平变化成低电平(t25)时，贯穿闩锁电路4a的输出LABO2从低电平切换为高电平。接着，当在时钟端子CK输入内部信号M2的电位变化(高→低；t26)时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，直到在第3帧中有内部信号M2的电位变化为止，输出LABO2保持高电平。输出LABO2被输入到缓冲器4b，由此，从闩锁电路CSL2的输出端子OUT输出图10所示的CSOUT2。
将这样生成的CS信号CSOUT2供给到第2行的CS总线15。另外，在第3帧以后，交互输出成为与第1帧和第2帧相同的输出波形的信号。
而且，上述第1行的动作和第2行的动作与各奇数行和各偶数行的闩锁电路的动作对应。
像这样，通过与各行对应的闩锁电路CSL1、CSL2、CSL3、……，在包括第1帧的所有帧中，以使本行的栅极信号下降的时刻(TFT13从接通切换为切断的时刻)的CS信号的电位在相邻的行中相互不同的方式，输出该CS信号。由此，在所有的帧中，能够使CS总线驱动电路40合理地动作。
如上所述，根据本液晶显示装置1，将在移位寄存器电路SRn的内部生成的信号(内部信号M)直接输入到同一行(第n行)的闩锁电路CSLn。另外，内部信号M在电源投入以后的初始状态下始终为有效(在上述的例子中是高电平)，另一方面，在第1帧以后，根据输入到移位寄存器电路的时钟切换电位电平。由此，在初始状态下，通过将输入到闩锁电路CSLn的输入端子D的信号固定为一方的电位(低电平或者高电平)，将闩锁电路CSLn的输出CSOUTn(CS信号)固定为该一方的电位电平(低电平或者高电平)，使得在第1帧以后，本行的栅极信号下降的时刻的电位在相邻的行中相互不同。由此，能够将所有行的CS总线进行初始化，并能够使CS总线驱动电路40合理地动作。
另外，根据上述结构，由于不需要图25所示的输入用于将保持电容配线(CS总线)初始化的信号的信号线和控制电路，所以能够比现有的结构减小显示驱动电路的电路面积。由此，能够实现显示品质高的小型的液晶显示装置和窄边框的液晶显示面板。
(实施例2)
根据图11～图15说明本发明的其它实施例如下。另外，为了说明方便，在具有与上述实施例1中表示的部件相同功能的部件上标注相同的符号，省略其说明。另外，关于在实施例1中定义的用语，只要没有特别说明，则在本实施例中也遵循其定义使用。
图11是表示实施例2的液晶显示装置1中的各种信号的波形的时序图。在本实施例2中，以进行帧反转驱动的情况为例进行说明。图11所示的各种信号与图3所示的信号相同，GSP是栅极起动脉冲，GCK1(CK)和GCK2(CKB)是栅极时钟，CMI是极性信号。在本实施例2的液晶显示装置1中的图示的时序图中，极性信号CMI的电位变化的时刻和CS信号的输出波形与实施例1的情况不同，其它相同。
在本实施例2中，如图11所示，在初始状态下，CS信号CS1、CS2、CS3的每一个都被固定为一方的电位(图11中是低电平)。在第1帧中，第1行的CS信号CS1、第2行的CS信号CS2和第3行的CS信号CS3的每一个在对应的栅极信号G1、G2、G3下降了以后，从低电平切换为高电平。在第2帧中，第1行的CS信号CS1、第2行的CS信号CS2和第3行的CS信号CS3的每一个在对应的栅极信号G1、G2、G3下降了以后，从高电平切换为低电平。
这里，源极信号S成为具有与视频信号所示的灰度对应的振幅，且在每一帧极性相反的信号。另外，图11中，由于假定显示一样的视频的情况，所以源极信号S的振幅一定。而且，CS信号CS1、CS2、CS3采用在对应的栅极信号G1、G2、G3的下降沿之后反转，且其反转方向在相邻的行中相互成为相同关系的波形。
像这样，在第1帧中，栅极信号下降的时刻的CS信号电位在所有的行中成为负极性，在第2帧中，栅极信号下降的时刻的CS信号的电位在所有的行中成为正极性。因此，由于像素电极14的电位Vpix1、Vpix2、Vpix3的每一个都成为根据CS信号CS1、CS2、CS3合理地移动，所以如果输入同一灰度的源极信号S，则相对电极电位与移动后的像素电极14的电位的电位差在正极性和负极性中都相同。其结果是，在帧反转驱动中，能够合理地实现CC驱动。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。图12表示栅极线驱动电路30和CS总线驱动电路40的结构。以下为了说明方便，将第n行的接着的扫描方向(图4中的箭头方向)的行(线)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧挨着的前行(前一行)表示为第(n-1)行。
如图12所示，栅极线驱动电路30与各行对应地具有多个移位寄存器电路SR，CS总线驱动电路40与各行对应地具有多个保持电路(闩锁电路、存储器电路)CSL。栅极线驱动电路30设置在液晶显示面板10的一侧，CS总线驱动电路40设置在另一侧。在这里为了说明方便，举出与第(n-1)行、第n行、第(n+1)行对应的移位寄存器电路SRn-1、SRn、SRn+1和闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1被输入到移位寄存器电路SRn。输出端子OUTB经由缓冲器，连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，移位寄存器电路SRn-1的输出信号SRBOn-1(与栅极信号Gn对应)被输入到闩锁电路CSLn-1。
另外，将前一行(第(n-2)行)的移位寄存器输出SRBOn-2，输入到移位寄存器SRn-1，并经由缓冲器，作为栅极信号Gn-1输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1输入电源(VDD)。
在第(n-1)行的闩锁电路CSLn-1输入从控制电路50(参照图1)输出的极性信号CMI和栅极信号Gn。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1被输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK2，在输入端子SB，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn被输入到移位寄存器电路SRn+1。输出端子OUTB经由缓冲器，连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，移位寄存器电路SRn的输出信号SRBOn(与栅极信号Gn+1对应)被输入到闩锁电路CSLn。
另外，将前一行(第(n-1)行)的移位寄存器输出SRBOn-1，输入到移位寄存器SRn，并经由缓冲器，作为栅极信号Gn输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn输入电源(VDD)。
在第n行的闩锁电路CSLn输入从控制电路50(参照图1)输出的极性信号CMI和栅极信号Gn+1。闩锁电路CSLn的输出端子OUT连接到本行(第n行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn被输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1被输入到移位寄存器电路SRn+2。输出端子OUTB经由缓冲器，连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，移位寄存器电路SRn+1的输出信号SRBOn+1(与栅极信号Gn+2对应)被输入到闩锁电路CSLn+1。
另外，将前一行(第n行)的移位寄存器输出SRBOn，输入到移位寄存器SRn+1，并经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1输入电源(VDD)。
在第(n+1)行的闩锁电路CSLn+1输入从控制电路50(参照图1)输出的极性信号CMI和栅极信号Gn+2。闩锁电路CSLn+1的输出端子OUT连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1被输入到本行的CS总线15。
移位寄存器电路SR的结构与图5所示的实施例1相同，其动作为图6表示的波形。在这里省略其说明。
接着，使用图13说明闩锁电路CSL的动作。
在闩锁电路CSLn的时钟端子CK(参照图12)，与上述相同，输入栅极信号Gn+1。在输入端子D，输入从控制电路50(参照图1)输出的极性信号CMI。由此，在闩锁电路CSLn中，根据栅极信号Gn+1的电位电平的变化(低电平→高电平或者高电平→低电平)，作为表示电位电平变化的CS信号CSOUTn，输出极性信号CMI的输入状态(低电平或者高电平)。具体地讲，闩锁电路CSLn当输入到时钟端子CK的栅极信号Gn+1的电位电平是高电平时，输出在输入端子D输入的极性信号CMI的输入状态(低电平或者高电平)，当输入到时钟端子CK的栅极信号Gn+1的电位电平从高电平变化成低电平时，将输入到变化了的时刻的输入端子D的极性信号CMI的输入状态(低电平或者高电平)闩锁，直到接着输入到时钟端子CK的栅极信号Gn+1的电位电平变为高电平为止，保持闩锁的状态。而且，从闩锁电路CSLn的输出端子OUT，作为表示电位电平的变化的CS信号CSOUTn输出。
另外，闩锁电路CSLn具体地讲，例如能够由图14的电路图所示的结构实现。如图所示，闩锁电路CSLn包括贯穿闩锁电路4a和缓冲器4b。贯穿闩锁电路4a由4个晶体管、2个模拟开关电路SW11和SW12和1个反相器构成，缓冲器4b由2个晶体管构成。
(关于初始动作)
图15是表示在移位寄存器电路SR和D闩锁电路CSL中输入输出的各种信号的波形的时序图。图15表示液晶显示装置1的电源投入后的初始动作、显示视频的最初垂直扫描期间(第1帧)的动作和下一个垂直扫描期间(第2帧)的动作的各个波形。在这里，说明初始动作。
在液晶显示装置1的电源投入后的初始状态(初始时)中，将时钟GCK1B、GCK2B、极性信号CMI设定为低电平。具体地讲，当投入液晶显示装置1的电源时，从控制电路50(参照图1)输出GSPB等控制信号，根据这些信号，输出低电平的GCK1B、GCK2B和CMI。同时，将GSPB输入到初级(第0行)的移位寄存器电路SR0。
这里，如图5所示，移位寄存器电路SRn根据控制模拟开关电路SW1、SW2的内部信号Mn，输出CKB或者Vdd。即，在内部信号Mn有效(高电平)的期间，模拟开关电路SW1接通，持续输出CKB。然后，在输入到移位寄存器电路SRn的置位信号SB有效的期间，内部信号Mn维持有效状态(参照图6)。由此，在移位寄存器电路SRn中输入有效的信号的期间，内部信号Mn成为有效，并持续输出CKB。在初始状态下，由于将CKB设定为低电平，所以在移位寄存器电路SRn中输入有效的信号的期间，输出低电平的信号。
根据该结构，当在初级的移位寄存器电路SR0中输入GSPB时，同时在各移位寄存器电路SR中输入低电平的信号，并且内部信号M和输出信号OUTB(SRBO)成为有效。另外，为了方便说明，省略了信号配线等的内部延迟。
如上所述，在初始状态下，从各级的移位寄存器电路SR输出低电平的时钟CKB。另外，从各级的移位寄存器电路SR输出的低电平的时钟CKB经由缓冲器(参照图12)，被供给到对应的各栅极线GL，由此，所有栅极线GL成为有效。这里，例如通过在各源极线供给相对电极电位Vcom，能够在初始状态下将所有的像素电极的电位固定为Vcom。
在上述的动作中，经由缓冲器从移位寄存器电路SRn输出的信号(栅极信号Gn+1)，被输入到图14所示的闩锁电路CSLn。当在构成闩锁电路CSLn的贯穿闩锁电路4a的时钟端子CK输入有效(高电平)的栅极信号Gn+1时，模拟开关电路SW11接通，输入到输入端子D的极性信号CMI(低电平)被输入到晶体管Tr1，晶体管Tr1接通，由此输出高电平(Vdd)的信号LABOn(参照图15)。当将从贯穿闩锁电路4a输出的信号LABOn输入到缓冲器4b时，晶体管Tr2接通，输出低电平(Vss)的信号CSOUTn(参照图15)。
当在贯穿闩锁电路4a的时钟端子CK输入无效(低电平)的栅极信号Gn+1时，模拟开关电路SW11切断，模拟开关电路SW12接通。由此，将模拟开关电路SW11切断了的时刻的极性信号CMI(低电平)闩锁，输出低电平(Vss)的信号CSOUTn(参照图15)。
像这样，在闩锁电路CSLn中，输出信号CSOUTn在从移位寄存器电路SRn输入有效的信号的期间，根据极性信号CMI的电位变化切换电位。由此，在初始状态下，由于极性信号CMI被设定为低电平，所以各行的闩锁电路CSLn的输出信号CSOUTn被固定为低电平。另外，在将从控制电路50(参照图1)输出的极性信号CMI设定为高电平的情况下，各行的闩锁电路CSLn的输出信号CSOUTn被固定为高电平。由此，电源刚刚投入后的不定状态(图15的斜线部)被消除，在显示视频的最初帧(第1帧)开始的时刻，能够将CS信号的电位固定为一方(在图15的例子中是低电平)。由此，能够消除电源投入后且第1帧开始前的显示不理想状况。
(关于第1、第2帧的动作)
接着，使用图15说明第1帧和第2帧的动作。这里主要说明第n行的移位寄存器电路SRn和闩锁电路CSLn的动作。
在初始状态下，如上所述，将从闩锁电路CSLn的输出端子OUT输出的CS信号CSOUTn的电位保持为低电平。
在第1帧中，将从移位寄存器电路SRn输出的栅极信号Gn+1输入到贯穿闩锁电路4a的时钟端子CK。当将栅极信号Gn+1的电位变化(低→高)输入时，此时输入到输入端子D的极性信号CMI的输入状态即高电平被传送，直到接着有输入到时钟端子CK的栅极信号Gn+1的电位变化(高→低)(栅极信号Gn+1为高电平的期间)为止，将极性信号CMI的电位变化输出。在栅极信号Gn+1为高电平的期间，由于极性信号CMI是高电平，所以贯穿闩锁电路4a的输出LABOn输出低电平。接着，当在时钟端子CK输入栅极信号Gn+1的电位变化(高→低)时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，在第2帧中，直到有栅极信号Gn+1的电位变化(低→高)为止，输出LABOn保持低电平。输出LABOn被输入到缓冲器4b，由此，从闩锁电路CSLn的输出端子OUT输出图15所示的CSOUTn(高电平)。
在第2帧中同样地，将从移位寄存器电路SRn输出的栅极信号Gn+1输入到贯穿闩锁电路4a的时钟端子CK。当栅极信号Gn+1从低电平变化成高电平时，此时的输入到输入端子D的极性信号CMI的输入状态即低电平被传送。在栅极信号Gn+1为高电平的期间，由于极性信号CMI是高电平，所以贯穿闩锁电路4a的输出LABOn输出高电平。接着，当在时钟端子CK输入栅极信号Gn+1的电位变化(高→低)时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，在第3帧中，直到有栅极信号Gn+1的电位变化为止，输出LABOn保持高电平。输出LABOn被输入到缓冲器4b，由此，从闩锁电路CSLn的输出端子OUT输出图15所示的CSOUTn(低电平)。
将这样生成的CS信号CSOUTn供给到第n行的CS总线15。另外，在第3帧以后，交互输出成为与第1帧和第2帧相同的输出波形的信号。另外，在本实施例中，由于是帧反转驱动，所以在所有行中，进行与上述相同的动作。
像这样，在帧反转驱动的液晶显示装置中，对于所有的帧，能够使CS总线驱动电路40合理地动作。
另外，根据上述结构，由于不需要图25所示的输入用于将CS总线初始化的信号的信号线和控制电路，所以能够比现有的结构减小显示驱动电路的电路面积。由此，能够实现显示品质高的小型的液晶显示装置和窄边框的液晶显示面板。
(实施例3)
根据图16～图20说明本发明的其它实施例如下。另外，为了说明方便，在具有与上述实施例1中表示的部件相同功能的部件上标注相同的符号，省略其说明。另外，关于在实施例1中定义的用语，只要没有特别说明，则在本实施例中也遵循其定义使用。
图16是表示实施例3的液晶显示装置1中的各种信号的波形的时序图。在本实施例3中，在上述实施例2的结构中进行1线(1H)反转驱动。图16所示的各种信号与图3所示的信号相同，GSP是栅极起动脉冲，GCK1(CK)和GCK2(CKB)是栅极时钟，CMI1、CMI2是极性信号。在本实施例3中，输入相互的相位不同的2个极性信号CMI1、CMI2。
在本实施例3中，如图16所示，在初始状态下，CS信号CS1固定为高电平，CS信号CS2固定为低电平，CS信号CS3固定为高电平。在第1帧中，第1行的CS信号CS1和第3行的CS信号CS3的分别与下一行的栅极信号G2、G4的上升沿同步，从高电平切换为低电平，第2行的CS信号CS2与下一行的栅极信号G3的上升沿同步，从高电平切换为低电平。因此，在各行中，对应的行的栅极信号下降的时刻的CS信号的电位与相邻的行中的CS信号的电位相互不同。例如，在CS信号CS1中，在对应的栅极信号线G1下降的时刻是高电平，在CS信号CS2中，在对应的栅极信号G2下降的时刻是低电平，在CS信号CS3中，在对应的栅极信号G3下降的时刻是高电平。
这里，源极信号S成为具有与视频信号表示的灰度对应的振幅，且在每1H期间极性反转的信号。
根据上述驱动，由于能够在各行中将初始状态中的CS信号的电位固定为一方(低电平或者高电平)，所以能够消除初始时的显示不理想状况。另外，在第1帧以后能够合理移动像素电极的电位。
在这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。图17表示栅极线驱动电路30和CS总线驱动电路40的结构。以下为了说明方便，将第n行的接着的扫描方向(图4中的箭头方向)的行(线)(下一行)表示为第(n+1)行，将与其相反方向的第n行的紧前面的行(前一行)表示为第(n-1)行。
如图17所示，栅极线驱动电路30与各行对应地具有多个移位寄存器电路SR，CS总线驱动电路40与各行对应地具有多个保持电路(闩锁电路、存储器电路)CSL。栅极线驱动电路30设置在液晶显示面板10的一侧，CS总线驱动电路40设置在另一侧。这里，为了说明方便，举出与第(n-1)行、第n行、第(n+1)行对应的移位寄存器电路SRn-1、SRn、SRn+1和闩锁电路CSLn-1、CSLn、CSLn+1的例子。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟信号GCK1，在输入端子SB，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1被输入到移位寄存器电路SRn。输出端子OUTB经由缓冲器，连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，移位寄存器电路SRn-1的输出信号SRBOn-1(与栅极信号Gn对应)被输入到闩锁电路CSLn-1。
另外，将前一行(第(n-2)行)的移位寄存器输出SRBOn-2，输入到移位寄存器电路SRn-1，并经由缓冲器，作为栅极信号Gn-1输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1输入电源(VDD)。
在第(n-1)行的闩锁电路CSLn-1输入从控制电路50(参照图1)输出的极性信号CMI1和栅极信号Gn。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1被输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK2，在输入端子SB，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn被输入到移位寄存器电路SRn+1。输出端子OUTB经由缓冲器，连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，移位寄存器电路SRn的输出信号SRBOn(与栅极信号Gn+1对应)被输入到闩锁电路CSLn。
另外，将前一行(第(n-1))行)的移位寄存器，输出SRBOn-1输入到移位寄存器电路SRn，并经由缓冲器，作为栅极信号Gn输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn输入电源(VDD)。
在第n行的闩锁电路CSLn输入从控制电路50(参照图1)输出的极性信号CMI2和栅极信号Gn+1。闩锁电路CSLn的输出端子OUT连接到本行(第n行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn被输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1被输入到移位寄存器电路SRn+2。输出端子OUTB经由缓冲器，连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，移位寄存器电路SRn+1的输出信号SRBOn+1(与栅极信号Gn+2对应)被输入到闩锁电路CSLn+1。
另外，将前一行(第n行)的移位寄存器输出SRBOn，输入到移位寄存器电路SRn+1，并经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1输入电源(VDD)。
在第(n+1)行的闩锁电路CSLn+1输入从控制电路50(参照图1)输出的极性信号CMI1和栅极信号Gn+2。闩锁电路CSLn+1的输出端子OUT连接到本行(第(n+1)行)CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1被输入到本行的CS总线15。
移位寄存器电路SR的结构与图5所示的实施例1相同，其动作为图6表示的波形。在这里省略其说明。
接着，使用图18说明闩锁电路CSL的动作。
在闩锁电路CSLn的时钟端子CK(参照图17)，如上所述，输入栅极信号Gn+1。在输入端子D，输入从控制电路50(参照图1)输出的极性信号CMI2。由此，在闩锁电路CSLn中，根据栅极信号Gn+1的电位电平的变化(低电平→高电平或者高电平→低电平)，作为表示电位电平的变化的CS信号CSOUTn，输出极性信号CMI2的输入状态(低电平或者高电平)。具体地讲，闩锁电路CSLn当输入到时钟端子CK的栅极信号Gn+1的电位电平是高电平时，输出在输入端子D输入的极性信号CMI2的输入状态(低电平或者高电平)，当输入到时钟端子CK的栅极信号Gn+1的电位电平从高电平变化成低电平时，将发生变化的时刻的输入到输入端子D的极性信号CMI2的输入状态(低电平或者高电平)闩锁，直到接着输入到时钟端子CK的栅极信号Gn+1的电位电平成为高电平为止，保持闩锁的状态。然后，从闩锁电路CSLn的输出端子OUT作为表示电位电平的变化的CS信号CSOUTn输出。
另外，闩锁电路CSLn具体地讲例如能够由图19的电路图所示的结构实现。如图所示，闩锁电路CSLn构成为包括贯穿闩锁电路4a和缓冲器4b。贯穿闩锁电路4a由4个晶体管、2个模拟开关电路SW11和SW12和一个反相器构成，缓冲器4b由2个晶体管构成。
(关于初始动作)
图20是表示在移位寄存器电路SR和D闩锁电路CSL中输入输出的各种信号的波形的时序图。图20表示液晶显示装置1的电源投入后的初始动作、显示视频的最初垂直扫描期间(第1帧)的动作和下一个垂直扫描期间(第2帧)的动作的各个波形。在这里，说明初始动作。
在液晶显示装置1的电源投入后的初始状态(初始时)下，将时钟GCK1B、GCK2B设定为低电平。将极性信号CMI1在初始状态下设定为低电平，将极性信号CMI2在初始状态下设定为高电平。极性信号CMI1、CMI2在第1帧以后成为相同的波形。具体地讲，当投入液晶显示装置1的电源时，从控制电路50(参照图1)输出GSPB等控制信号，根据这些信号，输出低电平的GCK1B、GCK2B、CMI1和高电平的CMI2。同时，将GSPB输入到初级(第0行)的移位寄存器电路SR0。
这里，如图5所示，移位寄存器电路SRn根据控制模拟开关电路SW1、SW2的内部信号Mn，输出CKB或者Vdd。即，在内部信号Mn有效(高电平)的期间，模拟开关电路SW1接通，持续输出CKB。而且，在输入到移位寄存器电路SRn的置位信号SB有效的期间，内部信号Mn维持有效状态(参照图6)。由此，在移位寄存器电路SRn中输入有效的信号的期间，内部信号Mn成为有效，并且持续输出CKB。在初始状态下，由于将CKB设定为低电平，所以在移位寄存器电路SRn中输入有效的信号的期间，输出低电平的信号。
根据该结构，当在初级的移位寄存器电路SR0中输入GSPB时，同时在各移位寄存器电路SR中输入低电平的信号，并且内部信号M和输出信号OUTB(SRBO)成为有效。另外，为了方便说明，省略了信号配线等的内部延迟。
如上所述，在初始状态下，从各级的移位寄存器电路SR输出低电平的时钟CKB。另外，从各级的移位寄存器电路SR输出的低电平的时钟CKB经由缓冲器(参照图17)，被供给到对应的各栅极线GL，由此，所有栅极线GL成为有效。这里，例如通过在各源极线供给相对电极电位Vcom，能够在初始状态下将所有的像素电极的电位固定为Vcom。
在上述的动作中，经由缓冲器，从移位寄存器电路SRn输出的信号(栅极信号Gn+1)被输入到图17所示的闩锁电路CSLn。当在构成闩锁电路CSLn的贯穿闩锁电路4a的时钟端子CK输入有效(高电平)的栅极信号Gn+1时，模拟开关电路SW11接通，输入到输入端子D的极性信号CMI2(低电平)被输入到晶体管Tr3，晶体管Tr1接通，由此输出低电平(Vss)的信号LABOn(参照图20)。当从贯穿闩锁电路4a输出的信号LABOn输入到缓冲器4b时，晶体管Tr4接通，输出高电平(Vdd)的信号CSOUTn(参照图20)。
当在贯穿闩锁电路4a的时钟端子CK输入无效(低电平)的栅极信号Gn+1时，模拟开关电路SW11切断，模拟开关电路SW12接通。由此，模拟开关电路SW11切断了的时刻的极性信号CMI2(低电平)被闩锁，输出低电平(Vdd)的信号CSOUTn(参照图20)。
像这样，在闩锁电路CSLn中，输出信号CSOUTn在从移位寄存器电路SRn输入有效的信号的期间，根据极性信号CMI2的电位变化切换电位。由此，在初始状态下，由于将极性信号CMI2设定为高电平，所以闩锁电路CSLn的输出信号CSOUTn固定为高电平。由此，电源刚刚投入后的不定状态(图20的斜线部)被消除，在显示视频的最初帧(第1帧)开始的时刻中，能够将CS信号的电位固定为一方(在第n行中是高电平)。由此，能够消除电源投入后且第1帧开始前的显示不理想状况。另外，在相邻的第(n-1)行、第(n+1)行中，CS信号的电位固定为低电平。
(关于第1、第2帧的动作)
接着，使用图20说明第1和第2帧的动作。这里主要说明第n行的移位寄存器电路SRn和闩锁电路CSLn的动作。
首先，说明第n行的各种信号波形的变化。
在初始状态下，如上所述，从闩锁电路CSLn的输出端子OUT输出的CS信号CSOUTn的电位保持为高电平。
在第1帧中，从移位寄存器电路SRn输出的栅极信号Gn+1被输入到贯穿闩锁电路4a的时钟端子CK。当将栅极信号Gn+1的电位变化(低→高)输入时，此时输入到输入端子D的极性信号CMI2的输入状态即低电平被传送，直到接着有输入到时钟端子CK的栅极信号Gn+1的电位变化(高→低)(栅极信号Gn+1为高电平的期间)为止，输出极性信号CMI2的电位变化。在栅极信号Gn+1为高电平的期间，由于极性信号CMI2是低电平，所以贯穿闩锁电路4a的输出LABOn输出高电平。接着，当在时钟端子CK输入栅极信号Gn+1的电位变化(高→低)时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，在第2帧中，直到有栅极信号Gn+1的电位变化(低→高)为止，输出LABOn保持高电平。输出LABOn被输入到缓冲器4b，由此，从闩锁电路CSLn的输出端子OUT输出图20所示的CSOUTn(低电平)。
在第2帧中同样地，从移位寄存器电路SRn输出的栅极信号Gn+1被输入到贯穿闩锁电路4a的时钟端子CK。当栅极信号Gn+1从低电平变化成高电平时，此时输入到输入端子D的极性信号CMI2的输入状态即高电平被传送。在栅极信号Gn+1为高电平的期间，由于输出极性信号CMI2是高电平，所以贯穿闩锁电路4a的输出LABOn输出低电平。接着，当在时钟端子CK输入栅极信号Gn+1的电位变化(高→低)时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，直到在第3帧中有栅极信号Gn+1的电位变化为止，输出LABOn保持低电平。输出LABOn被输入到缓冲器4b，由此，从闩锁电路CSLn的输出端子OUT输出图20所示的CSOUTn。
将这样生成的CS信号CSOUTn供给到第n行的CS总线15。另外，在第3帧以后，交互输出成为与第1帧和第2帧相同的输出波形的信号。
接着，说明第(n+1)行的各种信号波形的变化。
在初始状态下，如上所述，从闩锁电路CSL n+1的输出端子OUT输出的CS信号CSOUT n+1的电位保持为低电平。
在第1帧中，从移位寄存器电路SRn+1输出的栅极信号Gn+2被输入到贯穿闩锁电路4a的时钟端子CK。当输入栅极信号Gn+2的电位变化(低→高)时，此时输入到输入端子D上的极性信号CMI1的输入状态即高电平被传送，直到接着有输入到时钟端子CK的栅极信号Gn+2的电位变化(高→低)(栅极信号Gn+2为高电平的期间)为止，输出极性信号CMI1的电位变化。在栅极信号Gn+2为高电平的期间，由于极性信号CMI1是高电平，所以贯穿闩锁电路4a的输出LABOn输出低电平。接着，当在时钟端子CK输入栅极信号Gn+2的电位变化(高→低)时，此时的极性信号CMI1的输入状态即高电平被闩锁。之后，直到在第2帧中有栅极信号Gn+2的电位变化(低→高)为止，输出LABOn+1保持低电平。输出LABO n+1被输入到缓冲器4b，由此，从闩锁电路CSLn+1的输出端子OUT输出图20所示的CSOUTn+1(高电平)。
在第2帧中同样地，从移位寄存器电路SRn+1输出的栅极信号Gn+2输入被到贯穿闩锁电路4a的时钟端子CK。当栅极信号Gn+2从低电平变化成高电平时，此时输入到输入端子D的极性信号CMI1的输入状态即低电平被传送。在栅极信号Gn+2为高电平的期间，由于输出极性信号CMI1是低电平，所以贯穿闩锁电路4a的输出LABOn+1输出高电平。接着，当在时钟端子CK输入栅极信号Gn+2的电位变化(高→低)时，此时的极性信号CMI1的输入状态即低电平被闩锁。之后，直到在第3帧中有栅极信号Gn+2的电位变化为止，输出LABOn+1保持高电平。输出LABO n+1被输入到缓冲器4b，由此，从闩锁电路CSLn+1的输出端子OUT输出图20所示的CSOUT n+1(低电平)。
将这样生成的CS信号CSOUTn+1供给到第(n+1)行的CS总线15。另外，在第3帧以后，交互输出成为与第1帧和第2帧相同的输出波形的信号。而且，上述第n行的动作和第(n+1)行的动作与各奇数行和各偶数行中的闩锁电路的动作对应。
像这样，通过与各行对应的闩锁电路CSL1、CSL2、CSL3、……，在包括第1帧的所有帧中，以使本行的栅极信号下降的时刻(TFT13从接通切换为切断的时刻)的CS信号的电位在相邻的行中相互不同的方式，输出该CS信号。由此，在1H反转驱动的液晶显示装置中，对于所有的帧中，能够使CS总线驱动电路40合理地动作。
(实施例4)
图21是表示本实施例4的液晶显示装置1的结构的框图。在该液晶显示装置中，一体形成栅极线驱动电路30和CS总线驱动电路40，并且在CS总线驱动电路40中输入相位相互不同的2个极性信号CMI1、CMI2。以下说明具体的结构。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟信号CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)移位寄存器电路SRn的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1被输入到移位寄存器电路SRn。输出端子OUTB经由缓冲器，连接到本行(第(n-1)行)的栅极线12，由此，在栅极线12供给栅极信号Gn-1。
在第(n-1)行的闩锁电路CSLn-1输入从控制电路50(参照图1)输出的极性信号CMI1和下一行(第n行)的移位寄存器输出SRBOn。闩锁电路CSLn-1的输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1被输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK2，在输入端子SB，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn被输入到移位寄存器电路SRn+1。输出端子OUTB经由缓冲器，连接到本行(第n行)的栅极线12，由此，在栅极线12供给栅极信号线Gn。另外，输出端子OUTB连接到前一行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，移位寄存器电路SRn的输出信号SRBOn被输入到闩锁电路CSLn-1。
在第n行的闩锁电路CSLn输入从控制电路50(参照图1)输出的极性信号CMI2和下一行(第(n+1)行)的移位寄存器输出SRBOn+1。闩锁电路CSLn的输出端子OUT连接到本行(第n行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn被输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行的移位寄存器电路SRn+2的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1被输入到移位寄存器电路SRn+2。输出端子OUTB经由缓冲器连接到本行(第(n+1)行)的栅极线12，由此，在栅极线12供给栅极信号线Gn+1。另外，输出端子OUTB连接到前一行(第n行)的闩锁电路CSLn的时钟端子CK，由此，移位寄存器电路SRn+1的输出信号SRBOn+1被输入到闩锁电路CSLn。
在第(n+1)行的闩锁电路CSLn+1输入从控制电路50(参照图1)输出的极性信号CMI1和下一行(第(n+2)行)的移位寄存器输出SRBOn+2。闩锁电路CSLn+1的输出OUTB连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUTB输出的CS信号CSOUTn+1被输入到本行的CS总线15。
图22是表示在本实施例4中的移位寄存器电路SR和D闩锁电路CSL中输入输出的各种信号的波形的时序图。如该图所示，在初始时，成为与上述实施例3相同的波形。即，在闩锁电路CSLn中，输出信号CSOUTn，在从移位寄存器电路SRn输入有效的信号的期间，由于根据极性信号CMI2的电位变化切换电位，所以固定为高电平。另外，在相邻的第(n-1)行、第(n+1)行中，输出信号CSOUTn-1、CSOUTn+1由于根据极性信号CMI1的电位变化切换电位，所以固定为低电平。由此，电源刚刚投入后的不定状态(图22的斜线部分)被消除，在显示视频的最初帧(第1帧)开始的时刻，能够将CS信号的电位固定为高电平或者低电平。由此，能够消除电源投入后且第1帧开始前的显示不理想状况。
关于第1、第2帧的动作由于与上述实施例3相同，所以省略说明。根据图22表示的动作，通过与各行对应的闩锁电路CSL1、CSL2、CSL3、……，在包括第1帧的所有帧中，以使本行的栅极信号下降的时刻(TFT13从接通断切换为切断的时刻)的CS信号的电位在相邻的行中相互不同的方式，输出该CS信号。由此，在1H反转驱动的液晶显示装置中，能够对所有的帧，使CS总线驱动电路40合理地动作。
(实施例5)
图23是表示本实施例5的液晶显示装置1的结构的框图。在该液晶显示装置中，一体形成栅极线驱动电路30和CS总线驱动电路40，并且在CS总线驱动电路40中输入AONB信号(全ON信号，同时选择用信号)和极性信号CMI。以下说明具体的结构。
在第(n-1)行的移位寄存器电路SRn-1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn-1的置位信号，输入前一行(第(n-2)行)的移位寄存器输出SRBOn-2。输出端子OUTB连接到下一行(第n行)的移位寄存器电路SRn的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn-1被输入到移位寄存器电路SRn。输出端子M连接到NOR电路(第二逻辑电路)的一个端子，在NOR电路的另一个端子输入AONB信号。NOR电路的输出端子经由反相器，连接到本行(第(n-1)行)的闩锁电路CSLn-1的时钟端子CK，由此，将移位寄存器电路SRn-1内部的信号CSRn-1(内部信号Mn-1)(控制信号)或者AONB信号输入到闩锁电路CSLn-1。
另外，将前一行(第(n-2)行)的移位寄存器输出SRBOn-2，输入到移位寄存器电路SRn-1，并且输入到NOR电路(第一逻辑电路)的一方。在NOR电路的另一方中输入AONB信号，NOR电路的输出经由缓冲器，作为栅极信号Gn-1被输出到本行(第(n-1)行)的栅极线12。另外，在移位寄存器电路SRn-1中输入INITB信号(初始化用信号)。
在第(n-1)行的闩锁电路CSLn-1输入从控制电路50(参照图1)输出的极性信号CMI、NOR电路的输出(移位寄存器电路SRn-1的内部信号Mn-1(信号CSRn-1)或者AONB信号)。闩锁电路CSLn-1输出端子OUT连接到本行(第(n-1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn-1被输入到本行的CS总线15。
在第n行的移位寄存器电路SRn中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK2，在输入端子SB，作为移位寄存器电路SRn的置位信号，输入前一行(第(n-1)行)的移位寄存器输出SRBOn-1。输出端子OUTB连接到下一行(第(n+1)行)的移位寄存器电路SRn+1的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn被输入到移位寄存器电路SRn+1。输出端子M连接到NOR电路(第二逻辑电路)的一个端子，在NOR电路的另一个端子输入AONB信号。NOR电路的输出端子经由反相器，连接到本行(第n行)的闩锁电路CSLn的时钟端子CK，由此，移位寄存器电路SRn的内部信号Mn(信号CSRn)(控制信号)或者AONB信号被输入到闩锁电路CSLn。
另外，将前一行(第(n-1)行)的移位寄存器输出SRBOn-1，输入到移位寄存器电路SRn，并输入到NOR电路(第一逻辑电路)的一方。在NOR电路的另一方中输入AONB信号，NOR电路的输出经由缓冲器，作为栅极信号Gn被输出到本行(第n行)的栅极线12。另外，在移位寄存器电路SRn中输入INITB信号(初始化用信号)。
在第n行的闩锁电路CSLn输入从控制电路50(参照图1)输出的极性信号CMI、NOR电路的输出(移位寄存器电路SRn的内部信号Mn(信号CSRn)或者AONB信号)。闩锁电路CSLn输出端子OUT连接到本行(第n行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn被输入到本行的CS总线15。
在第(n+1)行的移位寄存器电路SRn+1中，在时钟端子CK输入从控制电路50(参照图1)输出的栅极时钟GCK1，在输入端子SB，作为移位寄存器电路SRn+1的置位信号，输入前一行(第n行)的移位寄存器输出SRBOn。输出端子OUTB连接到下一行(第(n+2)行)的移位寄存器电路SRn+2的输入端子SB，由此，从输出端子OUTB输出的移位寄存器输出SRBOn+1被输入到移位寄存器电路SRn+2。输出端子M连接到NOR电路的一个端子，在NOR电路的另一个端子输入AONB信号。NOR电路的输出端子经由反相器，连接到本行(第(n+1)行)的闩锁电路CSLn+1的时钟端子CK，由此，将移位寄存器电路SRn+1的内部信号Mn+1(信号CSRn+1)(控制信号)或者AONB信号输入到闩锁电路CSLn+1。
另外，将前一行(第n行)的移位寄存器输出SRBOn，输入到移位寄存器电路SRn+1，并输入到NOR电路(第一逻辑电路)的一方。在NOR电路的另一方中输入AONB信号，NOR电路的输出经由缓冲器，作为栅极信号Gn+1输出到本行(第(n+1)行)的栅极线12。另外，在移位寄存器电路SRn+1中输入INITB信号(初始化用信号)。
在第(n+1)行的闩锁电路CSLn+1输入从控制电路50(参照图1)输出的极性信号CMI、NOR电路的输出(移位寄存器电路SRn+1的内部信号Mn+1(信号CSRn+1)或者AONB信号)。闩锁电路CSLn+1输出端子OUT连接到本行(第(n+1)行)的CS总线15，由此，从输出端子OUT输出的CS信号CSOUTn+1被输入到本行的CS总线15。
移位寄存器电路SR的结构与图5所示的实施例1相同，其动作成为图6表示的波形。在这里省略其说明。另外，闩锁电路CSLn的具体结构与图7和图8相同。
在具有这种结构的实施例5的液晶显示装置1中，在初始时，通过AONB信号成为有效，所有栅极线成为有效，并且将CS总线驱动电路的各闩锁电路CSL初始化。图24是表示在移位寄存器电路SR和D闩锁电路CSL中输入输出的各种信号的波形的时序图。使用该图，说明初始动作。
在液晶显示装置1的电源投入后的初始状态(初始时)下，将时钟GCK1B、GCK2B、极性信号CMI设定为低电平，将AON信号设定为高电平。具体地讲，当投入液晶显示装置1的电源时，从控制电路50(参照图1)输出GSPB等控制信号，根据这些信号，输出低电平的GCK1B、GCK2B、CMI和高电平的AON。同时，将GSPB输入到初级(第0行)的移位寄存器电路SR0。
由此，在各行中，在与各栅极线12连接的各NOR电路中，从对应的移位寄存器电路输入高电平的移位寄存器输出SRBO和高电平的AON信号，由此，将高电平的栅极信号G供给到各栅极线12，全部栅极线12成为有效。这里，例如通过在各源极线供给相对电极电位Vcom，能够在初始状态下将所有像素电极的电位固定为Vcom。
另外，在各行中，在与各闩锁电路CSL连接的各NOR电路中，从对应的移位寄存器电路输入高电平的内部信号M和高电平的AON信号，由此，根据低电平的CMI，将CS信号CSOUT固定为低电平(参照图8)。由此，电源刚刚投入后的不定状态(图24的斜线部)被消除，在显示视频的最初帧(第1帧)开始的时刻，能够将CS信号的电位固定为一方(在图24的例子中是低电平)。由此，能够消除电源投入后且第1帧开始前的显示不理想状况。
在上述显示驱动电路中，也可以采用上述保持对象信号的电位电平在显示视频的最初垂直扫描期间之前为一定的结构。
在上述显示驱动电路中，也可以采用上述保持对象信号在显示视频的最初垂直扫描期间之前是正极性或者负极性，在该垂直扫描期间以后与各行的水平扫描期间同步地进行反转极性的结构。
在上述显示驱动电路中，也可以采用在供给到与和本级对应的像素连接的扫描信号线的扫描信号刚刚从有效成为无效后，且在下一级移位寄存器中生成的上述控制信号为有效的期间，输入到与下一级对应的保持电路的上述保持对象信号的电位发生变化的结构。
由此，在进行线反转驱动的情况下，由于即使在第1帧中也能够合理地生成保持电容配线信号，所以能够消除在第1帧的每1行中发生偏差。
在上述显示驱动电路中，也可以采用当在本级移位寄存器中生成的控制信号变为有效时，与本级对应的保持电路获取上述保持对象信号并将其保持，
将本级移位寄存器的输出信号作为扫描信号供给到与和本级对应的像素连接的扫描信号线，并将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级之前的前一级对应的像素的像素电极形成电容的保持电容配线的结构。
在上述显示驱动电路中，也可以采用在本级移位寄存器中生成的控制信号，在本级移位寄存器的内部，基于对本级移位寄存器进行置位的前一级移位寄存器的输出信号和对本级移位寄存器进行复位的本级移位寄存器的输出信号生成的结构。
在上述显示驱动电路中，也可以采用在本级移位寄存器中生成的控制信号，在从使本级移位寄存器的动作开始的前一级移位寄存器的输出信号被输入到本级移位寄存器，至使本级移位寄存器的动作结束的复位信号被输入到本级移位寄存器为止的期间，是有效的结构。
在上述显示驱动电路中，也可以采用上述保持对象信号，在显示视频的最初的垂直扫描期间之前是正极性或负极性的，在该垂直扫描期间以后与垂直扫描期间同步地进行极性反转的结构。
由此，在帧反转驱动的情况下，能够合理地生成保持电容配线信号。
在上述显示驱动电路中，也可以采用在显示视频的最初的垂直扫描期间之前，在与相邻的像素行中的一行对应的保持电路输入正极性的上述保持对象信号，在与另一行对应的保持电路输入负极性的上述保持对象信号的结构。
在上述显示驱动电路中，也可以采用输入到多个保持电路的保持对象信号的相位与输入到其它多个保持电路的保持对象信号的相位相互不同的结构。
在上述显示驱动电路中，也可以采用在与相邻的行对应的两个保持电路中，在一个保持电路输入第一保持对象信号，在另一个保持电路输入相位与该第一保持对象信号的相位不同的第二保持对象信号的结构。
在上述显示驱动电路中，也可以采用在本级移位寄存器中生成的上述控制信号，是本级移位寄存器的输出信号，本级移位寄存器的输出信号，被输入到后一级移位寄存器和本级保持电路的结构。
在上述显示驱动电路中，也可以采用同时选择多条扫描信号线的同时选择用信号和本级移位寄存器的输出信号输入到与本级对应的第一逻辑电路，该第一逻辑电路的输出作为扫描信号供给到与和本级对应的像素连接的扫描信号线，上述同时选择用信号和在下一级移位寄存器中生成的控制信号输入到与本级对应的第二逻辑电路，该第二逻辑电路的输出作为上述保持电容配线信号，供给到与和本级对应的上述像素的像素电极形成电容的保持电容配线的结构。
在上述显示驱动电路中，也可以采用上述控制信号在本级移位寄存器中生成，作为扫描信号被供给到与和下一级对应的像素连接的扫描信号线，并且被供给到本级保持电路的结构。
例如，在上述移位寄存器电路设置在上述显示面板的一侧，上述保持电路设置在上述显示面板的另一侧的结构，即，在将上述显示面板的显示区域夹在中间设置上述移位寄存器和上述保持电路的结构中，在应用了上述显示驱动电路的结构的情况下，由于输入上述控制信号，所以不需要设置另外的控制信号线，因此能够提高显示面板的开口率。
在上述显示驱动电路中，上述各保持电路可以采用构成为D闩锁电路或者存储器电路的结构。
本发明的显示装置的特征是具有上述任一个显示驱动电路和上述显示面板。
另外，本发明的显示装置优选是液晶显示装置。
产业上的可利用性
本发明能够特别适宜应用于有源矩阵型液晶显示装置的驱动。
符号的说明
1液晶显示装置(显示装置)
10液晶显示面板(显示面板)
11源极总线(数据信号线)
12栅极线(扫描信号线)
13TFT(开关元件)
14像素电极
15CS总线(保持电容配线)
20源极总线驱动电路(数据信号线驱动电路)
30栅极线驱动电路(扫描信号线驱动电路)
40CS总线驱动电路(保持电容配线驱动电路)
50控制电路(控制电路)
CSL闩锁电路(保持电路、保持电容配线驱动电路)
SR移位寄存器电路
NOR NOR电路(第一逻辑电路、第二逻辑电路)

Claims (17)

1.一种显示驱动电路，其特征在于：
其驱动设置有与像素所含的像素电极形成电容的保持电容配线的显示面板，
该显示驱动电路具有包含与多条扫描信号线的各条对应设置的多级的移位寄存器，
与所述移位寄存器的各级对应地各设置一个保持电路，并在各保持电路输入保持对象信号，
当在所述移位寄存器的一级中生成的控制信号变为有效时，与该级对应的保持电路获取所述保持对象信号并将其保持，
将一个保持电路的输出作为保持电容配线信号，供给到一条保持电容配线，
在所述移位寄存器的各级中生成的控制信号，在显示视频的最初的垂直扫描期间之前成为有效。
2.如权利要求1所述的显示驱动电路，其特征在于：
所述保持对象信号的电位电平，在显示视频的最初的垂直扫描期间之前是一定的。
3.如权利要求1或2所述的显示驱动电路，其特征在于：
所述保持对象信号，在显示视频的最初的垂直扫描期间之前是正极性或者负极性的，在该垂直扫描期间以后与各行的水平扫描期间同步地进行极性反转。
4.如权利要求1至3中任一项所述的显示驱动电路，其特征在于：
在供给到与和本级对应的像素连接的扫描信号线的扫描信号刚从有效变为无效后，且在下一级移位寄存器中生成的所述控制信号为有效的期间，输入到与下一级对应的保持电路的所述保持对象信号的电位发生变化。
5.如权利要求1至4中任一项所述的显示驱动电路，其特征在于：
当在本级移位寄存器中生成的控制信号变为有效时，与本级对应的保持电路获取所述保持对象信号并将其保持，
将本级移位寄存器的输出信号作为扫描信号供给到与和本级对应的像素连接的扫描信号线，并将与本级对应的保持电路的输出作为所述保持电容配线信号，供给到与和本级之前的前一级对应的像素的像素电极形成电容的保持电容配线。
6.如权利要求1至5中任一项所述的显示驱动电路，其特征在于：
在本级移位寄存器中生成的控制信号，在本级移位寄存器的内部，基于对本级移位寄存器进行置位的前一级移位寄存器的输出信号和对本级移位寄存器进行复位的本级移位寄存器的输出信号生成。
7.如权利要求1所述的显示驱动电路，其特征在于：
在本级移位寄存器中生成的控制信号，在从使本级移位寄存器的动作开始的前一级移位寄存器的输出信号被输入到本级移位寄存器，至使本级移位寄存器的动作结束的复位信号被输入到本级移位寄存器为止的期间，是有效的。
8.如权利要求1所述的显示驱动电路，其特征在于：
所述保持对象信号，在显示视频的最初的垂直扫描期间之前是正极性或负极性的，在该垂直扫描期间以后与垂直扫描期间同步地进行极性反转。
9.如权利要求1所述的显示驱动电路，其特征在于：
在显示视频的最初的垂直扫描期间之前，在与相邻的像素行中的一行对应的保持电路输入正极性的所述保持对象信号，在与另一行对应的保持电路输入负极性的所述保持对象信号。
10.如权利要求9所述的显示驱动电路，其特征在于：
输入到多个保持电路的保持对象信号的相位与输入到其它多个保持电路的保持对象信号的相位相互不同。
11.如权利要求9所述的显示驱动电路，其特征在于：
在与相邻的行对应的两个保持电路中，在一个保持电路输入第一保持对象信号，在另一个保持电路输入相位与该第一保持对象信号的相位不同的第二保持对象信号。
12.如权利要求8至11中任一项所述的显示驱动电路，其特征在于：
在本级移位寄存器中生成的所述控制信号，是本级移位寄存器的输出信号，
本级移位寄存器的输出信号，被输入到后一级移位寄存器和本级保持电路。
13.如权利要求1所述的显示驱动电路，其特征在于：
同时选择多条扫描信号线的同时选择用信号和本级移位寄存器的输出信号输入到与本级对应的第一逻辑电路，该第一逻辑电路的输出作为扫描信号供给到与和本级对应的像素连接的扫描信号线，
所述同时选择用信号和在下一级移位寄存器中生成的控制信号输入到与本级对应的第二逻辑电路，该第二逻辑电路的输出作为所述保持电容配线信号，供给到与和本级对应的所述像素的像素电极形成电容的保持电容配线。
14.如权利要求1所述的显示驱动电路，其特征在于：
所述控制信号在本级移位寄存器中生成，作为扫描信号被供给到与和下一级对应的像素连接的扫描信号线，并且被供给到本级保持电路。
15.如权利要求1至14中任一项所述的显示驱动电路，其特征在于：
所述各保持电路构成为D闩锁电路或者存储器电路。
16.一种显示装置，其特征在于：
具有权利要求1至15中任一项所述的显示驱动电路和所述显示面板。
17.一种显示驱动方法，其特征在于：
驱动显示面板，该显示面板具有包含与多条扫描信号线的各条对应设置的多级的移位寄存器且设置有与像素所含的像素电极形成电容的保持电容配线，
在与所述移位寄存器的各级对应设置的保持电路输入保持对象信号，当在本级移位寄存器中生成的控制信号变为有效时，与本级对应的保持电路获取所述保持对象信号并将其保持，
将一个保持电路的输出作为保持电容配线信号，供给到一条保持电容配线，
使在所述移位寄存器的各级中生成的控制信号在显示视频的最初的垂直扫描期间之前成为有效。
CN201080025042.0A 2009-06-17 2010-02-23 显示驱动电路、显示装置和显示驱动方法 Expired - Fee Related CN102460553B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009144747 2009-06-17
JP2009-144747 2009-06-17
PCT/JP2010/001175 WO2010146740A1 (ja) 2009-06-17 2010-02-23 表示駆動回路、表示装置及び表示駆動方法

Publications (2)

Publication Number Publication Date
CN102460553A true CN102460553A (zh) 2012-05-16
CN102460553B CN102460553B (zh) 2014-04-16

Family

ID=43356077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080025042.0A Expired - Fee Related CN102460553B (zh) 2009-06-17 2010-02-23 显示驱动电路、显示装置和显示驱动方法

Country Status (7)

Country Link
US (1) US8952955B2 (zh)
EP (1) EP2444954A1 (zh)
JP (1) JPWO2010146740A1 (zh)
CN (1) CN102460553B (zh)
BR (1) BRPI1010692A2 (zh)
RU (1) RU2488175C1 (zh)
WO (1) WO2010146740A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871384A (zh) * 2013-12-24 2014-06-18 中国科学院微电子研究所 一种液晶材料交流驱动控制信号生成结构
WO2017049661A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN112908275A (zh) * 2019-11-19 2021-06-04 夏普株式会社 数据信号线驱动电路和具备其的液晶显示装置
CN114639363A (zh) * 2022-05-20 2022-06-17 惠科股份有限公司 数据驱动电路、显示模组与显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011127255A1 (en) 2010-04-08 2011-10-13 Merck Sharp & Dohme Corp. Preparation of lipid nanoparticles
US9293099B2 (en) 2011-06-30 2016-03-22 Sharp Kabushiki Kaisha Display drive circuit, display panel, and display device
WO2013002229A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置
JPWO2013002189A1 (ja) * 2011-06-30 2015-02-23 シャープ株式会社 バッファ回路および表示装置
WO2013047363A1 (ja) * 2011-09-27 2013-04-04 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
EP3110401A4 (en) 2014-02-25 2017-10-25 Merck Sharp & Dohme Corp. Lipid nanoparticle vaccine adjuvants and antigen delivery systems
CN106575494B (zh) * 2014-07-31 2019-11-05 乐金显示有限公司 显示装置
CN104299554B (zh) * 2014-08-22 2017-07-18 京东方科技集团股份有限公司 移位寄存器、阵列基板及显示装置
CN104537996A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 与非门锁存的驱动电路以及与非门锁存的移位寄存器
CN104537995A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存器
US20190314486A1 (en) 2016-10-21 2019-10-17 Merck Sharp & Dohme Corp. Influenza hemagglutinin protein vaccines
CN111655715A (zh) 2018-01-29 2020-09-11 默沙东公司 稳定化的rsv f蛋白及其用途
TW202140069A (zh) 2020-02-14 2021-11-01 美商默沙東藥廠 Hpv疫苗
TW202245835A (zh) 2021-02-04 2022-12-01 美商默沙東有限責任公司 用於肺炎球菌結合物疫苗之奈米乳化液佐劑組合物
US20230118665A1 (en) 2021-08-19 2023-04-20 Merck Sharp & Dohme Llc Novel thermostable lipid nanoparticle and methods of use thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990877A (en) * 1996-03-04 1999-11-23 Lg Electronics Inc. Driving circuit of an active matrix liquid crystal display
JP2002303887A (ja) * 2001-04-09 2002-10-18 Matsushita Electric Ind Co Ltd 液晶パネル、画像表示応用機器、および液晶パネルの輝点解消方法
JP2005049849A (ja) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
CN101197123A (zh) * 2006-11-20 2008-06-11 索尼株式会社 显示装置和电子设备
WO2009050926A1 (ja) * 2007-10-16 2009-04-23 Sharp Kabushiki Kaisha 表示駆動回路、表示装置及び表示駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248963A (en) * 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
JPH0572994A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd 液晶表示装置の駆動装置
JPH07152346A (ja) * 1993-11-29 1995-06-16 Sanyo Electric Co Ltd アクティブマトリックス方式ｔｆｔ−ｌｃｄ
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3832240B2 (ja) * 2000-12-22 2006-10-11 セイコーエプソン株式会社 液晶表示装置の駆動方法
JP2003140625A (ja) * 2001-11-06 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
US7187421B2 (en) 2003-07-11 2007-03-06 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display having a source driver and scanning line drive circuit that is shutdown
KR100562870B1 (ko) * 2004-03-05 2006-03-23 엘지전자 주식회사 스캔 드라이버를 포함하는 플라즈마 표시 패널의 구동장치
EP1742195A1 (en) * 2005-07-04 2007-01-10 Seiko Epson Corporation Electrochromic display and method of operation
JP5128102B2 (ja) * 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101345675B1 (ko) * 2007-02-15 2013-12-30 삼성디스플레이 주식회사 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990877A (en) * 1996-03-04 1999-11-23 Lg Electronics Inc. Driving circuit of an active matrix liquid crystal display
JP2002303887A (ja) * 2001-04-09 2002-10-18 Matsushita Electric Ind Co Ltd 液晶パネル、画像表示応用機器、および液晶パネルの輝点解消方法
JP2005049849A (ja) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
CN101197123A (zh) * 2006-11-20 2008-06-11 索尼株式会社 显示装置和电子设备
WO2009050926A1 (ja) * 2007-10-16 2009-04-23 Sharp Kabushiki Kaisha 表示駆動回路、表示装置及び表示駆動方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871384A (zh) * 2013-12-24 2014-06-18 中国科学院微电子研究所 一种液晶材料交流驱动控制信号生成结构
CN103871384B (zh) * 2013-12-24 2016-03-30 北京燕东微电子有限公司 一种液晶材料交流驱动控制信号生成结构
WO2017049661A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN112908275A (zh) * 2019-11-19 2021-06-04 夏普株式会社 数据信号线驱动电路和具备其的液晶显示装置
CN112908275B (zh) * 2019-11-19 2022-09-27 夏普株式会社 数据信号线驱动电路和具备其的液晶显示装置
CN114639363A (zh) * 2022-05-20 2022-06-17 惠科股份有限公司 数据驱动电路、显示模组与显示装置
US11887556B2 (en) 2022-05-20 2024-01-30 HKC Corporation Limited Data driving circuit, display module, and display device

Also Published As

Publication number Publication date
RU2488175C1 (ru) 2013-07-20
WO2010146740A1 (ja) 2010-12-23
BRPI1010692A2 (pt) 2016-03-15
US8952955B2 (en) 2015-02-10
EP2444954A1 (en) 2012-04-25
JPWO2010146740A1 (ja) 2012-11-29
US20120086703A1 (en) 2012-04-12
RU2011152758A (ru) 2013-06-27
CN102460553B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102460553B (zh) 显示驱动电路、显示装置和显示驱动方法
JP3734537B2 (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
CN101884062B (zh) 显示装置及显示装置的驱动方法
CN101303896B (zh) 可降低频率偶合效应的移位缓存器及移位缓存器单元
CN101861617B (zh) 显示驱动电路和显示装置
CN102804250B (zh) 显示驱动电路、显示装置和显示驱动方法
CN103280205B (zh) 显示装置、时序控制器及图像显示方法
CN101114432B (zh) 液晶显示器件及其驱动方法
CN101779233A (zh) 显示驱动电路、显示装置及显示驱动方法
CN102339591A (zh) 液晶显示器及其驱动方法
CN102576517B (zh) 显示驱动电路、显示装置和显示驱动方法
CN213545875U (zh) 一种单级多输出gip驱动电路
CN102460554B (zh) 显示驱动电路、显示装置及显示驱动方法
CN105654919A (zh) 液晶显示电路及液晶显示驱动方法
CN112447151A (zh) 一种单级多输出gip驱动电路及驱动方法
CN102576516B (zh) 显示驱动电路、显示装置和显示驱动方法
CN102804254B (zh) 显示驱动电路、显示装置和显示驱动方法
CN101882430B (zh) 一种液晶显示装置的驱动方法
KR101213828B1 (ko) 액정 패널용 하이브리드 게이트 드라이버
KR20120070767A (ko) 액정표시장치 및 그의 구동 방법
JP3868983B2 (ja) アクティブマトリクス型液晶表示装置
KR20070083361A (ko) 표시 장치 및 그 구동방법
KR20050065817A (ko) 액정표시장치
KR101096709B1 (ko) 액정표시장치 및 그 구동방법
CN104700810A (zh) 显示装置、时序控制器及图像显示方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140416

Termination date: 20200223

CF01 Termination of patent right due to non-payment of annual fee