CN102456734A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN102456734A CN102456734A CN2010105272733A CN201010527273A CN102456734A CN 102456734 A CN102456734 A CN 102456734A CN 2010105272733 A CN2010105272733 A CN 2010105272733A CN 201010527273 A CN201010527273 A CN 201010527273A CN 102456734 A CN102456734 A CN 102456734A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor substrate
- oxide layer
- grid
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本申请公开了一种半导体结构及其制作方法。其中所述半导体结构包括:半导体衬底以及位于半导体衬底上的鳍片,其中仅在所述鳍片顶部及半导体衬底表面形成有氮氧化层。本发明的实施例中,鳍片两侧可以直接形成栅介质层,提高了晶体管的电性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体结构及其制作方法,此种半导体结构涉及鳍型场效应晶体管(FinFET)。
背景技术
集成电路即IC技术的不断进步,集成在同一芯片上的元器件数量已从最初的几十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了满足复杂度和电路密度的要求(即:集成到确定区域内的器件数量),最小的特征尺寸,也就是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。如今,MOS晶体管的最小线宽已经小于65纳米。
随着晶体管的尺寸的不断缩小,对于更小型的晶体管的需求日益增强,因此在晶体管技术中发展出了鳍型场效应晶体管。
申请号为200810161098.3的中国专利申请中公开了一种现有鳍型场效应晶体管的结构。如图1所示,鳍型场效应晶体管包括:半导体衬底2;位于半导体衬底2上的鳍片4;位于半导体衬底2上的氧化硅层18;依次位于氧化硅层18表面且横跨鳍片的栅介质层(未示出)和栅极8;位于鳍片4两侧的鳍间侧墙12;位于栅极8两侧的栅极侧墙14;位于栅极8及栅极侧墙14两侧鳍片4内的源/漏极6。
现有技术在形成鳍型场效应晶体管的过程中,会采用热氧化法在半导体衬底表面形成氧化硅层,用于隔离器件和半导体衬底;但是,由于鳍片也是由含硅材料构成,因此在热氧化过程中,鳍片的两侧及表面也会形成氧化硅层,其厚度与半导体衬底表面的氧化硅层一致。在刻蚀氧化硅层时,鳍片两侧的氧化硅层难以去除干净,对器件的栅控能力有很大的影响。
发明内容
本发明解决的问题是提供一种半导体结构及其制作方法,防止鳍片两侧硅消耗过多。
根据本发明的一个方面,提供了一种半导体结构,包括:半导体衬底以及位于所述半导体衬底上的鳍片,其特征在于,仅在所述鳍片顶部及半导体衬底表面形成有氮氧化层。
优选地,所述鳍片材料与半导体衬底材料一致。
优选地,所述半导体衬底可以为Si衬底,所述氮氧化层包括氮氧化硅。
进一步地,所述半导体结构还可以包括:沟道区,位于所述鳍片的中间;栅堆叠,与所述沟道区邻接,且形成于所述半导体衬底上;源/漏极,位于所述沟道区两侧的鳍片内。
其中,所述栅堆叠包括可以栅介质层和位于栅介质层上的栅电极,所述栅介质层从所述鳍片的侧壁延伸至半导体衬底上;或者所述栅堆叠可以包括栅介质层和位于栅介质层上的栅电极,所述栅介质层从所述鳍片顶部的氮氧化硅层及鳍片侧壁延伸至半导体衬底上。
根据本发明的另一个方面,提出了一种半导体结构的制作方法,包括下列步骤:提供半导体衬底;在所述半导体衬底上形成鳍片;在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层;去除所述鳍片两侧的氧化层。
可选地,在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层的步骤可以包括:向所述半导体衬底的表面和鳍片顶部注入氮离子;对所述半导体衬底的表面和鳍片表面进行氧化,以使所述鳍片两侧形成氧化层,所述鳍片两侧的半导体衬底上以及鳍片顶部形成氮氧化层。可选地,在对所述半导体衬底的表面和鳍片表面进行氧化之后,还可以包括退火步骤。
可选地,在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层的步骤可以包括:对所述半导体衬底的表面和鳍片表面进行氧化,以使所述半导体衬底和鳍片表面形成氧化层;向所述半导体衬底的表面和鳍片顶部注入氮离子,并进行退火,以使所述鳍片两侧的半导体衬底上以及鳍片顶部的氧化层形成氮氧化层,所述鳍片两侧保留氧化层。
可选地,采用缓冲氧化刻蚀剂刻蚀去除鳍片两侧的氧化层。
优选地,所述半导体衬底为Si衬底,所述氮氧化层包括氮氧化硅,所述氧化层包括氧化硅。
可选地,去除鳍片两侧的氧化层后,本发明的实施例提供的方法还可以包括步骤:在所述半导体衬底和鳍片表面形成栅介质层和栅导电层;图案化刻蚀栅导电层和栅介质层至露出半导体衬底,在鳍片中央及半导体衬底上形成栅堆叠;在栅堆叠两侧形成栅极侧墙;在栅堆叠和栅极侧墙两侧的鳍片两端形成源/漏极。
与现有技术相比,本发明具有以下优点:通过向所述半导体衬底的表面和鳍片顶部注入氮离子以形成氮氧化层,而在鳍片的侧壁形成氧化层,由于氮氧化层和氧化层是不同的物质,可以选择对氮氧化层和氧化层刻蚀速率不同的刻蚀剂刻蚀去除氧化层,而对氮氧化层的影响很小;因此,在刻蚀去除氧化层后,仍会在半导体衬底表面及鳍片顶部保留适当厚度的氮氧化层用于器件间的隔离保护,同时能够将鳍片两侧的氧化层去除干净,提高了晶体管的电性能。
进一步,由于鳍片材料与半导体衬底材料一致,由于鳍片下方为半导体基底,而非以氧化层为材料的绝缘层,半导体材料的导热性比氧化层好,有利于鳍片散热。
附图说明
图1为现有鳍型场效应晶体管的结构示意图;
图2为本发明形成包含鳍片的半导体结构具体实施方式的工艺流程图;
图3、图4、图5、图6、图7、图8、图9a、图9b、图10a、图10b为本发明制作鳍型场效应晶体管的实施例示意图。
具体实施方式
现有工艺在形成鳍型场效应晶体管的过程中,会采用热氧化法在半导体衬底表面形成氧化硅层,用于隔离器件和半导体衬底;由于通常采用硅作为半导体衬底,而鳍片也是由含硅材料构成,因此在热氧化过程中,鳍片的两侧及表面也会形成氧化硅层,其厚度与半导体衬底表面的氧化硅层一致。在刻蚀氧化硅层时,鳍片两侧的氧化硅层难以去除干净,对器件的栅控能力有很大的影响。
本发明通过改进工艺,在半导体衬底表面及鳍片顶部保留适当厚度的氧化层用于器件间的隔离保护的同时,能将鳍片两侧的氧化层去除干净。根据本发明的一个实施例,形成包含鳍片的半导体结构具体实施方式的工艺流程如图2所示,步骤S11,提供半导体衬底;步骤S12,在所述半导体衬底上形成鳍片;步骤S13,在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层;步骤S14,刻蚀去除鳍片两侧的氧化层。
基于上述实施方式形成的包含鳍片的半导体结构,包括:半导体衬底,位于半导体衬底上的鳍片,其特征在于,仅所述鳍片顶部及半导体衬底表面形成有氮氧化层,而在鳍片的侧壁没有氧化层或氮氧化层。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
图3、图4、图5、图6、图7、图8、图9a、图9b、图10a、图10b为本发明制作鳍型场效应晶体管的实施例示意图。
如图3所示,提供半导体衬底200;采用热氧化、化学气相淀积法或其他方法在半导体衬底200上形成绝缘介质层201,例如可以是氧化硅、氮化硅或其他介质材料;然后,在绝缘介质层201上涂覆光刻胶层202,经过曝光显影后,形成鳍片图案的光刻胶层202。
如图4所示,在半导体衬底200上形成鳍片200a,所述形成工艺如下:以光刻胶层202为掩膜,刻蚀绝缘介质层201和半导体衬底200,形成鳍片200a。
本发明的优选实施例中,所述半导体衬底200的材料可以是单晶硅,鳍片200a是通过刻蚀半导体衬底200形成,因此鳍片200a下方直接是硅基底。
现有技术中通常采用绝缘体上硅作为半导体衬底200,则形成鳍片的工艺如下:半导体衬底200由半导体基底、掩埋绝缘层和顶层半导体层组成,所述顶层半导体层的厚度与鳍高相适应;在顶层半导体层上涂覆光刻胶层,经过曝光显影后,形成鳍片图案;以光刻胶层为掩膜,沿鳍片图案刻蚀顶层半导体层和掩埋绝缘层至露出半导体基底,形成鳍片;最终形成的所述鳍片的正下方为掩埋绝缘层。
在本实施例中,由于鳍片下方为半导体衬底,而非以氧化硅为材料的绝缘层,半导体材料的导热性比氧化硅好,有利于鳍片散热。
进一步地,去除光刻胶层,例如可采用灰化法或湿法刻蚀法。
另一实例中,去除光刻胶层后,还进一步去除鳍片200a表面的绝缘介质层201。
参考图5,对所述半导体衬底200表面和鳍片表面注入氮离子。注入的氮离子的能量和剂量可以根据实际需要来选择。在这个注入过程中,可以采用基本垂直的方向向所述半导体衬底200表面和鳍片表面进行注入,所述“基本垂直”表示在本领域可以接受的工艺误差范围内。
接着,如图6所示,对所述半导体衬底200表面和鳍片200a表面进行氧化,结果,在所述鳍片200a的侧壁形成氧化层204,而在所述半导体衬底200的表面以及鳍片200a的顶部形成氮氧化层204a。所述氧化层204和鳍片200a顶部的氮氧化层204a包围鳍片200a。所述氧化层204的材料优选为二氧化硅,厚度为250埃~350埃,优选300埃。
本实施例中,采用增强离子化学气相沉积法(PECVD)形成氧化层204或氮氧化层204a。
在注入离子203后,可以进行退火工艺。所述退火温度优选为800℃~1100℃,退火时间为10秒~60秒;优选的退火温度为1050℃,退火时间为30秒左右。
本实施例中,氮氧化层204a的材料由氧化层的材料决定,优选为氮氧化硅;氮氧化层204a的厚度由注入离子的剂量及能量等参数确定,其厚度可以小于等于氧化层204的厚度。
如图7所示,刻蚀去除鳍片200a两侧的氧化层204。
本实施例中,可以采用湿法刻蚀工艺刻蚀氧化层204,例如采用缓冲氧化刻蚀剂(BOE)进行刻蚀。缓冲氧化刻蚀剂例如可以是适当比例的HF水溶液。由于鳍片200a两侧面为氧化层204,而半导体衬底200表面及鳍片200a顶部为氮氧化层204a;缓冲氧化刻蚀剂(BOE)对氮氧化层204a和氧化层204的刻蚀速率比大约为1∶10,因此鳍片200a两侧面的氧化层204被刻蚀干净后,停止刻蚀,此时,半导体衬底200表面和鳍片202顶部的氮氧化层204a被保留下来,用于器件和半导体衬底200隔离。
根据本发明的另一实施例,对于在所述鳍片顶部及半导体衬底表面形成氮氧化层,并在所述鳍片的侧壁形成氧化层的步骤,也可以按照以下方式进行。首先对所述半导体衬底的表面和鳍片表面进行氧化,以使所述半导体衬底和鳍片表面形成氧化层;接着向所述半导体衬底的表面和鳍片顶部注入氮离子,并进行退火,以使所述鳍片两侧的半导体衬底上以及鳍片顶部的氧化层形成氮氧化层,所述鳍片两侧保留氧化层。最后在按照上述实施例的方法去除所述鳍片侧壁的氧化层即可,同样实现了本发明。
如图8所示,在氮氧化层204a和鳍片200a侧面依次形成栅介质层206和栅导电层208。具体工艺如下:利用采用热氧化法或淀积方法在氮氧化层204a上形成栅介质层206,且所述栅介质层206覆盖鳍片200a;采用淀积工艺或其他工艺在栅介质层206上形成栅导电层208。
本实施例中,栅导电层208的材料可以为多晶硅。例如栅导电层208可以采用常压化学气相淀积(APCVD)、低压化学气相淀积(LPCVD)、等离子体辅助化学气相淀积等。因为LPCVD具有优良的台阶覆盖能力。因此本实施例中在栅导电层208的形成过程采用LPCVD。本领域技术人员可以根据制造工艺来确定栅导电层208所需的厚度。
本实施例中,栅介质层206的材料还可以为氧化硅或其他高k介质,所述高k介质例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等。如果采用高k介质材料,则栅电极需采用金属,或者是金属与多晶硅的叠层结构。
由于鳍片200a的侧壁的氧化层204被去除,因此后续工艺在鳍片200a侧壁形成的栅介质层206不会受到氧化层204的影响。例如采用的高k栅介质材料,能够在同样的介质厚度下,达到更大的物理厚度,从而有效抑制漏电流的产生。
三栅结构的鳍型场效应晶体管如图9a和图10a。
如图9a所示,刻蚀栅介质层206和栅导电层,在鳍片200a中间位置的氮氧化层204a上及鳍片200a侧壁和半导体衬底200表面的氮氧化层204a上形成栅堆叠,所述栅堆叠包含刻蚀后的栅介质层206和位于栅介质层206上的栅极208a。形成横跨于鳍片200a中间位置的栅堆叠具体步骤如下:在所述栅导电层表面旋涂光刻胶层;经光刻工艺后,在光刻胶层上定义出栅极图形;以所述光刻胶层为掩膜,用干法刻蚀工艺沿栅极图形依次刻蚀栅导电层和栅介质层206至露出半导体衬底200和鳍片200a两端的氮氧化层204a。
本实施例中,所述与栅介质层206邻接的鳍片200a中间位置为晶体管的沟道区,而鳍片200a的两端则可定义为晶体管的源/漏区。
如图10a所示,在栅堆叠两侧形成栅极侧墙212;在栅堆叠及栅极侧墙212两侧的鳍片200a内形成源/漏极(未示出);在鳍片200a两侧形成鳍间侧墙214。上述形成栅极侧墙212、鳍间侧墙214及源/漏极的工艺为现有公知技术,在此不再赘述。
在本实施例的一实例中,在形成栅极侧墙212之前,在栅极208a两侧的鳍片200a两端源/漏区内进行倾角离子注入,形成源/漏延伸区(未示出);所述源/漏延伸区和源/漏极的导电类型一致,源/漏延伸区深度小于源/漏极。
在本实施例的另一实例中,在形成栅极侧墙212之前,在栅堆叠两侧的鳍片200a两端源/漏区内进行倾角离子注入,形成源/漏延伸区(未示出),所述源/漏延伸区深度小于源/漏极;对鳍片200a的中间部分(沟道区)进行倾角离子注入,从而在栅堆叠下方的鳍片中间部分形成晕环注入区(未示出);所述源/漏延伸区和源/漏极的导电类型一致,所述晕环注入区的导电类型与源/漏延伸区和源/漏极的导电类型相反。
双栅结构的鳍型场效应晶体管如图9b和图10b。
如图9b所示,刻蚀栅介质层206和栅导电层,在鳍片200a中间位置的侧壁和半导体衬底200表面的氮氧化层204a上形成栅堆叠,所述栅堆叠包含刻蚀后的栅介质层206和位于栅介质层206上的栅极208a。形成位于鳍片200a中间位置两侧的栅堆叠具体步骤如下:在所述栅导电层表面旋涂光刻胶层;经光刻工艺后,在光刻胶层上定义出栅极图形;以所述光刻胶层为掩膜,用干法刻蚀工艺沿栅极图形依次刻蚀栅导电层和栅介质层206至露出半导体衬底200和鳍片200a顶部的氮氧化层204a。
在形成栅堆叠的图案之后,对整个半导体结构进行CMP(化学机械抛光),至鳍片顶部的氮氧化层204a露出,或者至鳍片200a顶部露出。
如图10b所示,在栅堆叠两侧的鳍片200a两端注入离子,形成源/漏延伸区(未示出);对鳍片200a的中间部分(沟道区)进行倾角离子注入,从而在栅堆叠下方的鳍片中间部分形成晕环注入区(未示出);在栅堆叠两侧形成栅极侧墙212;在栅堆叠及栅极侧墙212两侧的鳍片200a内形成源/漏极(未示出);在鳍片200a两侧形成鳍间侧墙214。上述形成栅极侧墙212、鳍间侧墙214及源/漏极的工艺为现有公知技术,在此不再赘述。
本实施例中,所述源/漏延伸区和源/漏极的导电类型一致,所述晕环注入区的导电类型与源/漏延伸区和源/漏极的导电类型相反。
基于上述实施例形成的鳍型场效应晶体管,包括:半导体衬底200,所述半导体衬底200的材料为单晶硅;鳍片200a,位于半导体衬底200上,是通过刻蚀半导体衬底200形成;氮氧化层204a,位于所述鳍片200a顶部及半导体衬底表面200;鳍间侧墙214,位于鳍片200a两侧。
在三栅结构中,栅介质层206,从所述鳍片200a顶部的氮氧化层204a及鳍片200a侧壁延伸至半导体衬底200表面的氮氧化层204a上;栅极208a,位于栅介质层206上,所述栅极208a与栅介质层206构成栅堆叠;栅极侧墙212,位于栅堆叠两侧;源/漏极,位于栅堆叠及栅极侧墙212两侧的鳍片200a内。
在双栅结构中,栅介质层206,从所述鳍片200a的侧壁延伸至半导体衬底200表面的氮氧化层204a上;栅极208a,位于栅介质层206上,所述栅极208a与栅介质层206构成栅堆叠;栅极侧墙212,位于栅堆叠两侧;源/漏极,位于栅堆叠及栅极侧墙212两侧的鳍片200a内。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构,包括:半导体衬底以及位于所述半导体衬底上的鳍片,
其特征在于,仅在所述鳍片顶部及半导体衬底表面形成有氮氧化层。
2.根据权利要求1所述的半导体结构,其特征在于,所述鳍片材料与半导体衬底材料一致。
3.根据权利要求1所述的半导体结构,其特征在于,所述半导体衬底为Si衬底,所述氮氧化层包括氮氧化硅。
4.根据权利要求1至3之一所述的半导体结构,其特征在于,还包括:沟道区,位于所述鳍片的中间;栅堆叠,与所述沟道区邻接,且形成于所述半导体衬底上;源/漏极,位于所述沟道区两侧的鳍片内。
5.根据权利要求4所述的半导体结构,其特征在于,所述栅堆叠包括栅介质层和位于栅介质层上的栅电极,所述栅介质层从所述鳍片的侧壁延伸至半导体衬底上。
6.根据权利要求4所述的半导体结构,其特征在于,所述栅堆叠包括栅介质层和位于栅介质层上的栅电极,所述栅介质层从所述鳍片顶部的氮氧化硅层及鳍片侧壁延伸至半导体衬底上。
7.一种半导体结构的制作方法,其特征在于,包括下列步骤:提供半导体衬底;
在所述半导体衬底上形成鳍片;
在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层;
去除所述鳍片两侧的氧化层。
8.根据权利要求7所述的方法,其特征在于,在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层的步骤,包括:向所述半导体衬底的表面和鳍片顶部注入氮离子;
对所述半导体衬底的表面和鳍片表面进行氧化,以使所述鳍片两侧形成氧化层,所述鳍片两侧的半导体衬底上以及鳍片顶部形成氮氧化层。
9.根据权利要求8所述的方法,其特征在于,在对所述半导体衬底的表面和鳍片表面进行氧化之后,还包括退火步骤。
10.根据权利要求7所述的方法,其特征在于,在所述鳍片顶部及半导体衬底表面形成氮氧化层,在所述鳍片的侧壁形成氧化层的步骤,包括:
对所述半导体衬底的表面和鳍片表面进行氧化,以使所述半导体衬底和鳍片表面形成氧化层;
向所述半导体衬底的表面和鳍片顶部注入氮离子,并进行退火,以使所述鳍片两侧的半导体衬底上以及鳍片顶部的氧化层形成氮氧化层,所述鳍片两侧保留氧化层。
11.根据权利要求7所述的方法,其特征在于,采用缓冲氧化刻蚀剂刻蚀去除鳍片两侧的氧化层。
12.根据权利要求7所述的方法,其特征在于,所述半导体衬底为Si衬底,
所述氮氧化层包括氮氧化硅,所述氧化层包括氧化硅。
13.根据权利要求7至12之一所述的方法,其特征在于,去除鳍片两侧的氧化层后,还包括步骤:
在所述半导体衬底和鳍片表面形成栅介质层和栅导电层;
图案化刻蚀栅导电层和栅介质层至露出半导体衬底,在鳍片中央及半导体衬底上形成栅堆叠;
在栅堆叠两侧形成栅极侧墙;
在栅堆叠和栅极侧墙两侧的鳍片两端形成源/漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010527273.3A CN102456734B (zh) | 2010-10-29 | 2010-10-29 | 半导体结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010527273.3A CN102456734B (zh) | 2010-10-29 | 2010-10-29 | 半导体结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102456734A true CN102456734A (zh) | 2012-05-16 |
CN102456734B CN102456734B (zh) | 2015-06-10 |
Family
ID=46039688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010527273.3A Active CN102456734B (zh) | 2010-10-29 | 2010-10-29 | 半导体结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102456734B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811342A (zh) * | 2012-11-09 | 2014-05-21 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
CN2751447Y (zh) * | 2003-08-13 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 多重栅极晶体管 |
CN1925118A (zh) * | 2005-09-02 | 2007-03-07 | 联华电子股份有限公司 | 立体多栅极元件及其制造方法 |
CN1976059A (zh) * | 2005-11-30 | 2007-06-06 | 国际商业机器公司 | 鳍片型场效应晶体管结构以及用于制造这种结构的方法 |
TW200807717A (en) * | 2006-06-29 | 2008-02-01 | Ibm | Bulk finFET device |
CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
CN101312197A (zh) * | 2007-05-25 | 2008-11-26 | 旺宏电子股份有限公司 | 储存单元及其制造方法与操作方法 |
-
2010
- 2010-10-29 CN CN201010527273.3A patent/CN102456734B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
CN2751447Y (zh) * | 2003-08-13 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 多重栅极晶体管 |
CN1925118A (zh) * | 2005-09-02 | 2007-03-07 | 联华电子股份有限公司 | 立体多栅极元件及其制造方法 |
CN1976059A (zh) * | 2005-11-30 | 2007-06-06 | 国际商业机器公司 | 鳍片型场效应晶体管结构以及用于制造这种结构的方法 |
TW200807717A (en) * | 2006-06-29 | 2008-02-01 | Ibm | Bulk finFET device |
CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
CN101312197A (zh) * | 2007-05-25 | 2008-11-26 | 旺宏电子股份有限公司 | 储存单元及其制造方法与操作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811342A (zh) * | 2012-11-09 | 2014-05-21 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
US9711409B2 (en) | 2012-11-09 | 2017-07-18 | Institute of Microelectronics, Chinese Academy of Sciences | Fin arrangement and method for manufacturing the same |
CN103811342B (zh) * | 2012-11-09 | 2017-08-25 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102456734B (zh) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101558061B1 (ko) | Finfet들 및 그 형성 방법 | |
US9112033B2 (en) | Source/drain structure of semiconductor device | |
CN103247535B (zh) | Finfet器件及其形成方法 | |
KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
KR101435710B1 (ko) | 고밀도 게이트 디바이스 및 방법 | |
KR101695509B1 (ko) | 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법 | |
US8815670B2 (en) | Preventing Fin erosion and limiting EPI overburden in FinFET structures by composite hardmask | |
CN100378901C (zh) | 应变鳍型场效应晶体管互补金属氧化物半导体器件结构 | |
US9276089B2 (en) | FinFETs and methods for forming the same | |
US9741810B2 (en) | Strained channel of gate-all-around transistor | |
CN205177853U (zh) | 鳍式场效应晶体管 | |
WO2012041035A1 (zh) | 一种闪存器件及其形成方法 | |
US20160111322A1 (en) | Finfet semiconductor device having local buried oxide | |
CN103390637B (zh) | FinFET及其制造方法 | |
KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
CN102347349B (zh) | 半导体结构及其制作方法 | |
US9159567B1 (en) | Replacement low-K spacer | |
JP2000277735A (ja) | トランジスタの構造及び製造方法 | |
US20160322476A1 (en) | Method of manufacturing a fin field effect transistor | |
CN104217948B (zh) | 半导体制造方法 | |
CN107579108B (zh) | 半导体结构的形成方法 | |
CN102456734B (zh) | 半导体结构及其制作方法 | |
KR101129835B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN104064469A (zh) | 半导体器件制造方法 | |
CN100524825C (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |