CN101312197A - 储存单元及其制造方法与操作方法 - Google Patents
储存单元及其制造方法与操作方法 Download PDFInfo
- Publication number
- CN101312197A CN101312197A CNA2007101611214A CN200710161121A CN101312197A CN 101312197 A CN101312197 A CN 101312197A CN A2007101611214 A CNA2007101611214 A CN A2007101611214A CN 200710161121 A CN200710161121 A CN 200710161121A CN 101312197 A CN101312197 A CN 101312197A
- Authority
- CN
- China
- Prior art keywords
- voltage
- storage element
- grid
- fin structure
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims description 179
- 239000010410 layer Substances 0.000 claims description 136
- 239000000463 material Substances 0.000 claims description 67
- 239000011241 protective layer Substances 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 28
- 230000005641 tunneling Effects 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 18
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000012163 sequencing technique Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 8
- 239000002784 hot electron Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000009966 trimming Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种储存单元，设置于基底上，基底中具有多个隔离结构，这些隔离结构于基底中共同定义出至少一鳍状结构，鳍状结构的上表面高于这些隔离结构的上表面。储存单元包括有栅极、电荷陷入结构、保护层与二源极/漏极区。栅极设置于基底上，横跨鳍状结构。电荷陷入结构设置于栅极与鳍状结构之间。保护层设置于鳍状结构顶部与栅极之间，分隔电荷陷入结构。源极/漏极区分别设置于栅极两侧的鳍状结构中。
Description
技术领域
本发明是有关于一种半导体组件及其制造方法与操作方法，且特别是有关于一种储存单元及其制造方法与操作方法。
背景技术
随着集成电路技术的发展，为强化组件速度与功能，必须持续不断地提升组件的集成度。以内存为例，信息电子产品(如计算机、行动电话、数字相机或个人数字助理(Personal Digital Assistant，PDA))需要处理、储存的数据日益增加，在这些信息电子产品中所需的内存容量也就愈来愈大。对于这种尺寸变小而内存容量却需要增加的情形，如何制造尺寸缩小、高积集度，又能兼顾其质量的内存组件是产业的一致目标。
典型的可电抹除且可程序只读存储器是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当内存进行程序化(Program)时，注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极层中。然而，当储存单元逐步微缩之后，浮置栅极与控制栅极之间的电容面积缩小，驱动电流的大小往往不足以进行程序化、抹除或读取操作。
虽然业界提出了双栅极或三栅极结构的储存单元来克服上述问题，以提高其电性表现，但是这种结构的储存单元，造价高且制造流程复杂而产量(throughput)低。再者，在三栅极结构的储存单元当中，由于在转角处会产生漏电的情况，特别是在高电场的操作下，漏电情形会更严重，导致内存的可靠度与稳定度下降，降低制造流程的良率。
发明内容
本发明的目的在于提供一种储存单元，利用鳍状结构上设置的保护层，将电荷陷入结构分隔于鳍状结构两侧，以避免产生漏电流。
本发明的又一目在于提供一种储存单元的制造方法，利用调整步骤达到缩小组件尺寸的效果，并以处理步骤于鳍状结构上形成一层保护层，防止漏电流的发生。
本发明的再一目的在于提供一种储存单元的操作方法，可以利用FN穿隧效应来程序化或抹除储存单元，也可以由通道热电子注入效应进行程序化、及价带导带热空穴穿隧效应进行抹除，而达到单一储存单元二位的存取方式。
为实现上述目的，本发明提供的储存单元，设置于一基底上，该基底中具有多个隔离结构，该些隔离结构于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：
一栅极，设置于该基底上，横跨该鳍状结构；
一电荷陷入结构，设置于该栅极与该鳍状结构之间；
一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该电荷陷入结构；以及
二源极/漏极区，分别设置于该栅极两侧的该鳍状结构中。
所述的储存单元，其中，该电荷陷入结构分别位于该鳍状结构的两侧壁。
所述的储存单元，其中，该保护层为一介电保护层。
所述的储存单元，其中，该保护层的上表面高于该鳍状结构两侧的该电荷陷入结构的上表面。
所述的储存单元，其中，该电荷陷入结构包括一电荷陷入层，且该电荷陷入层的材质包括氮化硅、氧化铝或其它高介电常数材料。
所述的储存单元，其中，该电荷陷入结构包括一阻挡介电层，设置于该电荷陷入层与该栅极之间。
本发明提供的储存单元的制造方法，该方法包括：
提供一基底，该基底上已依序形成有一衬层与一材料层；
于该基底上形成一图案化罩幕层；
调整(trimming)该图案化罩幕层；
以该图案化罩幕层为罩幕，移除部分该材料层、该衬层与该基底，于该基底中定义出多个鳍状结构；
移除该图案化罩幕层；
于该些鳍状结构之间形成多个隔离结构，该些隔离结构的上表面低于该鳍状结构的上表面；
于该基底上形成一电荷陷入结构，覆盖住该鳍状结构；
移除部分该电荷陷入结构，裸露出该材料层；
进行一处理步骤，使该材料层成为一保护层；
于该基底上形成一栅极，横跨该保护层、该电荷陷入结构与该鳍状结构；以及
于该栅极两侧裸露出的该鳍状结构中形成一源极/漏极区。
所述的储存单元制造方法，其中，移除该材料层上的该电荷陷入结构的步骤，使该电荷陷入结构分隔于该鳍状结构两侧壁。
所述的储存单元制造方法，其中，该保护层的上表面高于该鳍状结构两侧壁的该电荷陷入结构的上表面。
所述的储存单元制造方法，其中，形成该电荷陷入结构的方法包括依序于该基底上形成一穿隧介电层、一电荷陷入层与一阻挡介电层。
所述的储存单元制造方法，其中，该些隔离结构的形成方法包括：
于该基底上形成一隔离材料层，填满该些鳍状结构之间之间隙；以及
移除部分该隔离材料层，使该隔离材料层的上表面低于该鳍状结构的上表面。
本发明提供的储存单元的操作方法，该储存单元设置于一基底上，该基底中具有多个隔离结构，于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：一栅极，横跨该鳍状结构，设置于该基底上；一第一掺杂区与一第二掺杂区，分别设置于该栅极两侧的该鳍状结构中；二电荷陷入结构，设置于该栅极与该鳍状结构之间，分别位于该鳍状结构的两侧壁；以及一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该二电荷陷入结构，该操作方法包括：
进行程序化操作时，于该栅极施加一第一电压，将该第一掺杂区与该第二掺杂区浮置或接地，在该栅极与该基底之间产生足够的压差，使电荷寄存于该些电荷陷入结构中，程序化该储存单元。
所述的储存单元操作方法，其中，包括于进行抹除操作时，于该栅极施加一第二电压，将该第一掺杂区与该第二掺杂区浮置或接地，在该栅极与该基底产生足够的压差，使寄存于该些电荷陷入结构中的电荷被抹除，以抹除该储存单元。
所述的储存单元操作方法，其中，包括于进行读取操作时，于该栅极施加一第三电压，于该第一掺杂区施加一第四电压，于该第二掺杂区施加一第五电压，其中该第三电压大于该第五电压，该第五电压大于该第四电压，以读取该储存单元。
本发明提供的储存单元的操作方法，该储存单元设置于具有多个隔离结构的一基底上，该些隔离结构于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：一栅极，横跨该鳍状结构，设置于该基底上；一第一掺杂区与一第二掺杂区，分别设置于该栅极两侧的该鳍状结构中；一第一电荷陷入结构与一第二电荷陷入结构，设置于该栅极与该鳍状结构之间，分别位于该鳍状结构的两侧壁，且该第一电荷陷入结构包括邻近该第一掺杂区的一第一储存区与邻近该第二掺杂区的一第二储存区，该第二电荷陷入结构包括邻近该第一掺杂区的一第三储存区与邻近该第二掺杂区的一第四储存区；以及一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该第一电荷陷入结构与该第二电荷陷入结构，该操作方法包括：
进行程序化操作时，于该栅极施加一第一电压，于该第一掺杂区施加一第二电压，于该第二掺杂区施加一第三电压，其中该第一电压大于该第三电压，该第三电压大于该第二电压，将电荷注入靠近该第二掺杂区的该第二储存区与该第四储存区。
所述的储存单元操作方法，其中，程序化操作的模式包括通道热电子注入(CHE)效应。
所述的储存单元操作方法，其中，包括于进行抹除操作时，于该栅极施加一第四电压，于该第一掺杂区施加一第五电压，于该第二掺杂区施加一第六电压，其中该第六电压大于该第五电压，该第五电压大于该第四电压，以抹除该第二储存区与该第四储存区的电荷。
所述的储存单元操作方法，其中，包括于进行程序化操作时，于该栅极施加该第一电压，于该第一掺杂区施加该第三电压，于该第二掺杂区施加该第二电压，其中该第一电压大于该第三电压，该第三电压大于该第二电压，将电荷注入靠近该第一掺杂区的该第一储存区与该第三储存区。
综上所述，本发明提出的储存单元，利用调整步骤缩小图案化罩幕层，不但克服了微影制造流程的限制，也可以精确地掌控后续鳍状结构的尺寸，有助于组件的积集度，同时也避免短通道效应的影响。且此方法简单而便于控制，制作成本花费低。
再者，由于在鳍状结构上设置了一层保护层，将储存单元的电荷陷入结构分隔于鳍状结构的两侧，因而还可以防止储存单元于操作过程中，在鳍状结构顶部的转角处产生漏电流的情形，提升了储存单元的电性表现。
附图说明
图1A至图1G是依照本发明一实施例的一种储存单元的制造流程剖面图。
图2是依照本发明一实施例的一种储存单元的三维立体示意图。
图3A是依照本发明一实施例的一种储存单元的三维立体剖面图。
图3B是图3A的俯视图。
附图中主要组件符号说明：
100：基底
100a：鳍状结构
105：衬层
110：材料层
115、115’：图案化罩幕层
120：隔离结构
130：电荷陷入结构
130a：第一电荷陷入结构
130b：第二电荷陷入结构
133：穿隧介电层
133a：底氧化硅层
133b：氮化硅层
133c：顶氧化硅层
135：电荷陷入层
137：阻挡介电层
140：保护层
150：栅极
160：源极/漏极区
160a：第一掺杂区
160b：第二掺杂区
B1：第一储存区
B2：第二储存区
B3：第三储存区
B4：第四储存区
具体实施方式
本发明提出一种储存单元，设置于基底上，基底中具有多个隔离结构，这些隔离结构于基底中共同定义出至少一鳍状结构，鳍状结构的上表面高于这些隔离结构的上表面，储存单元包括：设置于基底上、横跨鳍状结构的栅极；设置于栅极与鳍状结构之间的电荷陷入结构；设置于鳍状结构顶部与栅极之间，分隔电荷陷入结构的保护层；以及分别设置于栅极两侧的鳍状结构中的源极/漏极区。
在本发明的一实施例中，上述储存单元，其中电荷陷入结构分别位于鳍状结构的两侧壁。
在本发明的一实施例中，上述储存单元，其中保护层为介电保护层。
在本发明的一实施例中，上述储存单元，其中保护层的上表面高于鳍状结构两侧的电荷陷入结构的上表面。
在本发明的一实施例中，上述储存单元，其中电荷陷入结构包括一电荷陷入层，且电荷陷入层的材质包括氮化硅、氧化铝或其它高介电常数材料。
在本发明的一实施例中，上述储存单元，其中电荷陷入结构包括一层阻挡介电层，设置于电荷陷入层与栅极之间。
本发明提出一种储存单元的制造方法，先提供基底，基底上已依序形成有一衬层与一材料层。然后于基底上形成一层图案化罩幕层。调整(trimming)图案化罩幕层，再以图案化罩幕层为罩幕，移除部分材料层、衬层与基底，于基底中定义出多个鳍状结构。接着，移除图案化罩幕层，并于这些鳍状结构之间形成多个隔离结构，这些隔离结构的上表面低于鳍状结构的上表面。继而，于基底上形成电荷陷入结构，覆盖住鳍状结构。而后，移除部分电荷陷入结构，裸露出材料层。再进行处理步骤，使材料层成为保护层。接下来，于基底上形成栅极，横跨保护层、电荷陷入结构与鳍状结构。之后于栅极两侧裸露出的鳍状结构中形成源极/漏极区。
在本发明的一实施例中，上述储存单元的制造方法，其中移除材料层上的电荷陷入结构的步骤，使电荷陷入结构分隔于鳍状结构两侧壁。
在本发明的一实施例中，上述储存单元的制造方法，其中保护层的上表面高于鳍状结构两侧壁的电荷陷入结构的上表面。
在本发明的一实施例中，上述储存单元的制造方法，其中形成电荷陷入结构的方法包括依序于基底上形成一层穿隧介电层、一层电荷陷入层与一层阻挡介电层。
在本发明的一实施例中，上述储存单元的制造方法，其中这些隔离结构的形成方法包括先于基底上形成一层隔离材料层，填满这些鳍状结构之间的间隙，然后移除部分隔离材料层，使隔离材料层的上表面低于鳍状结构的上表面。
本发明提出一种储存单元的操作方法，储存单元设置于基底上，基底中具有多个隔离结构，于基底中共同定义出至少一鳍状结构，鳍状结构的上表面高于这些隔离结构的上表面，储存单元包括：一栅极，横跨鳍状结构，设置于基底上；一第一掺杂区与一第二掺杂区，分别设置于栅极两侧的鳍状结构中；二电荷陷入结构，设置于栅极与鳍状结构之间，分别位于鳍状结构的两侧壁；以及一保护层，设置于鳍状结构顶部与栅极之间，分隔二电荷陷入结构，操作方法包括：进行程序化操作时，于栅极施加第一电压，将第一掺杂区与第二掺杂区浮置或接地，在栅极与基底之间产生足够的压差，使电荷寄存于电荷陷入结构中，程序化储存单元。
在本发明的一实施例中，上述储存单元的操作方法，还包括于进行抹除操作时，于栅极施加第二电压，将第一掺杂区与第二掺杂区浮置或接地，于栅极与基底之间产生足够的压差，使寄存于电荷陷入结构中的电荷被抹除，以抹除储存单元。
在本发明的一实施例中，上述储存单元的操作方法，还包括于进行读取操作时，于栅极施加第三电压，于第一掺杂区施加第四电压，于第二掺杂区施加第五电压，其中第三电压大于第五电压，第五电压大于第四电压，以读取储存单元。
一种储存单元的操作方法，储存单元设置于具有多个隔离结构的一基底上，这些隔离结构于基底中共同定义出至少一鳍状结构，鳍状结构的上表面高于这些隔离结构的上表面，储存单元包括：一栅极，横跨鳍状结构，设置于基底上；一第一掺杂区与一第二掺杂区，分别设置于栅极两侧的鳍状结构中；一第一电荷陷入结构与一第二电荷陷入结构，设置于栅极与鳍状结构之间，分别位于鳍状结构的两侧壁，且第一电荷陷入结构包括邻近第一掺杂区的第一储存区与邻近第二掺杂区的第二储存区，第二电荷陷入结构包括邻近第一掺杂区的第三储存区与邻近第二掺杂区的第四储存区；以及一保护层，设置于鳍状结构顶部与栅极之间，分隔第一电荷陷入结构与第二电荷陷入结构，操作方法包括：进行程序化操作时，于栅极施加第一电压，于第一掺杂区施加第二电压，于第二掺杂区施加第三电压，其中第一电压大于第三电压，第三电压大于第二电压，将电荷注入靠近第二掺杂区的第二储存区与第四储存区。
在本发明的一实施例中，上述的储存单元的操作方法，其中程序化操作的模式包括通道热电子注入(CHE)效应。
在本发明的一实施例中，上述的储存单元的操作方法，还包括于进行抹除操作时，于栅极施加第四电压，于第一掺杂区施加第五电压，于第二掺杂区施加第六电压，其中第六电压大于第五电压，第五电压大于第四电压，以抹除第二储存区与第四储存区的电荷。
在本发明的一实施例中，上述的储存单元的操作方法，还包括于进行程序化操作时，于栅极施加第一电压，于第一掺杂区施加第三电压，于第二掺杂区施加第二电压，其中第一电压大于第三电压，第三电压大于第二电压，将电荷注入靠近第一掺杂区的第一储存区与第三储存区。
本发明利用调整步骤微缩图案化罩幕层，而于基底中形成具有鳍状结构的储存单元。以简单且成本花费低的方法即可达成提高组件集成度的功效。此外，利用保护层的设置，将电荷陷入结构分隔于鳍状结构两侧，更可以避免通道漏电流的发生，而提高储存单元的电性表现。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。
图1A至图1G是本发明一实施例的一种储存单元的制造流程剖面图。
请参照图1A，本发明提出一种储存单元的制造方法，先提供基底100，基底100例如是整体硅(bulk-Si)基底或者是绝缘层上有硅(SOI)基底。基底100上已依序形成有一层衬层105与一层材料层110。衬层105的材质例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。材料层110例如是选择与后续要形成的电荷陷入结构(130)具有不同的蚀刻选择性(etching selectivity)的材质。在一实施例中，材料层110的材质例如是多晶硅，其形成方法例如是化学气相沉积法。接着，于基底100上形成一层图案化罩幕层115。图案化罩幕层115材质例如是氮化硅，其形成方法例如是先以化学气相沉积法于材料层110上形成一整层的罩幕材料层(未绘示)，然后利用微影蚀刻制造流程以形成的。
接着，请参照图1B，调整(trimming)图案化罩幕层115以微缩其尺寸。调整图案化罩幕层115的方法例如是湿式蚀刻法，例如，将整个基底100浸置于热磷酸中一段时间，使图案化罩幕层115微缩至预定尺寸。在一实施例中，微影蚀刻制造流程后所形成的图案化罩幕层115例如是0.18μm，而调整后的图案化罩幕层115’的尺寸例如是微缩至0.05μm。
之后，请参照图1C，以图案化罩幕层115’为罩幕，移除部分材料层110、衬层105与基底100，于基底100中定义出多个鳍状结构100a。移除部分上述膜层的方法例如是干式蚀刻法，如反应性离子蚀刻法。
继而，请参照图1D，移除图案化罩幕层115’，于这些鳍状结构100a之间形成多个隔离结构120。在移除图案化罩幕层115’之前，例如是先以高密度等离子化学气相沉积法，于基底100上形成一层隔离材料层(未绘示)，填入鳍状结构100a之间的间隙，隔离材料层的材质例如是氧化硅等介电材料。然后，移除部分绝缘材料，裸露出图案化罩幕层115’，再利用湿式蚀刻法或干式蚀刻法移除图案化罩幕层115’。接着，移除部分绝缘材料，而形成上表面低于鳍状结构100a的隔离结构120。
而后，请参照图1E，于基底100上形成电荷陷入结构130。电荷陷入结构130由下而上包括一层穿隧介电层133、一层电荷陷入层135与一层阻挡介电层137。其中，穿隧介电层133的材质包括氧化硅，其形成方法例如是化学气相沉积法。请参照图1E-1，穿隧介电层133还可以是一种能隙工程穿隧结构(bandgap engineered tunneling structure)，由下而上例如是由底氧化硅层133a/中间的氮化硅层133b/顶氧化硅层133c(ONO)所堆栈形成的结构，各层的形成方法可以是化学气相沉积法。电荷陷入层135的材质例如是氮化硅，其形成方法例如是化学气相沉积法。阻挡介电层137的材质例如是氧化硅，其形成方法例如是化学气相沉积法。当然，穿隧介电层133及阻挡介电层137也可以是其它类似的材质。电荷陷入层135的材质并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材质，例如氧化铝、氧化钽、钛酸锶物或氧化铪等高介电常数材料。
下一步，请参照图1E，移除部分电荷陷入结构130，裸露出材料层110，并将电荷陷入结构130分隔于鳍状结构100a的两侧壁。移除部分电荷陷入结构130的方法例如是回蚀刻法，如湿式蚀刻法或干式蚀刻法。在一实施例中，还可以是移除电荷陷入结构130的顶部，直到裸露出材料层110的顶部侧壁，使电荷陷入结构130的上表面低于材料层110的上表面。
然后，请参照图1F，进行一处理步骤，使材料层110成为保护层140。在一实施例中，材料层110的材质例如是多晶硅，处理步骤例如是热氧化法，将多晶硅氧化成为氧化硅材质的保护层140，保护层140的厚度例如是大于300埃。处理步骤也可以是其它方法，例如是在含氮气或其它气体的环境下，使多晶硅材质的材料层110成为介电材质的保护层140。上述移除电荷陷入结构130的顶部以及保护层140的形成，可以避免储存单元于操作过程中，于转角处产生漏电流的问题，有助于提高储存单元的稳定度与可靠度。
继之，请参照图1G，于基底100上形成一层栅极150，横跨保护层140、电荷陷入结构130与鳍状结构100a。栅极150的材质例如是掺杂多晶硅，其形成方法例如是先形成一整层的掺杂多晶硅层(未绘示)，然后进行微影蚀刻制造流程而形成的。之后，于栅极150两侧裸露出的鳍状结构100a中形成源极/漏极区(请参照图2)，源极/漏极区可以是N型重掺杂区或是P型掺杂区，其形成方法例如是离子植入法。
上述实施例中，可以利用湿式蚀刻法调整图案化罩幕层115，突破微影制造流程的限制，并且以简单且低成本的方式形成鳍状结构的储存单元，达到提高组件积集度的效果。另外，电荷陷入结构130顶部的移除，以及保护层140的形成可以避免储存单元顶部转角处可能产生的漏电现象，从而提高内存的电性表现。
以下说明本发明提出的储存单元的结构。图2是本发明一实施例的一种储存单元的立体示意图。图2与图1A至图1G当中相同的构件，使用相同的标号来表示。
请参照图2，储存单元设置于基底100上。基底100可以是整体硅(bulk-Si)基底，也可以是绝缘层上有硅(SOI)基底。基底100中具有多个隔离结构120，这些隔离结构120于基底100中共同定义出至少一鳍状结构100a。鳍状结构100a的上表面高于这些隔离结构120的上表面。
储存单元由栅极150、二电荷陷入结构130、保护层140、二源极/漏极区160所构成。栅极150设置于基底100上，横跨鳍状结构100a。栅极150的材质例如是掺杂多晶硅、金属或金属硅化物。
电荷陷入结构130设置于栅极150与鳍状结构100a之间，例如是分别位于鳍状结构100a的两侧壁。电荷陷入结构130包括一层穿隧介电层133、一层电荷陷入层135与一层阻挡介电层137，由鳍状结构100a向外，依序垂直地层迭。
穿隧介电层133与阻挡介电层137的材质例如是氧化硅或其它类似的介电材料。请参照图1E-1，本图是单独地绘示电荷陷入结构130的部分，并放大其中的穿隧介电层133。穿隧介电层133可以是一种能隙工程穿隧结构，由下而上例如是氧化硅/氮化硅/氧化硅(ONO)的堆栈结构。在一实施例中，ONO堆栈结构底部的底氧化硅层133a厚度例如是小于等于20埃，或介于5～20埃之间，或者是介于10～20埃之间，也可以是小于等于15埃，或是介于10～15埃之间；中间的氮化硅层133b厚度例如是小于等于20埃，或者是介于10～20埃之间；顶部的顶氧化硅层133c厚度例如是小于等于20埃，如介于10～20埃之间，或是介于15～20埃之间。电荷陷入层135的材质例如是氮化硅或是其它能够使电荷陷入于其中的材质，例如氧化铝、氧化钽、钛酸锶物或氧化铪等高介电常数材料。在一实施例中，穿隧介电层133的底氧化硅层133a的厚度例如是15埃，氮化硅层133b的厚度例如是20埃，顶氧化硅层133c的厚度例如是20埃，电荷陷入层135的厚度例如是70埃，阻挡介电层137的厚度例如是90埃。
保护层140设置于鳍状结构100a顶部与栅极150之间，分隔二电荷陷入结构130。保护层140的材质例如是氧化硅、氮化硅、碳化硅、氮氧化硅或氮碳化硅。在一实施例中，保护层140的厚度例如是大于300埃，其上表面例如是高于电荷陷入结构130的上表面，抑制了电荷陷入结构130于鳍状结构100a转角处产生漏电流的机会。
二源极/漏极区160分别设置于栅极150两侧的鳍状结构100a中。源极/漏极区160可以是掺杂有硼或硼、BF2等P型掺质的P型掺杂区，或者也可以是掺杂有磷、砷等N型掺质的N型掺杂区。
由于保护层140将电荷陷入结构130分隔成两个区块，分立于鳍状结构100a的两侧壁，因此可以避免储存单元于操作过程中，于电荷陷入结构130的转角处产生不正常电场，导致漏电流使顶部通道打开的情形。如此一来，也可以确保储存单元的稳定度与可靠度，加强组件的电性表现。
接着说明本发明提出的储存单元的操作方法。图3A是本发明一实施例的一种储存单元的立体剖面图。图3B是图3A的储存单元的俯视图。图3A、图3B与图2中相同的组件以相同的标号来表示，并省略其说明。
请参照图3A与图3B，为了清楚地说明电荷陷入结构130在操作过程中储存电荷的区域，因此图3A以电荷陷入结构130的上表面为剖面，将电荷陷入结构130上方的栅极150，以及部分保护层140省略不绘示。另外，将鳍状结构100a两侧的电荷陷入结构130分别以第一电荷陷入结构130a与第二电荷陷入结构130b来表示，源极漏极区160分别以第一掺杂区160a与第二掺杂区160b来表示。其中，第一电荷陷入结构130a包括邻近第一掺杂区160a的第一储存区B1与邻近第二掺杂区160b的第二储存区B2；第二电荷陷入结构130b包括邻近第一掺杂区160a的第三储存区B3与邻近第二掺杂区160b的第四储存区B4。
在一实施例中，对储存单元进行程序化操作时，于栅极150施加足够的电压例如是16伏特左右；将第一掺杂区160a与第二掺杂区160b浮置或接地，在栅极150与基底100的鳍状结构100a之间产生足够的压差，使电荷寄存于电荷陷入结构130a、130b中，以程序化此储存单元。此程序化操作的模式例如是FN穿隧效应。
进行抹除操作时，于栅极150施加电压例如是-16伏特左右；将第一掺杂区160a与第二掺杂区160b浮置或接地，在栅极150与基底100的鳍状结构100a之间产生足够的压差，而使寄存于电荷陷入结构130a、130b中的电荷被抹除。其例如是将空穴注入或电子移除于电荷陷入结构130a、130b中，以抹除储存单元。此抹除操作的模式可以是F-N穿隧效应。
进行读取操作时，于栅极150施加电压Vg，于第一掺杂区160a施加电压Vs，于第二掺杂区160b施加电压Vd，其中，电压Vg大于电压Vd，电压Vd大于电压Vs，以读取储存单元。在一实施例中，电压Vg例如是约5伏特，电压Vs例如是约0伏特，电压Vd例如是约1伏特。
在另一实施例中，对储存单元进行程序化操作时，于栅极150施加第一电压，于第一掺杂区160a施加第二电压，于第二掺杂区160b施加第三电压，其中，第一电压大于第三电压，第三电压大于第二电压，而将电荷注入靠近第二掺杂区160b的第二储存区B2与第四储存区B4。第一电压例如是约10伏特，第二电压例如是约0伏特，第三电压例如是约5伏特。此程序化操作的模式例如是通道热电子注入(Channel Hot ElectronInjection)效应。
进行抹除操作时，则于栅极150施加第四电压，于第一掺杂区160a施加第五电压，于第二掺杂区160b施加第六电压，其中，第六电压大于第五电压，第五电压大于第四电压，以抹除第二储存区B2与第四储存区B4的电荷。第四电压例如是约-5伏特，第五电压例如是约0伏特，第六电压例如是约5伏特。抹除操作的模式例如是价带导带热空穴穿隧(Band toBand Hot Hole tunneling)效应。
至于读取操作时，则例如是以逆向读取的方式，施加与程序化方向相反的逆向偏压来读取第二储存区B2与第四储存区B4的电荷储存状态。在一实施例中，例如是在栅极150施加第七电压，在第一掺杂区160a施加第八电压，在第二掺杂区160b施加第九电压，其中第七电压大于第八电压，第八电压大于第九电压，以读取第二储存区B2与第四储存区B4的电荷。第七电压例如是约5伏特，第八电压例如是约1.6伏特，第九电压例如是约0伏特。
当然，在进行程序化操作时，还可以于栅极150施加第一电压，并且将上述原本施加于第一掺杂区160a的第二电压改成施加于第二掺杂区160b，而将上述原施加于第二掺杂区160b的第三电压，改为施加于第一掺杂区160a。其中，第一电压大于第三电压，第三电压大于第二电压，将电荷注入靠近第一掺杂区160a的第一储存区B1与第三储存区B3。第一电压例如是约10伏特，第二电压例如是约0伏特，第三电压例如是约5伏特。程序化操作的模式例如是通道热电子注入效应。
抹除第一储存区B1与第三储存区B3中的电荷，则可以在栅极150施加第四电压，将上述的第六电压改施加于第一掺杂区160a，将上述第五电压改施加于第二掺杂区160b，其中，第六电压大于第五电压，第五电压大于第四电压，以抹除第一储存区B1与第三储存区B3的电荷。第四电压例如是约-5伏特，第五电压例如是约0伏特，第六电压例如是约5伏特。上述抹除操作的模式例如是价带导带热空穴穿隧效应。
读取第一储存区B1与第三储存区B3的电荷储存状态，可以是同样利用逆向读取的方式，于栅极150施加第七电压，将上述的第九电压改施加于第一掺杂区160a，将上述第八电压改施加于第二掺杂区160b。其中，第七电压大于第八电压，第八电压大于第九电压，以读取第一储存区B1与第三储存区B3的电荷。第七电压例如是约5伏特，第八电压例如是约1.6伏特，第九电压例如是约0伏特。
换言之，上述储存单元可以是一个储存单元一位的方式来存取数据(以FN穿隧来进行程序化与抹除操作)，或者也可以是一个储存单元二位的方式来存取数据(以通道热电子注入效应进行程序化，以价带导带热空穴穿隧效应进行抹除)，其端视组件的需求与设计而定。另外，由于保护层上方未有电荷陷入结构的存在，电荷陷入结构是分立于鳍状结构两侧，还可以确保操作过程中，不会产生转角处漏电流的情形。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请的权利要求范围所界定的内容为准。
Claims (18)
1、一种储存单元，设置于一基底上，该基底中具有多个隔离结构，该些隔离结构于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：
一栅极，设置于该基底上，横跨该鳍状结构；
一电荷陷入结构，设置于该栅极与该鳍状结构之间；
一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该电荷陷入结构；以及
二源极/漏极区，分别设置于该栅极两侧的该鳍状结构中。
2、如权利要求1所述的储存单元，其中，该电荷陷入结构分别位于该鳍状结构的两侧壁。
3、如权利要求1所述的储存单元，其中，该保护层为一介电保护层。
4、如权利要求1所述的储存单元，其中，该保护层的上表面高于该鳍状结构两侧的该电荷陷入结构的上表面。
5、如权利要求1所述的储存单元，其中，该电荷陷入结构包括一电荷陷入层，且该电荷陷入层的材质包括氮化硅、氧化铝或其它高介电常数材料。
6、如权利要求1所述的储存单元，其中，该电荷陷入结构包括一阻挡介电层，设置于该电荷陷入层与该栅极之间。
7、一种储存单元的制造方法，该方法包括：
提供一基底，该基底上已依序形成有一衬层与一材料层；
于该基底上形成一图案化罩幕层；
调整(trimming)该图案化罩幕层；
以该图案化罩幕层为罩幕，移除部分该材料层、该衬层与该基底，于该基底中定义出多个鳍状结构；
移除该图案化罩幕层；
于该些鳍状结构之间形成多个隔离结构，该些隔离结构的上表面低于该鳍状结构的上表面；
于该基底上形成一电荷陷入结构，覆盖住该鳍状结构；
移除部分该电荷陷入结构，裸露出该材料层；
进行一处理步骤，使该材料层成为一保护层；
于该基底上形成一栅极，横跨该保护层、该电荷陷入结构与该鳍状结构；以及
于该栅极两侧裸露出的该鳍状结构中形成一源极/漏极区。
8、如权利要求7所述的储存单元制造方法，其中，移除该材料层上的该电荷陷入结构的步骤，使该电荷陷入结构分隔于该鳍状结构两侧壁。
9、如权利要求7所述的储存单元制造方法，其中，该保护层的上表面高于该鳍状结构两侧壁的该电荷陷入结构的上表面。
10、如权利要求7所述的储存单元制造方法，其中，形成该电荷陷入结构的方法包括依序于该基底上形成一穿隧介电层、一电荷陷入层与一阻挡介电层。
11、如权利要求7所述的储存单元制造方法，其中，该些隔离结构的形成方法包括：
于该基底上形成一隔离材料层，填满该些鳍状结构之间之间隙；以及
移除部分该隔离材料层，使该隔离材料层的上表面低于该鳍状结构的上表面。
12、一种储存单元的操作方法，该储存单元设置于一基底上，该基底中具有多个隔离结构，于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：一栅极，横跨该鳍状结构，设置于该基底上；一第一掺杂区与一第二掺杂区，分别设置于该栅极两侧的该鳍状结构中；二电荷陷入结构，设置于该栅极与该鳍状结构之间，分别位于该鳍状结构的两侧壁；以及一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该二电荷陷入结构，该操作方法包括：
进行程序化操作时，于该栅极施加一第一电压，将该第一掺杂区与该第二掺杂区浮置或接地，在该栅极与该基底之间产生足够的压差，使电荷寄存于该些电荷陷入结构中，程序化该储存单元。
13、如权利要求12所述的储存单元操作方法，其中，包括于进行抹除操作时，于该栅极施加一第二电压，将该第一掺杂区与该第二掺杂区浮置或接地，在该栅极与该基底产生足够的压差，使寄存于该些电荷陷入结构中的电荷被抹除，以抹除该储存单元。
14、如权利要求12所述的储存单元操作方法，其中，包括于进行读取操作时，于该栅极施加一第三电压，于该第一掺杂区施加一第四电压，于该第二掺杂区施加一第五电压，其中该第三电压大于该第五电压，该第五电压大于该第四电压，以读取该储存单元。
15、一种储存单元的操作方法，该储存单元设置于具有多个隔离结构的一基底上，该些隔离结构于该基底中共同定义出至少一鳍状结构，该鳍状结构的上表面高于该些隔离结构的上表面，该储存单元包括：一栅极，横跨该鳍状结构，设置于该基底上；一第一掺杂区与一第二掺杂区，分别设置于该栅极两侧的该鳍状结构中；一第一电荷陷入结构与一第二电荷陷入结构，设置于该栅极与该鳍状结构之间，分别位于该鳍状结构的两侧壁，且该第一电荷陷入结构包括邻近该第一掺杂区的一第一储存区与邻近该第二掺杂区的一第二储存区，该第二电荷陷入结构包括邻近该第一掺杂区的一第三储存区与邻近该第二掺杂区的一第四储存区；以及一保护层，设置于该鳍状结构顶部与该栅极之间，分隔该第一电荷陷入结构与该第二电荷陷入结构，该操作方法包括：
进行程序化操作时，于该栅极施加一第一电压，于该第一掺杂区施加一第二电压，于该第二掺杂区施加一第三电压，其中该第一电压大于该第三电压，该第三电压大于该第二电压，将电荷注入靠近该第二掺杂区的该第二储存区与该第四储存区。
16、如权利要求15所述的储存单元操作方法，其中，程序化操作的模式包括通道热电子注入(CHE)效应。
17、如权利要求15所述的储存单元操作方法，其中，包括于进行抹除操作时，于该栅极施加一第四电压，于该第一掺杂区施加一第五电压，于该第二掺杂区施加一第六电压，其中该第六电压大于该第五电压，该第五电压大于该第四电压，以抹除该第二储存区与该第四储存区的电荷。
18、如权利要求15所述的储存单元操作方法，其中，包括于进行程序化操作时，于该栅极施加该第一电压，于该第一掺杂区施加该第三电压，于该第二掺杂区施加该第二电压，其中该第一电压大于该第三电压，该第三电压大于该第二电压，将电荷注入靠近该第一掺杂区的该第一储存区与该第三储存区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/753,850 US7795088B2 (en) | 2007-05-25 | 2007-05-25 | Method for manufacturing memory cell |
| US11/753,850 | 2007-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101312197A true CN101312197A (zh) | 2008-11-26 |
| CN101312197B CN101312197B (zh) | 2011-03-09 |
Family
ID=40071590
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101611214A Active CN101312197B (zh) | 2007-05-25 | 2007-12-18 | 储存单元及其制造方法与操作方法 |
| CN2008100989723A Active CN101325200B (zh) | 2007-05-25 | 2008-05-26 | 存储单元及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100989723A Active CN101325200B (zh) | 2007-05-25 | 2008-05-26 | 存储单元及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7795088B2 (zh) |
| CN (2) | CN101312197B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456734A (zh) * | 2010-10-29 | 2012-05-16 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| CN102034865B (zh) * | 2009-09-30 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102956686A (zh) * | 2011-08-18 | 2013-03-06 | 中国科学院微电子研究所 | 一种硅基锗纳米结构衬底及其制备方法 |
| CN103165177A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 存储单元 |
| CN103915499A (zh) * | 2012-12-31 | 2014-07-09 | 英飞凌科技股份有限公司 | 半导体器件和制造半导体器件的方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315173A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院微电子研究所 | 三维多值非挥发存储器的制备方法 |
| US8617937B2 (en) * | 2010-09-21 | 2013-12-31 | International Business Machines Corporation | Forming narrow fins for finFET devices using asymmetrically spaced mandrels |
| CN102569203A (zh) * | 2010-12-20 | 2012-07-11 | 中国科学院微电子研究所 | 一种三维多值非挥发存储器的制备方法 |
| CN102867751B (zh) * | 2011-07-08 | 2015-09-09 | 中国科学院微电子研究所 | 一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法 |
| US9012975B2 (en) * | 2012-06-14 | 2015-04-21 | United Microelectronics Corp. | Field effect transistor and manufacturing method thereof |
| US20140048867A1 (en) * | 2012-08-20 | 2014-02-20 | Globalfoundries Singapore Pte. Ltd. | Multi-time programmable memory |
| CN104124168B (zh) * | 2013-04-28 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104241289B (zh) * | 2013-06-20 | 2018-11-13 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
| KR102287406B1 (ko) * | 2015-02-06 | 2021-08-06 | 삼성전자주식회사 | 반도체 장치 |
| US9847333B2 (en) * | 2015-03-09 | 2017-12-19 | Globalfoundries Inc. | Reducing risk of punch-through in FinFET semiconductor structure |
| US9799654B2 (en) | 2015-06-18 | 2017-10-24 | International Business Machines Corporation | FET trench dipole formation |
| US10256152B2 (en) * | 2017-07-24 | 2019-04-09 | Globalfoundries Inc. | Methods of making FinFET device comprising a piezoelectric liner for generating a surface charge |
| CN110828380B (zh) * | 2018-08-14 | 2022-06-17 | 中芯国际集成电路制造(上海)有限公司 | 静态存储单元的形成方法及静态存储单元 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19600423C2 (de) * | 1996-01-08 | 2001-07-05 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| JP4809545B2 (ja) | 2001-05-31 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体不揮発性メモリ及び電子機器 |
| CN1188909C (zh) | 2002-02-25 | 2005-02-09 | 力旺电子股份有限公司 | 一种非易失性存储单元的编程及擦除方法 |
| US6657252B2 (en) * | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| US6614694B1 (en) * | 2002-04-02 | 2003-09-02 | Macronix International Co., Ltd. | Erase scheme for non-volatile memory |
| DE102004006505B4 (de) | 2004-02-10 | 2006-01-26 | Infineon Technologies Ag | Charge-Trapping-Speicherzelle und Herstellungsverfahren |
| KR100528486B1 (ko) * | 2004-04-12 | 2005-11-15 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 형성 방법 |
| KR100652384B1 (ko) * | 2004-11-08 | 2006-12-06 | 삼성전자주식회사 | 2비트 형태의 불휘발성 메모리소자 및 그 제조방법 |
| US7298004B2 (en) * | 2004-11-30 | 2007-11-20 | Infineon Technologies Ag | Charge-trapping memory cell and method for production |
| US7352018B2 (en) | 2005-07-22 | 2008-04-01 | Infineon Technologies Ag | Non-volatile memory cells and methods for fabricating non-volatile memory cells |
| US7268379B2 (en) | 2005-09-05 | 2007-09-11 | Macronix International Co., Ltd | Memory cell and method for manufacturing the same |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
-
2007
- 2007-05-25 US US11/753,850 patent/US7795088B2/en active Active
- 2007-12-18 CN CN2007101611214A patent/CN101312197B/zh active Active
-
2008
- 2008-05-26 CN CN2008100989723A patent/CN101325200B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034865B (zh) * | 2009-09-30 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102456734A (zh) * | 2010-10-29 | 2012-05-16 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| CN102456734B (zh) * | 2010-10-29 | 2015-06-10 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| CN102956686A (zh) * | 2011-08-18 | 2013-03-06 | 中国科学院微电子研究所 | 一种硅基锗纳米结构衬底及其制备方法 |
| CN103165177A (zh) * | 2011-12-16 | 2013-06-19 | 台湾积体电路制造股份有限公司 | 存储单元 |
| CN103165177B (zh) * | 2011-12-16 | 2016-04-06 | 台湾积体电路制造股份有限公司 | 存储单元 |
| CN103915499A (zh) * | 2012-12-31 | 2014-07-09 | 英飞凌科技股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN103915499B (zh) * | 2012-12-31 | 2017-07-07 | 英飞凌科技股份有限公司 | 半导体器件和制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080290397A1 (en) | 2008-11-27 |
| US7795088B2 (en) | 2010-09-14 |
| CN101325200A (zh) | 2008-12-17 |
| CN101312197B (zh) | 2011-03-09 |
| CN101325200B (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101312197B (zh) | 储存单元及其制造方法与操作方法 | |
| US8723249B2 (en) | Non-volatile memory | |
| US5702965A (en) | Flash memory cell and method of making the same | |
| US6949792B2 (en) | Stacked gate region of a memory cell in a memory device | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| US9431256B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7485917B2 (en) | Split gate flash memory cell and fabrication method thereof | |
| CN1323439C (zh) | 采用多个介电纳米团簇的永久性存储单元及其制造方法 | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| CN101359694B (zh) | 闪存及其制造方法 | |
| CN102290444A (zh) | Sonos结构、sonos存储器 | |
| CN102810541A (zh) | 一种存储器及其制造方法 | |
| US20060240618A1 (en) | Non-volatile memory and fabricating method thereof and operation thereof | |
| US11257830B2 (en) | Memory structure | |
| CN100536115C (zh) | 分离式栅极快闪存储单元及其形成方法 | |
| US20020127804A1 (en) | Method of making non-volatile memory with sharp corner | |
| CN102569303A (zh) | 浮栅型半导体存储器件及其制造方法 | |
| CN102280378A (zh) | Sonos结构和sonos存储器的形成方法 | |
| US20140183614A1 (en) | Semiconductor device | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| KR100284140B1 (ko) | 플래쉬 이이피롬의 셀 게이트 라인 형성 방법 | |
| US20240162315A1 (en) | Non-volatile memory device | |
| CN113437073B (zh) | 存储器结构及其制造方法 | |
| CN100464423C (zh) | 内存元件及其制造方法与操作方法 | |
| CN1279618C (zh) | 具有位于基底内的选择栅极的闪存单元及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |