CN102456677A - 球栅阵列封装结构及其制造方法 - Google Patents

球栅阵列封装结构及其制造方法 Download PDF

Info

Publication number
CN102456677A
CN102456677A CN2010105249953A CN201010524995A CN102456677A CN 102456677 A CN102456677 A CN 102456677A CN 2010105249953 A CN2010105249953 A CN 2010105249953A CN 201010524995 A CN201010524995 A CN 201010524995A CN 102456677 A CN102456677 A CN 102456677A
Authority
CN
China
Prior art keywords
substrate
hole
chip
grid array
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105249953A
Other languages
English (en)
Other versions
CN102456677B (zh
Inventor
汪民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2010105249953A priority Critical patent/CN102456677B/zh
Publication of CN102456677A publication Critical patent/CN102456677A/zh
Application granted granted Critical
Publication of CN102456677B publication Critical patent/CN102456677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种多芯片球栅阵列封装结构及其制造方法，所述多芯片球栅阵列封装结构包括：基板；至少两个芯片，分别固定于所述基板的上表面及所述基板的下表面，且各个芯片的上面分别形成有信号端；焊盘部，设置于所述基板的上表面以及下表面，并具有在厚度方向贯穿所述基板的贯通孔，且通过引线与所述信号端形成电连接；导电部，其为导电销，插入并固定于所述贯通孔；塑封部，用以保护所述基板、所述导电部及所述芯片。根据本发明，能够减少多芯片封装中的悬臂的产生，并简化制造工艺，并且还能够防止结构上的翘曲现象。

Description

球栅阵列封装结构及其制造方法
技术领域
本发明涉及球栅阵列封装结构及其制造方法，尤其涉及通过在基板的上表面以及下表面设置芯片并通过导电部引出内部电路，由此实现多层芯片的封装的球栅阵列封装结构及其制造方法。
背景技术
球栅阵列(BGA)封装技术是一种表面贴装型封装，它通过在基板的背面按阵列方式制作出球形凸点(ball bump)来代替传统的导线架，使得半导体装置的集成度更高、性能更好。BGA封装技术会显著地增加器件的I/O引脚数、减小焊盘间距，进而缩小封装件的尺寸、节省封装的占位空间，从而使PC芯片组、微处理器等的高密度、高性能、多引脚封装器件的微型化成为可能。
然而，随着技术的发展，电子产品需要实现高速电子系统、小型化、多功能化、高可靠性以及高性能，导致封装的密度不断地增加，从而出现了多层芯片封装方式。
多芯片封装是在高密度多层互连基板上，采用微焊接封装工艺将构成电子电路的多个芯片层叠组装起来，形成高密度、高性能、高可靠性的微电子产品，能够适应现代电子系统短、小、轻、薄和高速、高性能、高可靠性。
图1是现有的多层芯片封装结构的示意图。由图1可知，现有的多层芯片封装结构包括基板101、第一芯片102、第二芯片103、第一粘接层104、第二粘接层105、金属线106、焊球107以及塑封部108。所述第一芯片102通过第一粘接层104设置于基板101的上表面，而第二芯片103通过第二粘接层105设置于第一芯片102的上面。第一、第二芯片102、103的信号端通过金属线106连接到基板101的焊盘部，由此所述第一、第二芯片102、103的信号端通过所述基板101延伸到外部，从而能够与外部电路形成连接。所述塑封部108用以保护所述芯片102、103以及金属线106、基板101避免受到外部的影响。
但是，如上所述的现有的多层芯片封装结构具有如下的问题：
1)当多个芯片的尺寸不一致，且设置于上侧的芯片的尺寸更大时，会产生悬臂结构，从而导致引线键合工艺比较困难，在悬臂伸出的尺寸很大的情况下尤为严重，因此这种工艺易受限于芯片的尺寸；
2)在现有的工艺中，首先要将第一芯片粘接于基板，接着对该第一芯片进行引线键合工艺，然后在所述第一芯片的上侧设置第二芯片，之后再对第二芯片进行引线键合工艺，因此工艺程序需要往返进行，程序复杂，消耗的时间较长；
3)由于芯片仅布置于基板的一面，因此封装结构易产生结构翘曲，尤其是整体尺寸薄的时候更甚。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种球栅阵列封装结构及其制造方法，通过将多个芯片分别粘贴于基板的上表面及下表面，由此能够有效地避免悬臂结构，且能够简化工艺，并防止封装结构产生翘曲的现象。
为了达到目的，根据本发明的一方面，提供一种球栅阵列封装结构，包括：基板；至少两个芯片，分别固定于所述基板的上表面及所述基板的下表面，且各个芯片的上面分别形成有信号端；焊盘部，设置于所述基板的上表面以及下表面，并具有在厚度方向贯穿所述基板的贯通孔，且通过引线与所述信号端形成电连接；导电部，其为导电销，插入并固定于所述贯通孔；塑封部，用以保护所述基板、所述导电部及所述芯片。
优选地，所述导电销垂直于所述基板。
而且，根据本发明的一方面，提供一种用于制造所述球栅阵列封装结构的方法，包括以下步骤：将至少两个芯片分别固定于所述基板的上表面以及所述基板的下表面；将所述导电销设置于所述焊盘部的贯通孔；对分别粘接于所述基板的上表面以及下表面的芯片进行引线键合；对所述基板的上面以及下面分别进行塑封，且使所述导电销的下端部露出于塑封部的表面；对露出于所述塑封部表面的所述导电销的下端部植入焊球。
为了达到目的，根据本发明的另一方面，提供一种球栅阵列封装结构，包括：基板；至少两个芯片，分别固定于所述基板的上表面及所述基板的下表面，且各个芯片的上面分别形成有信号端；塑封部，具有设置于所述基板下面的第一塑封部以及设置于所述基板的上面的第二塑封部，且第一塑封部形成有通孔；焊盘部，设置于所述基板的上表面以及下表面中的至少一侧，并具备沿所述基板厚度方向的贯通孔，该贯通孔与所述通孔连通；导电部，通过在所述通孔设置导电材料而形成，以将所述第一焊盘部以及第二焊盘部延伸到外部。
优选地，所述第一焊盘部通过设置于所述基板的贯通孔与所述通孔形成连接。
而且，根据本发明的另一方面，提供一种球栅阵列封装结构的方法，包括以下步骤：将芯片分别固定于所述基板的上表面以及所述基板的下表面；对分别粘接于所述基板的上表面以及下表面的芯片进行引线键合；对所述基板的下面以及上面分别进行塑封，以形成第一塑封部以及第二塑封部；对所述第一塑封部及第二塑封部中的其中一个塑封部进行钻孔，以形成通孔；在所述通孔以及所述基板的贯通孔内设置导电材料而形成导电部，以将所述基板的焊盘部延伸到外部；对所述导电部植入焊球。
优选地，所述导电材料为铜。
根据本发明，通过在基板的两侧设置芯片，并同时进行引线键合工艺，从而可以有效减少多芯片封装中的悬臂的产生，并能够提高引线键合的效率。而且，由于在基板的两侧设置芯片，由此能够防止较薄的封装结构的翘曲现象。
附图说明
图1为现有的多层芯片封装结构的示意图；
图2为根据本发明的实施例的多芯片封装结构的示意图；
图3为根据本发明的多芯片封装结构的一制造工艺的流程图；
图4为根据本发明的多芯片封装结构的另一制造工艺的流程图。
主要符号说明：201为基板，202为第一芯片，203为第二芯片，204为第一粘接层，205为第二粘接层，206为金属线，207为焊球，208为第一塑封部，209为导电部，210为第二塑封部。
具体实施方式
以下，参照附图来详细说明根据本发明的实施例的球栅阵列封装结构及其制造方法。然而，本发明可以以许多不同的方式来实施，而不应被理解为限于下面的实施例。在附图中，为了清晰起见，夸大尺寸进行表示，并且不同的附图中使用相同的标号表示相同的部件。
图2为根据本发明的实施例的多芯片封装结构的示意图；图3为根据本发明的多芯片封装结构的一制造工艺的流程图；图4为根据本发明的多芯片封装结构的另一制造工艺的流程图。
由图可知，根据本发明的实施例的多芯片球栅阵列封装结构包括基板201、第一芯片202、第二芯片203、第一粘接层204、第二粘接层205、金属线206、焊球207、第一塑封部208、导电部209、第二塑封部210。所述基板201为多层板，在其上表面以及下表面均能够设置芯片。本实施例中，在所述基板201的上表面通过第二粘接层205设置第二芯片203，在所述基板201的下表面通过第一粘接层204设置第一芯片202。所述第一粘接层202以及第二粘接层204使用导热型粘接胶而形成，以保证散热性能。所述金属线206用以连接各个芯片的信号端与所述基板201的焊盘部，优选采用金线。
所述焊盘部可以设置于所述基板201的上表面以及下表面中的至少一侧。而且，所述焊盘部可以包括沿所述基板201的厚度方向贯穿基板的贯通孔。所述导电部209可以采用导电销，也可以采用由通过将导电材料填充于所述第一塑封部208上形成的通孔以及所述基板上的贯通孔而构成的导电柱。当所述导电部209采用导电销时，该导电销插入并固定于所述基板201的贯通孔内，且所述导电销与基板201形成垂直。当所述导电部209采用由导电材料构成的导电柱时，需要在形成第一塑封部时预留通孔，且该通孔应与基板的贯通孔连通，由此通过将导电材料填入所述通孔及所述基板201上的贯通孔而形成导电柱。优选地，所述导电材料为铜。所述焊球207形成在暴露于所述第一塑封部208的下表面的导电销的一端部或导电柱的端部，从而将芯片的信号端延伸到封装结构的外部。
以下，结合图3及图4对根据本发明的多芯片封装结构的制造工艺流程进行详细的说明。
如图3所示，根据本发明的多芯片封装结构的一制造工艺如下：首先，如图3的a所示，在基板的下表面及上表面分别粘接第一芯片及第二芯片。此时，利用第一粘接层及第二粘接层固定芯片。然后，如图3的b所示，分别对所述基板的上表面以及下表面进行引线键合。此时，首先对基板的上表面或下表面中的其中一面进行引线键合，然后将基板翻转过来，对另外一面进行引线键合。由此，相对于现有技术的对第一芯片进行引线键合之后再设置第二芯片，再对第二芯片进行引线键合的工艺流程，能够显著地节省时间，提高作业效率。然后，如图3的c所示，分别对所述基板的上表面以及下表面进行塑封，以保护芯片及金属线等。然后，如图3的d所示，在第一塑封部形成通孔。此时，形成通孔的方法有两种，其中一种为根据基板的贯通孔的坐标信息对第一塑封部进行钻孔，由此使通孔与基板的贯通孔连通；另一种为在形成第一塑封部时通过模具直接形成与基板的贯通孔连通的通孔。此时，所述通孔在第一塑封部的厚度方向与基板垂直，并与所述基板的厚度方向的贯通孔连通。而且，为了避免在钻孔时因误差而损坏基板，应使贯通孔的直径大于通孔的直径。然后，如图3的e所示，在所述通孔以及贯通孔内部填充导电材料，以形成导电柱。此时所述导电材料为铜。最后，如图3的f所示，对露出于所述第一塑封部下表面的导电柱植入焊球。
如图4所示，根据本发明的多芯片封装结构的另一制造工艺如下：首先，如图4的A所示，在基板的下表面及上表面分别粘接第一芯片及第二芯片。此时，利用第一粘接层及第二粘接层固定芯片。然后，如图4的B所示，在基板的贯通孔内设置导电销。此时，导电销应垂直于基板。然后，如图4的C所示，分别对所述基板的上表面以及下表面的芯片进行引线键合。此时，首先对基板的上表面或下表面中的其中一面的芯片进行引线键合，然后将基板翻转过来，对另外一面的芯片进行引线键合。由此，相对于现有技术的对第一芯片进行引线键合之后再设置第二芯片，并再对第二芯片进行引线键合的工艺流程，能够显著地节省时间，提高作业效率。然后，如图4的D所示，对基板的上面及下面分别进行塑封。此时，应使所述导电销的下端部露出于塑封部的表面。最后，如图4的E所示，在露出于塑封部表面的导电销的下端部植入焊球。
在以上的说明中，以在基本的上表面及下表面分别设置一个芯片为例进行说明，但本发明并不局限于此，本发明还适用于在基本的上表面及下表面分别设置两个以上的芯片的封装工艺。
本发明不限于上述实施例，在不脱离本发明范围的情况下，可以进行各种变形和修改。

Claims (8)

1.一种球栅阵列封装结构，其特征在于包括：
基板；
至少两个芯片，分别固定于所述基板的上表面及所述基板的下表面，且各个芯片的上面分别形成有信号端；
焊盘部，设置于所述基板的上表面以及下表面，并具有在厚度方向贯穿所述基板的贯通孔，且通过引线与所述信号端形成电连接；
导电部，其为导电销，插入并固定于所述贯通孔；
塑封部，用以保护所述基板、所述导电部及所述芯片。
2.根据权利要求1的球栅阵列封装结构，其特征在于所述导电销垂直于所述基板。
3.一种球栅阵列封装结构，其特征在于包括：
基板；
至少两个芯片，分别固定于所述基板的上表面及所述基板的下表面，且各个芯片的上面分别形成有信号端；
塑封部，具有设置于所述基板下面的第一塑封部以及设置于所述基板的上面的第二塑封部，且第一塑封部形成有通孔；
焊盘部，设置于所述基板的上表面以及下表面中的至少一侧，并具备沿所述基板厚度方向的贯通孔，该贯通孔与所述通孔连通；
导电部，通过在所述通孔设置导电材料而形成，以将所述第一焊盘部以及第二焊盘部延伸到外部。
4.根据权利要求3的球栅阵列封装结构，其特征在于所述第一焊盘部通过设置于所述基板的贯通孔与所述通孔形成连接。
5.一种用于制造权利要求1的球栅阵列封装结构的方法，其特征在于包括以下步骤：
将至少两个芯片分别固定于所述基板的上表面以及所述基板的下表面；
将所述导电销设置于所述焊盘部的贯通孔；
对分别粘接于所述基板的上表面以及下表面的芯片进行引线键合；
对所述基板的上面以及下面分别进行塑封，且使所述导电销的下端部露出于塑封部的表面；
对露出于所述塑封部表面的所述导电销的下端部植入焊球。
6.根据权利要求5所述的球栅阵列封装结构的方法，其特征在于在将所述导电销设置于所述焊接部的贯通孔的步骤中，使所述导电部垂直于所述基板。
7.一种用于制造权利要求3的球栅阵列封装结构的方法，其特征在于包括以下步骤：
将芯片分别固定于所述基板的上表面以及所述基板的下表面；
对分别粘接于所述基板的上表面以及下表面的芯片进行引线键合；
对所述基板的下面以及上面分别进行塑封，以形成第一塑封部以及第二塑封部；
对所述第一塑封部及所述塑封部中的其中一个塑封部进行钻孔，以形成通孔；
在所述通孔以及所述基板的贯通孔内设置导电材料而形成导电部，以将所述基板的焊盘部延伸到外部；
对所述导电部植入焊球。
8.根据权利要求7所述的球栅阵列封装结构的方法，其特征在于所述导电材料为铜。
CN2010105249953A 2010-10-27 2010-10-27 球栅阵列封装结构及其制造方法 Active CN102456677B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105249953A CN102456677B (zh) 2010-10-27 2010-10-27 球栅阵列封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105249953A CN102456677B (zh) 2010-10-27 2010-10-27 球栅阵列封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102456677A true CN102456677A (zh) 2012-05-16
CN102456677B CN102456677B (zh) 2013-08-21

Family

ID=46039664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105249953A Active CN102456677B (zh) 2010-10-27 2010-10-27 球栅阵列封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102456677B (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400772A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103400771A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400769A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
CN103400775A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103400770A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400768A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装封装结构及工艺方法
CN103413767A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先封后蚀芯片正装三维系统级封装结构及工艺方法
CN103413766A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103500716A (zh) * 2013-10-08 2014-01-08 华进半导体封装先导技术研发中心有限公司 一种芯片键合对准方法
CN103515249A (zh) * 2013-08-06 2014-01-15 江苏长电科技股份有限公司 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103646935A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646939A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN103646929A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
CN103646936A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN104218006A (zh) * 2013-05-28 2014-12-17 三星电机株式会社 半导体封装
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法
CN106601631A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN106744647A (zh) * 2016-12-20 2017-05-31 苏州晶方半导体科技股份有限公司 Mems芯片封装结构以及封装方法
CN107170719A (zh) * 2017-05-17 2017-09-15 杭州士兰微电子股份有限公司 基板、封装结构及封装结构的制作方法
CN110931449A (zh) * 2019-12-10 2020-03-27 青岛歌尔智能传感器有限公司 电源模块封装结构及电源模块的封装方法
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
WO2021115377A1 (zh) * 2019-12-13 2021-06-17 中兴通讯股份有限公司 封装方法、封装结构及封装模块
CN116093075A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种芯片和实现多种芯片互连的设计方法
US11761051B2 (en) 2018-02-23 2023-09-19 Vallourec Deutschland Gmbh High tensile and high toughness steels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2370565Y (zh) * 1999-01-20 2000-03-22 日月光半导体制造股份有限公司 电子元件堆叠装置
CN2528113Y (zh) * 2002-01-18 2002-12-25 胜开科技股份有限公司 多晶片封装组件
CN1538520A (zh) * 2003-04-15 2004-10-20 �¹������ҵ��ʽ���� 半导体封装和制造方法
KR20100102806A (ko) * 2009-03-12 2010-09-27 주식회사 하이닉스반도체 적층 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2370565Y (zh) * 1999-01-20 2000-03-22 日月光半导体制造股份有限公司 电子元件堆叠装置
CN2528113Y (zh) * 2002-01-18 2002-12-25 胜开科技股份有限公司 多晶片封装组件
CN1538520A (zh) * 2003-04-15 2004-10-20 �¹������ҵ��ʽ���� 半导体封装和制造方法
KR20100102806A (ko) * 2009-03-12 2010-09-27 주식회사 하이닉스반도체 적층 반도체 패키지

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218006A (zh) * 2013-05-28 2014-12-17 三星电机株式会社 半导体封装
US9640413B2 (en) 2013-08-06 2017-05-02 Jiangsu Changjiang Electronics Technology Co., Ltd Etching-before-packaging horizontal chip 3D system-level metal circuit board structure and technique thereof
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
DE112013007312B4 (de) * 2013-08-06 2021-02-11 Jiangsu Changjiang Electronics Technology Co., Ltd. Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
CN103400773A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
CN103400775A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103400770A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400768A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装封装结构及工艺方法
CN103413767A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先封后蚀芯片正装三维系统级封装结构及工艺方法
CN103413766A (zh) * 2013-08-06 2013-11-27 江苏长电科技股份有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103400772A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103515249A (zh) * 2013-08-06 2014-01-15 江苏长电科技股份有限公司 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103400769A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法
CN103400767A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103515249B (zh) * 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103400775B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
CN103400771A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103400768B (zh) * 2013-08-06 2015-11-18 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装封装结构及工艺方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103400772B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103400770B (zh) * 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
US9627303B2 (en) 2013-08-06 2017-04-18 Jiangsu Changjiang Electronics Technology Co., Ltd Etching-before-packaging three-dimensional system-level metal circuit board structure inversely provided with chip, and technological method
CN103413767B (zh) * 2013-08-06 2016-04-27 江苏长电科技股份有限公司 先封后蚀芯片正装三维系统级封装结构及工艺方法
CN103400769B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法
CN103400767B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先蚀后封芯片倒装凸点三维系统级金属线路板及工艺方法
CN103400773B (zh) * 2013-08-06 2016-06-08 江阴芯智联电子科技有限公司 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103500716A (zh) * 2013-10-08 2014-01-08 华进半导体封装先导技术研发中心有限公司 一种芯片键合对准方法
CN103646935B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646939B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN103646936A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646936B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646929A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
CN103646935A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646939A (zh) * 2013-12-05 2014-03-19 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片正装凸点结构及工艺方法
CN106744647A (zh) * 2016-12-20 2017-05-31 苏州晶方半导体科技股份有限公司 Mems芯片封装结构以及封装方法
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法
CN106601631A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN107170719A (zh) * 2017-05-17 2017-09-15 杭州士兰微电子股份有限公司 基板、封装结构及封装结构的制作方法
US11761051B2 (en) 2018-02-23 2023-09-19 Vallourec Deutschland Gmbh High tensile and high toughness steels
CN110931449A (zh) * 2019-12-10 2020-03-27 青岛歌尔智能传感器有限公司 电源模块封装结构及电源模块的封装方法
WO2021115377A1 (zh) * 2019-12-13 2021-06-17 中兴通讯股份有限公司 封装方法、封装结构及封装模块
CN112435998A (zh) * 2020-12-15 2021-03-02 南京工业职业技术大学 一种GaN HEMT器件的热应力管理引擎
CN116093075A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种芯片和实现多种芯片互连的设计方法

Also Published As

Publication number Publication date
CN102456677B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US8174105B2 (en) Stacked semiconductor package having discrete components
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7511371B2 (en) Multiple die integrated circuit package
US20070096284A1 (en) Methods for a multiple die integrated circuit package
CN107808880B (zh) 半导体装置的制造方法
US20130062783A1 (en) Chip packaging structure and manufacturing method for the same
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20080237833A1 (en) Multi-chip semiconductor package structure
KR20160014475A (ko) 스택 패키지
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN108573933B (zh) 半导体装置及其制造方法
US20080164620A1 (en) Multi-chip package and method of fabricating the same
US8558380B2 (en) Stack package and method for manufacturing the same
CN101465341B (zh) 堆叠式芯片封装结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN102751203A (zh) 半导体封装结构及其制作方法
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
KR20070087765A (ko) 적층형 패키지 및 그 제조 방법
CN219842980U (zh) 高性能互连封装结构、模组及电子产品
WO2013086754A1 (zh) 一种通用封装基板、封装结构和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant