CN102449746A - 蚀刻液及用其形成沟槽隔离结构的方法 - Google Patents

蚀刻液及用其形成沟槽隔离结构的方法 Download PDF

Info

Publication number
CN102449746A
CN102449746A CN2010800229608A CN201080022960A CN102449746A CN 102449746 A CN102449746 A CN 102449746A CN 2010800229608 A CN2010800229608 A CN 2010800229608A CN 201080022960 A CN201080022960 A CN 201080022960A CN 102449746 A CN102449746 A CN 102449746A
Authority
CN
China
Prior art keywords
organic solvent
etching solution
isolation structure
insulating barrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800229608A
Other languages
English (en)
Other versions
CN102449746B (zh
Inventor
樱井一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of CN102449746A publication Critical patent/CN102449746A/zh
Application granted granted Critical
Publication of CN102449746B publication Critical patent/CN102449746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种不易受到沟槽结构影响的蚀刻液，并且还提供一种利用该蚀刻液形成隔离结构的方法。该蚀刻液含有氢氟酸和有机溶剂。所述有机溶剂具有由汉森溶解度参数定义的在4～12范围内的δH值并且其在20℃于水中的饱和溶解度为5wt％或更高。该蚀刻液可以在半导体元件的制造方法中代替公知的蚀刻液来使用。

Description

蚀刻液及用其形成沟槽隔离结构的方法
技术领域
本发明涉及一种在半导体元件的生产过程中用于蚀刻作为绝缘层的旋涂式介电层(以下称为：SOD层)的蚀刻液。
背景技术
在电子设备例如半导体元件中，将半导体器件例如晶体管和电阻器等排布于基板上。由于这些器件彼此必须是电绝缘的，因此就必须形成将它们隔离的区域。该区域称为“隔离区”。迄今为止，该隔离区通常是通过有选择地在半导体基板表面上形成绝缘层来产生的。
与此同时，近年来在电子设备技术领域，其密度和集成化程度一直在不断的提高。随着密度的增加和集成化程度的提高，使得形成相应所需集成化程度的精细隔离结构变得越来越困难。因此，需要提供一种能够满足所需精细度的新型隔离结构。作为能够满足要求的隔离结构之一，推荐沟槽隔离结构。该沟槽隔离结构是通过在半导体基板上形成细密的沟槽，然后将沟槽内部填充绝缘材料从而将每个沟槽两侧的器件相互电隔离而制备的。与传统结构相比，将器件电隔离的该结构可以减小隔离区，因此，其是一种实现近年来所需集成化程度的有效结构。
例如，可根据自对准浅沟槽隔离方法来形成沟槽隔离结构。该方法通常包含以下步骤：在已经形成有沟槽的基板表面上涂布含有绝缘材料(以下称为“SOD材料”)的组合物以使该组合物填充所述沟槽；然后通过焙烧等方式将SOD材料固化以转化该SOD材料以形成绝缘层；通过化学机械抛光(以下称为“CMP”)去除基板表面上多余的绝缘层；通过湿蚀刻法将基板表面展平。
对于上述方法，已经研究了多种蚀刻液。最简单的溶液是，例如：氢氟酸水溶液和氢氟酸缓冲液。另外，该溶液的其它实例包括添加有异丙醇的氢氟酸水溶液(参见专利文献1)和溶解于有机溶剂的氢氟酸盐溶液(参见专利文献2)。
现有技术文献
专利文献
[专利文献1]美国专利申请公开第2007/0145009号说明书
[专利文献2]国际专利公开第2006/126583号
发明内容
本发明要解决的问题
经本发明人研究发现，上述的传统方法还有改进的空间。即，受沟槽隔离结构的影响，湿蚀刻过程中的蚀刻速率可能不均衡。例如，在狭窄的沟槽中，边缘部的蚀刻速率通常相对较大，从而与边缘相比在中心留下了更多的材料以致形成隆起部。在较宽的沟槽中的材料也经常移除不均而在该沟槽中形成隆起部和沟纹。该结构的这些缺陷对绝缘失效和机械强度不利，因而需要对其进行改进。
解决问题的手段
本发明提供一种蚀刻液，其含有氢氟酸和有机溶剂，其中所述有机溶剂具有由汉森溶解度参数(Hansen solubility parameters)定义的在4～12的范围内的δH值并且其在20℃于水中的饱和溶解度为5wt％或更高。
本发明还提供一种用于形成浅沟槽隔离结构的方法，包含步骤：
在具有沟槽结构的基板表面上涂布含有绝缘材料的组合物，以形成涂布层；
将经涂布的基板进行焙烧以固化所述绝缘材料，从而形成绝缘层；
使用含有氢氟酸和有机溶剂的蚀刻液对抛光后的绝缘层进行蚀刻处理，其中所述有机溶剂具有由汉森溶解度参数定义的在4～12范围内的δH值并且其在20℃于水中的饱和溶解度为5wt％或更高。
发明效果
在半导体元件的制造过程中，特别是在形成浅沟槽隔离结构的过程中，用绝缘材料填充基板上各种宽度的沟槽以形成绝缘层。本发明提供了一种蚀刻液，其使得均等地蚀刻所有沟槽并且均匀地蚀刻各沟槽内的材料成为可能。因此，该蚀刻液可以形成具有更少缺陷并且具有优异的绝缘性能和机械强度的浅沟槽隔离结构。
附图说明
图1为利用本发明的蚀刻液形成浅沟槽隔离结构过程的剖视图。
图2为利用传统蚀刻液形成浅沟槽隔离结构过程的剖视图。
图3为沟槽蚀刻后的部分剖视图。
具体实施方式
以下将对本发明的实施方式作详细地说明。
在下列描述中，将参照图1对利用本发明蚀刻液的自对准浅沟槽隔离方法进行说明。
首先，通过使用金属薄膜在基板1上形成电路2等。该基板可以由选自半导体材料(例如硅或其它材料)的任何材料制成。可以通过任何方法，例如蚀刻或印刷，在基板上形成电路等。根据需要，在电路等上部形成盖罩3(图1(a))。该盖罩3在此后实施的蚀刻步骤中起保护电路等的作用，并且其可以通过使用例如光致抗蚀剂来形成。在电路等形成之后并不一定形成盖罩3。具体地，例如在基板表面上形成了均匀的金属膜后，使用光致抗蚀剂在其上形成盖罩3，然后利用盖罩3作为掩模对金属膜进行蚀刻以形成电路2。
随后，以盖罩3为掩模对基板1进行蚀刻，从而使目标图案转移至基板1上以形成沟槽隔离结构(图1(b))。
在使用本发明的蚀刻液以形成沟槽隔离结构时，对沟槽的宽度和深度没有特别的限定。但是，宽度一般为0.02～10μm，优选0.02～5μm；而深度一般为200～1000nm，优选300～700nm。
例如，根据CVD法或ALD法(原子层沉积法)，在形成有沟槽的基板表面上还可以进一步形成氮化硅衬垫层、多晶硅层、氧化硅层等。
此后，在形成有沟槽的基板表面上涂布用于制备SOD层的含有SOD材料的组合物，从而用SOD材料填充所述沟槽。该SOD材料优选地是从聚硅氮烷、氢化倍半硅氧烷和它们的混合物组成的组中选出的，并且其更优选地是聚硅氮烷。
对聚硅氮烷没有特别地限定，可以使用任何不损害本发明的效果的聚硅氮烷。所述聚硅氮烷即可以是无机化合物也可以是有机化合物。最优选的聚硅氮烷包含下述通式(Ia)～(Ic)表示的单元的组合：
Figure BPA00001466641600041
其中m1～m3是表示聚合度的数值。
此外，上述聚硅氮烷特别地优选具有700～30000的苯乙烯换算的重均分子量。
也可以使用具有数均分子量为约100～50000并且具有包含通式(II)表示单元的骨架的聚硅氮烷：
Figure BPA00001466641600051
其中n是表示聚合度的数值；以及R1、R2和R3各自独立地表示氢原子、烷基、烯基、环烷基、芳基、烷基硅烷基、烷氨基、烷氧基或具有直接连接至硅原子的一个碳原子的其它基团(如氟烷基)，前提是R1、R2和R3中的至少一个是氢原子。可以对该聚硅氮烷修饰后使用。可以组合使用两种或多种聚硅氮烷化合物。
用于本发明的含有SOD材料的组合物含有能够溶解上述SOD材料的溶剂。对该溶剂没有特别的限定，只要其能够溶解组合物中的组分皆可。该溶剂的优选的实例包括：
(a)芳香族化合物：例如苯、甲苯、二甲苯、乙基苯、二乙基苯，三甲基苯，三乙基苯；(b)饱和烃类：例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷和异癸烷；(c)脂肪族环烃类：例如乙基环己烷、甲基环己烷、环己烷、环己烯、对孟烷、十氢化萘、双戊烯和柠檬烯；(d)醚类：例如二丙醚、二丁醚、二乙醚、甲基叔丁基醚(以下简称为MTBE)、和苯甲醚；和(e)酮类：例如甲基异丁基酮(以下简称为MIBK)。其中，最优选的为(b)饱和烃类、(c)脂肪族环烃类、(d)醚类和(e)酮类。
可以适当的混合两种或多种上述溶剂以控制蒸发速率、降低对人体的伤害和调整每种组分的溶解度。
如有需要，含有SOD材料的组合物还可进一步含有非强制选择的添加剂。该添加剂的实例包括：用于促进SOD材料如聚硅氮烷的交联反应的交联促进剂；用于催化SOD材料至绝缘体的转化反应的催化剂；用于控制组合物粘度的粘度调节剂。另外，当用于半导体装置时，为了Na-吸气剂效应，该组合物可以含有磷化合物例如三(三甲基硅基)磷酸酯。
上述各组分的用量取决于涂布、焙烧等的条件。基于组合物的总重量，SOD材料的含量优选1～30wt％，更优选地为2～20wt％。但是，其在任何情况下都不构成对SOD材料浓度的限定，并且该组合物可以含有任意量的SOD材料，只要其能够获得本发明定义的沟槽结构。除了SOD材料之外，还含有各种含量的添加剂，但基于SOD材料的总重量，每种添加剂的用量优选为0.001～40wt％，更优选为0.005～30wt％，最优选为0.01～20wt％。
可以根据公知的方法将前述组合物涂布于基板上，例如旋转涂布、帘式涂布和浸渍涂布。其中，特别地优选旋转涂布，因为其能够形成均匀的涂层表面。涂布层(即，涂布在基板上形成的层)在没有形成沟槽区域的厚度优选为20～150nm，更优选30～100nm。
涂布后，可以将经涂布有组合物的基板进行预焙烧。该预焙烧步骤的目的在于至少部分地除去涂层中的溶剂。
为了去除溶剂，通常将基板在基本上衡定的温度下加热。应当在SOD材料不会发生氧化反应或聚合反应的条件下去除溶剂。因此，通常在50～250℃、优选80～200℃的温度下，一般加热0.5～10分钟、优选1～5分钟以除去溶剂。
在涂布完含有SOD材料的组合物并且(如有必要)除去其中的溶剂之后，将整个涂布层进行焙烧，从而将其转化为绝缘层4(图1(c))。该焙烧优选地在含有水蒸气的不活泼气体下或含有水蒸气的氧气氛围下，在固化炉中或热板上实施。在该步骤中，水蒸气对完全转化SOD材料以形成绝缘层很重要。水蒸气的浓度优选地为1％或更高，更优选为10％或更高，最优选为20％或更高。如果水蒸气的浓度在20％以上，SOD材料很容易地转化为绝缘体并且更不易形成例如空隙等的缺陷，因此由此获得的绝缘层具有改善的性能。当在气氛中使用不活泼气体时，可以使用氮气、氩气和氦气。
用于固化的温度条件取决于SOD材料的种类以及生产步骤的组合。在相对较高的温度下，SOD材料倾向于快速地转化形成绝缘层。但是另一方面，当SOD材料在较低的温度下进行固化时，所获得的装置具有的特性倾向于更少受到由基板(由硅等制成)的氧化作用或晶体结构的改变产生的不利影响。考虑到这一点，通常在1000℃或更低的温度下加热SOD材料，优选地为300～900℃。用于固化的目标温度的升温速率通常是1～100℃/分钟。在达到目标温度之后，通常将温度保持1分钟～10小时，优选15分钟～3小时以固化该材料。如有必要，可以逐步的改变固化时间和气氛。
在将SOD材料转化以形成绝缘层4之后，去除该层不必要的部分。为了达到此目的，根据需要将绝缘层进行打磨抛光，以去除形成于基板平整表面上的部分并保留形成于基板上沟槽中的部分。从而，在该抛光处理中去除了盖罩3上的绝缘层部分(图1(d))。该抛光处理是在固化步骤后进行的。但是，如果与预焙烧步骤组合使用的话，可以在预焙烧步骤后立即进行该抛光处理。
一般是根据CMP方法来进行抛光处理的。CMP处理可能使用通常的抛光介质和抛光机来进行。所述抛光介质为，例如组合分散有二氧化硅、氧化铝和二氧化铈等研磨料和必要的其它添加剂的水溶液。作为抛光机，可以使用市售的CMP装置。
上述抛光处理去除了几乎所有的衍生自聚硅氮烷组合物、并形成于盖罩3的平坦表面上的二氧化硅层部分。但是，为了去除电路2的相邻线路间残留的绝缘层，进一步使用本发明的蚀刻液对该层进行蚀刻处理。除使用本发明的蚀刻液之外，该蚀刻处理可以使用常规方式进行。
该蚀刻液包含水、氢氟酸和不多于在水中溶解度量的特定有机溶剂。氢氟酸的含量取决于待蚀刻的SOD层的种类，但基于溶液的总重量，优选为0.06～2wt％，更优选0.1～1wt％。
特定有机溶剂的δH值在4～12的范围内，该δH值为汉森溶解度参数定义的作为指示氢键强度的数值。其在水中20℃时的饱和溶解度为5wt％或更高。在表1中列举了该有机溶剂的实例：
表1
  δH   饱和溶解度
  乙醛   7.9   任意
  丙酮   7.0   任意
  乙酰丙酮   6.2   16.0wt％
  乙酰乙酸烯丙基酯   8.6   5.0wt％
  丁酸   10.6   任意
  巴豆酸   12.0   9.4wt％
  二乙醚   5.1   6.9wt％
  二乙基酮   4.7   5.0wt％
  乙二醇丁醚乙酸二乙酯   8.2   6.5wt％
  二乙基乙二醇一丁醚   10.6   6.5wt％
  二甲氧基甲烷   8.6   32.3wt％
  二甲基二酮   11.7   20.0wt％
  二甲醚   5.7   32.8wt％
  二丙二醇单甲醚乙酸酯   8.0   12.0wt％
  乙酸乙酯   7.2   8.0wt％
  乙酰乙酸乙酯   8.3   11.6wt％
  乙二醇二甲醚   6.0   任意
  乙二醇单乙醚乙酸酯   10.6   23.0wt％
  乙二醇单甲醚乙酸酯   11.6   任意
  异丁酸   11.1   21.0wt％
  甲基丙烯酸   10.2   9.7wt％
  乙酸甲酯   7.6   25.0wt％
  乙酰乙酸甲酯   8.9   46.0wt％
  甲乙醚   6.2   5.0wt％或更高
  甲基乙基酮   5.1   27.5wt％
  甲酸甲酯   10.2   10.2wt％
  丙酮醛   9.7   40.0wt％或更高
  戊二酸二甲酯   8.4   5.3wt％
  2，4-戊二酮   4.1   12.0wt％
  丙醛   6.9   20.0wt％
  丙二醇单乙醚   10.5   任意
  丙二醇单乙醚乙酸酯   9.0   5.0wt％或更高
  丙二醇单甲醚   11.6   任意
  丙二醇单甲醚乙酸酯   9.8   19.0wt％
  三丙二醇单甲醚   10.4   任意
在上述表中，“任意”是指同一行中的有机溶剂可与水以任意比例混合。上述有机溶剂可以两种或多种组合使用。
与上述溶剂相比，包含于传统蚀刻液中的溶剂如异丙醇(δH＝16.4)、乳酸乙酯(δH＝12.5)和醋酸(δH＝13.5)不能产生本发明的效果，因为它们的δH值过大。
在表1所示的溶剂中，优选那些δH值在11.6以下的溶剂。另一方面，δH值优选为5以上，更优选在7以上。在20℃于水中的饱和溶解度优选为8wt％或更高，进一步优选10wt％或更高。鉴于可处理性和成本，优选丙二醇单甲醚、丙二醇单甲醚乙酸酯、乙酰乙酸乙酯、丙酮、二甲醚、甲基乙基酮和乙二醇二甲醚。特别地优选丙二醇单甲醚和丙酮，因为当使用它们时，本发明的效果很显著。
特定有机溶剂在蚀刻液中的含量一般是使溶液中的组分能够均匀地混合来确定的，因此，对其没有特别的限定。但是，所述溶液含有该溶剂越多，本发明的效果有显现越强烈的倾向。由此，有机溶剂的用量基于蚀刻液的总重量优选为1wt％或更高，进一步优选5wt％或更高，只要其不超过该溶剂在水中的饱和溶解度。如果有机溶剂在水中的溶解度有限，那么其含量优选尽可能地接近其饱和溶解度。具体而言，此种有机溶剂的含量基于其饱和溶解度，优选为80％或更高，进一步优选90％或更高。
另一方面，如果蚀刻液含有大量的有机溶剂，在蚀刻过程中其蚀刻速率有降低的倾向。因此，为了确保蚀刻速率，有机溶剂的含量优选不要太大。如果使用的有机溶剂在水中只有有限的溶解度，不超过其饱和溶解度的含量是足够的。如果所使用的有机溶剂可以与水以任意比例混溶，基于蚀刻液的总重量，其含量优选95wt％或更低，进一步优选90wt％或更低。
本发明所述的蚀刻液含有氢氟酸和上述的特定有机溶剂。如有需要，该溶液还可含有其它组分。此种组分的实例包括：氟化铵和磷酸，认为它们具有协助蚀刻的作用；和表面活性剂，认为其能够提高蚀刻液的湿润性。
作为蚀刻处理的结果，残留于电路2的相邻线路间部分的绝缘层4被均匀地去除，如图1(e)所示。在适当的时间内完成蚀刻处理，从而其能够形成沟槽中填充有高达基板表面水平的绝缘体的结构。本发明通过蚀刻能够均匀地去除绝缘层，即使电路的相邻线路间的宽度(即沟槽的宽度)各不相同，如图1(e)所示。
随后，去除盖罩3以获得其中电路的线路被沟槽隔离的结构(图1(f))。
到目前为止所使用的蚀刻液为，例如含有氟化铵的氢氟酸水溶液。图2显示了使用此种溶液的常规的沟槽隔离过程。图2(a)～图2(d)的步骤与上述步骤相同。但是，因为在湿蚀刻过程中使用了传统的蚀刻液，蚀刻速率随着蚀刻点的不同而不同，因此在每个沟槽的中心位置比边缘位置留下了更多的绝缘体，从而形成了图2(e)所示的隆起部。即使在盖罩3被去除之后仍然保留有所述隆起部(图2(f))。所以，其经常导致绝缘失效以及机械强度不足。
并不清楚本发明的蚀刻液为什么能够均匀地蚀刻绝缘体，但推测为以下机理。
在基板表面，与各沟槽内壁接触的绝缘层部分具有很强的拉伸应力，因此其具有容易地被蚀刻的倾向。从而，接近于内壁区域的蚀刻速率足以高达在每个沟槽中心形成图2(e)所示的隆起部。
同时，在含有氢氟酸的蚀刻液中，认为HF2 -离子对蚀刻反应起主要作用。假定过高的HF2 -离子作用促进了上述的蚀刻不均匀性。但是，也假定在本发明的蚀刻液中，特定的有机溶剂与HF结合从而降低其解离成HF2 -离子的程度，从而充分地降低了HF2 -离子的有效浓度。由此，降低了接近内壁区域的蚀刻速率而中心区域的速率保持不变，从而能够均匀地蚀刻绝缘体。应该注意的是，该效果并不能仅通过减少氢氟酸的浓度来达到，因此很有必要使用本发明的蚀刻液。
本发明的蚀刻液适于形成前述的浅沟槽隔离结构，但也可以应用于其它用途。例如，在半导体装置的生产过程中形成金属配线间的介电层(称为IMD)和金属沉积前的介电层(称为PMD)时，该溶液可以用来清洗接触孔。所述接触孔的直径小，并在其内壁上形成有层，并且所述层在厚度方向上往往不均匀。尽管如此，本发明的蚀刻液仍然能够均匀地清洗所述接触孔。从而与其中蚀刻液的组分和蚀刻时间必须严格控制以保持接触孔形状的传统方法相比，本发明的蚀刻液使得对它们的控制变更根本没有必要。
通过以下实施例对本发明作进一步的说明。
实施例1～19和对比实施例1～5
首先，制备在表面上具有沟槽结构的硅基板。该结构具有宽度为80nm、190nm和1800nm以及深度为540nm的沟槽。
在旋转速率为1000rpm下，用聚硅氮烷的二丁醚溶液(基于总重量的固体含量：19wt％)旋转涂布上述基板，然后在150℃下放置3分钟以部分去除溶剂。除了沟槽之外的区域，基板表面上形成的聚硅氮烷组合物层的厚度为600nm。
然后，将该基板在水蒸气氧化炉(VF-1000[商标]，Koyo ThermoSystems Co.，Ltd.制造)中、流速为8.34L/分钟的氧气/水蒸气混合气体(H2O/(O2+H2O)＝80mol％)氛围下，于350℃焙烧2小时以形成源自聚硅氮烷的SOD层。
随后，通过CMP抛光该层以露出基板表面。然后将经打磨抛光的基板在23℃下进行蚀刻处理。在蚀刻处理过程中，在不同的蚀刻时间对基板进行取样。在表2中列举了各样品所使用的蚀刻液。在蚀刻处理之后，通过扫描电子显微镜(S-4700[商标]，HitachiLtd.制造)观察基板的切片，以测量80nm宽度和1800nm宽度沟槽区域的蚀刻速率并测定190nm宽度沟槽中的隆起部高度。此处，“隆起部高度”是指去除了最多和最少SOD层部分间的水平差异“h”，如图3所示。
表2显示了所得到的结果。
表2
Figure BPA00001466641600121
在上表中，
PGMEA表示：丙二醇单甲醚乙酸酯，
PGME表示：丙二醇单甲醚，
EAA表示：乙酰乙酸乙酯，
MEK表示：甲基乙基酮，
EGMEA表示：乙二醇单甲醚乙酸酯，
CA表示：巴豆酸，
PD表示：2，4-戊二酮，以及
IPA表示：异丙醇。
此外，根据隆起部高度，在190nm宽度沟槽处层的形状评价如下：
A(优)：隆起部高度小于57nm，
B(良)：隆起部高度大于等于57nm但小于76nm，和
C(差)：隆起部高度大于等于76nm。
同时，还发现在各样品中用不含氢氟酸的蚀刻液不能蚀刻所述绝缘层。
数字符号简要说明
1：基板
2：电路
3：盖罩
4：绝缘层

Claims (8)

1.一种含有氢氟酸和有机溶剂的蚀刻液，其中所述有机溶剂具有由汉森溶解度参数定义的在4～12范围内的δH值并且其在20℃于水中的饱和溶解度为5wt％或更高。
2.如权利要求1所述的蚀刻液，其中含有的所述氢氟酸的量，基于溶液的总重量为0.06～2wt％。
3.如权利要求1或2所述的蚀刻液，其中所述有机溶剂是从由丙二醇单甲醚、丙二醇单甲醚乙酸酯和乙酰乙酸乙酯构成的群组中选出的。
4.如权利要求1～3任一项所述的蚀刻液，其中含有的所述有机溶剂的量基于溶液的总重量为1wt％或更高。
5.一种用于形成浅沟槽隔离结构的方法，包含步骤：
在形成有沟槽结构的基板表面涂布含有绝缘材料的组合物，以形成涂布层；
将经涂布的基板进行焙烧以固化该绝缘材料，从而形成绝缘层；和
使用含有氢氟酸和有机溶剂的蚀刻液对抛光后的绝缘层进行蚀刻处理，其中所述有机溶剂具有由汉森溶解度参数定义的在4～12范围内的δH值并且其在20℃于水中的饱和溶解度为5wt％或更高。
6.如权利要求5所述的用于形成浅沟槽隔离结构的方法，其中所述绝缘材料为聚硅氮烷化合物，所述绝缘层为硅质膜。
7.如权利要求5或6所述的用于形成浅沟槽隔离结构的方法，其还包含在焙烧步骤之后对形成在基板上的绝缘层进行抛光的步骤。
8.如权利要求7所述的用于形成浅沟槽隔离结构的方法，其中抛光步骤是按照化学机械抛光来进行的。
CN201080022960.8A 2009-05-25 2010-05-24 蚀刻液及用其形成沟槽隔离结构的方法 Active CN102449746B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009125539 2009-05-25
JP2009-125539 2009-05-25
JP2009-255960 2009-11-09
JP2009255960A JP5535583B2 (ja) 2009-05-25 2009-11-09 トレンチ・アイソレーション構造の形成方法
PCT/JP2010/058711 WO2010137544A1 (ja) 2009-05-25 2010-05-24 エッチング液およびそれを用いたトレンチ・アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
CN102449746A true CN102449746A (zh) 2012-05-09
CN102449746B CN102449746B (zh) 2015-02-18

Family

ID=43222653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080022960.8A Active CN102449746B (zh) 2009-05-25 2010-05-24 蚀刻液及用其形成沟槽隔离结构的方法

Country Status (8)

Country Link
US (1) US8828877B2 (zh)
EP (1) EP2437283B1 (zh)
JP (1) JP5535583B2 (zh)
KR (1) KR101624378B1 (zh)
CN (1) CN102449746B (zh)
SG (1) SG175799A1 (zh)
TW (1) TWI555883B (zh)
WO (1) WO2010137544A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118775A (zh) * 2015-08-18 2015-12-02 上海华虹宏力半导体制造有限公司 屏蔽栅晶体管形成方法
CN107799427A (zh) * 2016-09-05 2018-03-13 达兴材料股份有限公司 光电元件的制备方法
CN109841511A (zh) * 2017-11-24 2019-06-04 东友精细化工有限公司 绝缘层蚀刻剂组合物和使用其形成图案的方法
CN114988710A (zh) * 2022-05-17 2022-09-02 北方夜视科技(南京)研究院有限公司 采用有机油溶剂保护的利用酸溶剂刻蚀获得具有大开口面积比的喇叭口状的mcp的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5548225B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
US20150093545A1 (en) * 2013-10-01 2015-04-02 Samsung Sdi Co., Ltd. Composition for a silica based layer, silica based layer, and method of manufacturing a silica based layer
JP6054856B2 (ja) * 2013-12-25 2016-12-27 東京エレクトロン株式会社 絶縁領域の形成方法
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US10354924B2 (en) 2017-08-30 2019-07-16 Macronix International Co., Ltd. Semiconductor memory device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297656A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体装置の製造方法、リンス液、及び半導体基板洗浄液
CN1678961A (zh) * 2002-08-22 2005-10-05 大金工业株式会社 剥离液
US20060160321A1 (en) * 2003-03-05 2006-07-20 Masaaki Ichiyama Method of forming trench isolation structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
TW515223B (en) * 2000-07-24 2002-12-21 Tdk Corp Light emitting device
TWI282814B (en) * 2002-09-13 2007-06-21 Daikin Ind Ltd Etchant and etching method
KR100499171B1 (ko) 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
US8089941B2 (en) 2004-12-10 2012-01-03 Broadcom Corporation Mobile communication device and system supporting personal media recorder functionality
KR100670919B1 (ko) * 2005-01-12 2007-01-19 삼성전자주식회사 저유전율막 제거 방법 및 이를 이용한 웨이퍼 재생 방법
JP5034942B2 (ja) 2005-05-25 2012-09-26 ダイキン工業株式会社 Ｂｐｓｇ膜とｓｏｄ膜を含む基板のエッチング液
US7491650B2 (en) 2005-07-27 2009-02-17 Micron Technology, Inc. Etch compositions and methods of processing a substrate
EP1946358A4 (en) * 2005-11-09 2009-03-04 Advanced Tech Materials COMPOSITION AND METHOD FOR RECYCLING SEMICONDUCTOR WAFERS WITH LOW DIELECTRICITY CONSTANT MATERIALS
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
JP2009094321A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd ポリシラザン膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297656A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体装置の製造方法、リンス液、及び半導体基板洗浄液
CN1678961A (zh) * 2002-08-22 2005-10-05 大金工业株式会社 剥离液
US20060160321A1 (en) * 2003-03-05 2006-07-20 Masaaki Ichiyama Method of forming trench isolation structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118775A (zh) * 2015-08-18 2015-12-02 上海华虹宏力半导体制造有限公司 屏蔽栅晶体管形成方法
CN107799427A (zh) * 2016-09-05 2018-03-13 达兴材料股份有限公司 光电元件的制备方法
CN109841511A (zh) * 2017-11-24 2019-06-04 东友精细化工有限公司 绝缘层蚀刻剂组合物和使用其形成图案的方法
CN109841511B (zh) * 2017-11-24 2023-09-15 东友精细化工有限公司 绝缘层蚀刻剂组合物和使用其形成图案的方法
CN114988710A (zh) * 2022-05-17 2022-09-02 北方夜视科技(南京)研究院有限公司 采用有机油溶剂保护的利用酸溶剂刻蚀获得具有大开口面积比的喇叭口状的mcp的方法
CN114988710B (zh) * 2022-05-17 2023-08-29 北方夜视科技(南京)研究院有限公司 采用有机油溶剂保护的利用酸溶剂刻蚀获得具有大开口面积比的喇叭口状的mcp的方法

Also Published As

Publication number Publication date
WO2010137544A1 (ja) 2010-12-02
SG175799A1 (en) 2011-12-29
JP5535583B2 (ja) 2014-07-02
US20120064722A1 (en) 2012-03-15
CN102449746B (zh) 2015-02-18
TW201100591A (en) 2011-01-01
US8828877B2 (en) 2014-09-09
KR20120036878A (ko) 2012-04-18
EP2437283A4 (en) 2014-05-07
EP2437283B1 (en) 2017-09-20
TWI555883B (zh) 2016-11-01
KR101624378B1 (ko) 2016-05-25
JP2011009685A (ja) 2011-01-13
EP2437283A1 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102449746B (zh) 蚀刻液及用其形成沟槽隔离结构的方法
JP4860953B2 (ja) シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
JP3631236B2 (ja) シリカ系有機被膜の製造方法
KR100971566B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
TWI381448B (zh) 半導體裝置之製造方法及使用該方法所形成之半導體裝置
JP2011511881A (ja) 二酸化ケイ素ギャップ充填材のための前駆体
WO2005114707A2 (en) Materials suitable for shallow trench isolation
CN1965402A (zh) 用于形成沟槽隔离结构的方法
CN103354948A (zh) 二氧化硅膜的制造方法
CN101185160A (zh) 固化氢倍半硅氧烷和在纳米级沟槽内致密化的方法
CN103189972B (zh) 隔离结构的形成方法
CN101651107A (zh) 基材连接方法和3-d半导体器件
US7601396B2 (en) Coating film forming method
JP2005502202A (ja) 電子デバイスおよび製造方法
KR20190030299A (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR20050056872A (ko) 실리카 기재 필름 형성용 재료
US20060051929A1 (en) Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
JP5462603B2 (ja) 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
KR100632163B1 (ko) 실리카계 내세정성 가공피막의 형성방법, 및 이 방법에의해 얻어지는 실리카계 내세정성 가공피막
JP2004096085A (ja) シリカ系有機被膜およびこれを備えた基材
JP2011181563A (ja) トレンチ埋め込み用組成物
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2011114164A (ja) 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2005344019A (ja) シリカ系被膜形成用塗布液
JP2005347548A (ja) シリカ系エッチングストッパー膜形成用塗布液、シリカ系エッチングストッパー膜および半導体多層配線形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIAL (JAPAN) CO., LTD.

Effective date: 20120517

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20120517

Address after: Tokyo, Japan

Applicant after: AZ Electronic Materials (Japan) K. K.

Address before: Tokyo, Japan

Applicant before: AZ electronic materials (Japan) Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150414

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150414

Address after: Darmstadt

Patentee after: Merck Patent GmbH

Address before: Tokyo, Japan

Patentee before: AZ Electronic Materials (Japan) K. K.