CN102446921B - 非易失性存储器件及其制造方法 - Google Patents
非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN102446921B CN102446921B CN201110296948.2A CN201110296948A CN102446921B CN 102446921 B CN102446921 B CN 102446921B CN 201110296948 A CN201110296948 A CN 201110296948A CN 102446921 B CN102446921 B CN 102446921B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer pattern
- dielectric layer
- pattern
- selection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 229910017052 cobalt Inorganic materials 0.000 claims description 11
- 239000010941 cobalt Substances 0.000 claims description 11
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 308
- 238000000059 patterning Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000007667 floating Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
公开了非易失性存储器件及其制造方法。半导体存储器件包括：栅极绝缘层，形成在半导体衬底之上；用于选择晶体管和存储器单元的第一导电层图案，形成在栅极绝缘层上；电介质层，形成在第一导电层图案上；第二导电层图案，形成在用于存储器单元的第一导电层图案之上的电介质层上；以及选择线，由电阻比第二导电层图案更低的材料制成并且耦合到用于选择晶体管的第一导电层图案。
Description
相关申请的交叉引用
本申请要求于2010年10月6日提交的韩国专利申请No.10-2010-0097241的优先权，其全部内容通过引用合并于此。
技术领域
本发明的实施例一般地涉及非易失性存储器件及其制造方法，并且更具体地涉及改善选择线的电阻和简化非易失性存储器件的制造工艺。
背景技术
诸如NAND快闪存储器之类的非易失性存储器件包括单元阵列区域中的多个串ST。下面参照图1更详细地描述串ST，图1是示出NAND快闪存储器件的存储器单元阵列的电路图。
参照图1，NAND快闪存储器件的存储器单元阵列包括多个串ST，其中每个串耦合在公共源极线CSL和漏极接触DCT之间，漏极接触DCT耦合到位线BL。每个串ST包括串联耦合在漏极选择晶体管DST和源极选择晶体管SST之间的多个存储器单元MC。
漏极选择晶体管DST将串ST耦合到位线BL，并且源极选择晶体管SST将串ST耦合到公共源极线CSL。漏极选择晶体管DST耦合到漏极选择线DSL，并且源极选择晶体管SST耦合到源极选择线SSL。此外，存储器单元MC分别耦合到布置在源极选择线SSL和漏极选择线DSL之间的各行字线WL。
通常，NAND快闪存储器件的串ST中的晶体管SST、DST和存储器单元MC的栅极通过层叠公共层并且然后对层叠层进行图案化来同时形成。图2是示出串的一部分以描述串ST中的栅极的形成的横截面图。
参照图2，通过在形成在半导体衬底11之上的栅极绝缘层13之上顺序地形成第一导电层15、电介质层17和第二导电层19并且然后对它们进行图案化而形成耦合到相应字线WL的存储器单元MC的栅极和耦合到源极选择线SSL的源极选择晶体管SST的栅极。尽管未示出，耦合到漏极选择线DSL的漏极选择晶体管DST的栅极使用与用于形成源极选择晶体管SST的栅极的相同工艺来形成。应容易明白的是，本公开中的“上”和“之上”的含义应以最广泛的方式解释，使得“上”不仅指“直接在...上”，而且包括在其间具有中间特征或层的情况的含义，并且“之上”不仅指“在......之上”的含义，而且还可以包括在其间不具有中间特征或层的情况的含义(即，直接在......上)。
在存储器单元MC的栅极中的每一个栅极中，第一导电层15用作浮置栅极，电子注入该浮置栅极或电子从该浮置栅极放出，以及第二导电层19用作控制栅极。因此，在存储器单元MC中，第一导电层15和第二导电层19与夹在其间的电介质层17电绝缘。
另一方面，在源极选择晶体管SST和漏极选择晶体管DST的情况下，第一导电层15和第二导电层19必须电耦合，因为源极选择晶体管SST和漏极选择晶体管DST的栅极不需要浮置栅极结构。因此，当形成源极选择晶体管SST或漏极选择晶体管DST时，通过在第二导电层19的层叠之前刻蚀电介质层17的区域，在电介质层17中形成接触孔H，通过该接触孔H露出第一导电层15。源极选择晶体管SST和漏极选择晶体管DST以此方式形成以与其中将形成源极选择线SSL和漏极选择线的区域对应。因而，在其中将形成源极选择线SSL和漏极选择线的区域中，在穿过其形成有接触孔H的电介质层17之上层叠的第二导电层19通过接触孔H与第一导电层15电耦合。
为了在电介质层17中形成接触孔H，需要形成接触孔H的附加掩膜工艺。一个掩膜工艺至少需要包括淀积工艺、清洁工艺、刻蚀工艺等6个工艺，因而，附加掩膜工艺导致更复杂的制造工艺，这是不期望的。
在形成串的栅极之后，将杂质离子注入到栅极之间的半导体衬底11中以形成结11a。在栅极的侧壁上形成间隔物21，并且利用第一层间电介质层23填充栅极之间的空间。接下来，在相邻源极选择线SSL之间形成公共源极线CSL并将其该公共源极线CSL耦合到结11a。此外，尽管在图2中未示出，但漏极接触插塞(也就是，漏极接触的一部分)耦合到漏极选择线之间的结。通过刻蚀第一层间电介质层23使得露出源极选择线SSL之间的结11a和漏极选择线DSL之间的结、然后利用导电材料填充已经从中去除第一层间电介质23的部分，可以形成公共源极线CSL和漏极接触插塞。
在如上所述形成公共源极线CSL和漏极接触插塞之后，形成多个辅助线29a。辅助线29a可以通过以下步骤形成：(1)在包括公共源极线CSL和漏极接触插塞的第一层间电介质层23上形成第二层间电介质层27，(2)刻蚀第二层间电介质层27的部分，以及(3)利用金属材料填充第二层间电介质27的去除部分。
尽管未在图2中示出，但辅助线29a通过设置在单元阵列区域的带区域中的接触结构而互连。辅助线29a耦合到公共源极线CSL，从而改善公共源极线CSL的电阻和源极线跳线现象。
然而，在上述努力实现更高度集成和更小尺寸的半导体存储器件的情况下，增加源极选择线SSL和漏极选择线DSL的负载变得越来越困难。当选择线过载时，用于对NAND快闪存储器件进行编程的时间不可避免地增加，因为将编程电压供给到特定字线所用的时间增加。此外，会产生噪声，因为无法确保信号的稳定性。
为了改善选择线的电阻(即，为了减小电阻)，可以使用诸如硅化钴(CoSi2)之类的金属硅化物作为第二导电层19。一般通过对用作第二导电层19的多晶硅层进行图案化、在图案化的多晶硅层上层叠金属层以及然后使用退火工艺进行硅化工艺来形成金属硅化物。图案化的多晶硅层的宽度在源极选择线SSL和漏极选择线DSL中比在字线WL中更宽。
通过进行退火工艺，来自扩散到图案化的多晶硅层中的金属层的金属的量在源极选择线SSL和漏极选择线DSL中比在字线WL中更小。因此，在字线WL中的金属硅化物层的厚度比在源极选择线SSL和漏极选择线DSL中的金属硅化物层的厚度更厚。来自金属硅化物层的金属不应当散布到电介质层17。因此，金属硅化物层的目标厚度基于字线WL中较厚的金属硅化物层的厚度。
为此，改善源极选择线SSL和漏极选择线DSL的电阻困难，因为不可以在源极选择线和漏极选择线中形成具有足以改善电阻的厚度的金属硅化物层。
发明内容
本发明的实施例涉及一种包括NAND快闪存储器件的半导体存储器件及其制造方法，其能够改善选择线的电阻并且还能够简化制造工艺。
根据本公开的一个方面的NAND快闪存储器件包括：栅极绝缘层，形成在半导体衬底之上；用于选择晶体管和存储器单元的第一导电层图案，形成在栅极绝缘层上；电介质层，形成在第一导电层图案上；第二导电层图案，形成在用于存储器单元的第一导电层图案之上的电介质层上；以及选择线，由电阻比第二导电层图案更低的材料制成并且耦合到用于选择晶体管的第一导电层图案。
根据本公开的一个方面的制造NAND快闪存储器件的方法包括：在半导体衬底之上层叠第一导电层、电介质层和第二导电层；通过刻蚀第二导电层、电介质层和第一导电层，形成用于选择晶体管和存储器单元的第一导电层图案和第二导电层图案；通过刻蚀用于选择晶体管的第一导电层图案之上的第二导电层图案来露出电介质层；在半导体衬底之上形成第一层间电介质层以填充第二导电层图案的刻蚀部分；刻蚀第一层间电介质层和电介质层以露出用于选择晶体管的第一导电层图案；以及通过用与第二导电层图案的材料相比具有更低电阻的材料填充电介质层和第一层间电介质层的刻蚀部分，形成耦合到第一导电层图案的选择线。
当通过刻蚀第二导电层图案露出电介质层时，露出的电介质层的宽度与用于选择晶体管的第一导电层图案的宽度相同或者比用于选择晶体管的第一导电层图案的宽度更窄。
所述方法还包括：在刻蚀第二导电层图案之前，在第二导电层图案、电介质层和第一导电层图案的侧壁上形成间隔物。当刻蚀第二导电层图案时使用间隔物和电介质层作为刻蚀停止层。
在半导体衬底之上形成第一层间电介质层可以包括：形成第一绝缘层以填充第二导电层图案的刻蚀部分；对第一绝缘层进行抛光以露出第二导电层图案；以及在包括第二导电层图案的第一绝缘层上形成第二绝缘层。所述方法还包括：在形成第二绝缘层之前使用硅化工艺将第二导电层图案的上部变成金属硅化物层。第二导电层由多晶硅形成。
所述方法还包括：在包括选择线的第一层间电介质层之上形成第二层间电介质层；刻蚀第二层间电介质层以露出选择线；以及通过用与第二导电层图案的材料相比具有更低电阻的材料填充第二层间电介质层的刻蚀部分，形成耦合到选择线的辅助线。
辅助线和选择线由金属制成。例如，辅助线和选择线可以由钨(W)、钴(Co)或镍(Ni)制成或由金属硅化物层形成。
所述方法还包括：在形成第一导电层图案和第二导电层图案之后，通过将杂质离子注入到半导体衬底中，形成选择晶体管的结。当刻蚀第一层间电介质层和电介质层时露出结，并且当形成选择线时，与选择线同时地形成耦合到结的公共源极线。
附图说明
图1是示出NAND快闪存储器件的存储器单元阵列的电路图；
图2是图示NAND快闪存储器件的串的一部分的横截面图；
图3是根据本发明实施例的NAND快闪存储器件的平面图；
图4是沿着图3中的线I-I截得的NAND快闪存储器件的横截面图；
图5A至图5H是用于图示根据本公开实施例的制造NAND快闪存储器件的方法的横截面图；
图6是图示NAND快闪存储器件的外围区域的部分的横截面图；以及
图7是图示根据本公开另一实施例的NAND快闪存储器件及其制造方法的横截面图。
具体实施方式
此后，参照附图具体描述本发明的各种实施例。这些图提供用于帮助本领域普通技术人员通过这里描述和示出的各种实施例来理解本发明。
关于NAND快闪存储器件作为示例器件描述本发明的实施例；然而，应明白的是，本发明的范围不仅限于NAND快闪存储器件。本发明的范围涉及所有类型的集成半导体器件，包括易失性存储器件和非易失性存储器件。
图3和图4图示根据本发明实施例的NAND快闪存储器件。具体而言，图3是根据本发明实施例的NAND快闪存储器件的平面图，并且图4是沿图3中的线I-I截取的NAND快闪存储器件的横截面图。此外，图3和图4示出NAND快闪存储器件的单元阵列区域。
参照图3和图4，根据本发明实施例的NAND快闪存储器件的单元阵列区域包括含漏极选择线DSL和源极选择线SSL的选择线和形成在漏极选择线DSL和源极选择线SSL之间的字线WL。在公共源极线CSL或漏极接触DCT的基础上可以重复包括源极选择线SSL、漏极选择线DSL和字线WL的布置。
因此，沿着公共源极线CSL的两侧形成两个源极选择线SSL，并且在其间夹有漏极接触DCT的情况下形成两个漏极选择线DSL，所有这些示于图3中。
此外，耦合到漏极选择线DSL的漏极选择晶体管、耦合到源极选择线SSL的源极选择晶体管和耦合到字线WL的存储器单元通过相应有源区A内形成在半导体衬底101中的结101a串联耦合(参见图4)。
如图3所示，源极选择线SSL、字线WL、漏极选择线DSL和公共源极线CSL关于彼此并行地形成，并且它们跨过半导体衬底101的有源区A和隔离结构B。半导体衬底101的有源区A通过隔离结构B而彼此分开。隔离结构B可以通过将半导体衬底101刻蚀到某一深度并且然后利用绝缘材料填充半导体衬底101的刻蚀部分而形成。
参照图4，栅极绝缘层103和第一导电层图案105形成在半导体衬底101的有源区A中。第一导电层图案105用作存储器单元和选择晶体管的栅极。
在字线WL之下的用于存储器单元的第一导电层图案105可以用作用于存储电荷的浮置栅极。在源极选择线SSL和漏极选择线DSL之下的用于选择晶体管的第一导电层图案105可以用作选择晶体管的栅极。第一导电层图案105可以由多晶硅或者在特性上类似于多晶硅的其它材料制成。
多个字线WL中的边缘字线可以用作用于防止干扰的通过(pass)字线，该边缘字线是那些与源极选择线SSL或漏极选择线DSL相邻的字线。通过字线之下的第一导电层图案105用作虚拟图案，而不用作电荷捕获层。
电介质层107形成在第一导电层图案105上。电介质层107不仅形成在第一导电层图案105之上，而且沿着其中形成字线WL的方向形成在隔离结构B上。
跨过有源区A的第二导电层图案109形成在电介质层107上。第二导电层图案109可以具有多晶硅层109a和金属硅化物层109b的层叠结构。金属硅化物层109b可以为具有比多晶硅层109a更低电阻的硅化钴(CoSi2)层或硅化镍(NiSi)层，并且可以通过硅化工艺形成。
第二导电层图案109的某些部分成为字线WL，并且其其它剩余部分成为虚拟图案。
作为虚拟图案的第二导电层图案109剩余在凹陷区域T1a的侧壁上。凹陷区域T1a可以形成为露出第一导电层图案105上的电介质层107的一部分，并且凹陷区域T1a可以沿着字线WL线状并行地形成或者可以形成为沿着字线WL并行布置的多个孔。每个凹陷区域T1a的内部填充有第一层间电介质层113。
第一层间电介质层113可以包括第一绝缘层113a和第二绝缘层113b。当执行硅化工艺时，在进行抛光工艺以露出多晶硅层之后，将第一绝缘层113a形成在凹陷区域T1a内以及结101a上。将第二绝缘层113b形成在第二导电层图案109和第一绝缘层113a之上，以便绝缘诸如字线WL和辅助线之类的上面的线。
用于选择晶体管的第一导电层图案105的部分通过第一沟槽T1露出。第一沟槽T1在凹陷区域T1a的底部处穿透第一层间电介质层113和电介质层107。源极选择线SSL和漏极选择线DSL形成在第一沟槽T1内。
因此，包括源极选择线SSL和漏极选择线DSL的选择线电耦合到用于选择晶体管的第一导电层图案105。因此，用于选择晶体管的第一导电层图案105不存储数据但用作选择晶体管的栅极。
源极选择线SSL和漏极选择线DSL可以由与公共源极线CSL和漏极接触DCT的漏极接触插塞117相同的材料制成。公共源极线CSL形成为穿过第一层间电介质层113露出源极选择线SSL之间的隔离结构B和结101a。公共源极线CSL形成在跨过有源区A的第二沟槽T2内。因此，公共源极线CSL耦合到源极选择线SSL之间的源极选择晶体管的结101a并且被形成为跨过有源区A。
此外，漏极接触插塞117形成在漏极接触孔H1内。漏极接触孔H1穿过第一层间电介质层113露出形成在漏极选择线DSL之间的有源区A中的结101a。因此，漏极接触插塞117耦合到漏极选择线DSL之间的漏极选择晶体管的结101a。
源极选择线SSL、漏极选择线DSL、公共源极线CSL和漏极接触插塞117由电阻比第二导电层图案109更低的金属层形成。例如，源极选择线SSL、漏极选择线DSL、公共源极线CSL和漏极接触插塞117可以由钨(W)、钴(Co)或镍(Ni)制成。
作为备选，源极选择线SSL、漏极选择线DSL、公共源极线CSL和漏极接触插塞117可以由具有比第二导电层图案109更低的电阻的金属硅化物层形成。根据本发明的实施例，源极选择线SSL和漏极选择线DSL的电阻得到改善，因为源极选择线SSL和漏极选择线DSL由具有如上所述低电阻的金属制成。
源极选择线SSL和漏极选择线DSL耦合到第一辅助线121a，由此进一步改善源极选择线SSL和漏极选择线DSL的电阻。这是因为第一辅助线121a(以及用于改善漏极接触DCT的漏极接触焊盘121c和公共源极线CSL的电阻的第二辅助线121b)可以由电阻比第二导电层图案109低的诸如钨(W)、钴(Co)或镍(Ni)之类的金属制成，或者可以由电阻比第二导电层图案109低的金属硅化物层制成。
第一辅助线121a形成在与源极选择线SSL或漏极选择线DSL平行的第三沟槽T3内。第三沟槽T3穿过第二层间电介质层119，并露出源极选择线SSL或漏极选择线DSL。第三沟槽T3可以具有比源极选择线SSL或漏极选择线DSL更宽的宽度。
第二辅助线121b形成在与公共源极线CSL平行的第四沟槽T4以及与字线WL平行的第五沟槽T5内。第四沟槽T4通过第二层间电介质层119而露出公共源极线CSL，第五沟槽T5通过第二层间电介质层119而露出第一层间电介质层113。第五沟槽T5可以具有比字线WL更宽的宽度。
漏极接触焊盘121c形成在漏极焊盘孔H2内，通过第二层间电介质层露出漏极接触插塞117。漏极焊盘孔H2可以具有比漏极接触孔H1更宽的宽度。因而，漏极接触焊盘121经由漏极接触插塞117耦合到处于漏极选择线DSL之间的结101a。
尽管没有示出，第三至第五沟槽T3、T4、T5可以通过夹在其间的半导体衬底101的带区而彼此分离。在这种情况下，如有必要，可以通过设置在带区中的额外的接触结构来将在第三至第五沟槽T3、T4、T5内形成的辅助线彼此电耦合。如上所述，因为源极选择线SSL和漏极选择线DSL由电阻比用于字线WL的第二导电层图案低的材料制成，所以根据本发明实施例的NAND快闪存储器件可以改善源极选择线SSL和漏极选择线DSL的电阻。
图5A-5H是示出图3-4所示的根据本发明实施例的制造NAND快闪存储器件的方法的横截面图。具体来说，图5A-5H是沿着图3中的线I-I获得的横截面图。
参见图5A，在半导体衬底之上的栅极绝缘层103之上形成多个栅极图案SSG、CG、DSG。栅极图案SSG、CG、DSG中的每个具有第一导电层图案105、电介质层107和第二导电层图案的多晶硅层109a的层叠结构.
接着，通过将杂质离子注入到栅极图案SSG、CG、DSG之间的半导体衬底101中来形成结101a。结101a包括用作串ST的源极的源极选择晶体管SST的结、用作串ST的漏极的漏极选择晶体管DST的结和耦合形成串MC的存储器单元MC的结。
栅极绝缘层103由氧化物层形成，且可以通过氧化工艺形成。通过氧化工艺形成的栅极绝缘层103可以由氧化硅(SiO2)层形成。
栅极图案SSG、CG、DSG包括源极选择栅极SSG、单元栅极CG和漏极选择栅极DSG。单元栅极CG比源极选择栅极SSG和漏极选择栅极DSG形成的更加密集。
以下更具体地描述形成栅极图案SSG、CG、DSG的工艺的例子。首先，在栅极绝缘层103之上形成第一导电层。第一导电层可以由多晶硅层形成。第一导电层被用作浮置栅极(即，单元栅极的电荷俘获层)或源极选择晶体管SST和漏极选择晶体管DST的栅极。
隔离硬掩膜图案(未示出)形成在第一导电层之上。通过使用隔离硬掩膜图案作为刻蚀阻挡部来刻蚀第一导电层、栅极绝缘层103和半导体衬底101，将隔离沟槽(未示出)形成在半导体衬底101中。
接着，通过利用绝缘材料来填充隔离沟槽来形成隔离层(未示出)，由此完成了隔离结构。半导体衬底101的没有形成隔离结构的区域被定义为有源区。因而，栅极绝缘层103和第一导电层保留在有源区之上。
接着，去除隔离硬掩膜图案。接着，在第一导电层和隔离结构上形成电介质层107。电介质层107可以具有其中层叠了氧化物层、氮化物层和氧化物层的ONO结构。可以控制电介质层107的厚度，使得没有填充第一导电层的侧壁之间的空间。
接着，在电介质层107之上形成多晶硅层109a，在多晶硅层109a之上形成栅极硬掩膜图案151。
如上所述，可以在形成多晶硅层109a之后执行在电介质层107中形成接触孔的工艺。通过在形成多晶硅层109a之前不形成电介质层107，无需形成盖帽层，盖帽层在形成多晶硅层109a之前的形成电介质层107中的接触孔的工艺中起钝化层的作用。
栅极硬掩膜图案151限定了其中将形成字线WL、源极选择线SSL和漏极选择线DSL的区域。栅极硬掩膜151可以由氧化物层或者由氮化物层和氧化物层的层叠结构形成。
使用栅极硬掩膜图案151作为刻蚀阻挡部来刻蚀多晶硅层109a、电介质层107和第一导电层105，直到露出栅极绝缘层103。因而，形成了栅极图案SSG、CG、DSG(每个具有第一导电层图案105、电介质层107和多晶硅层109a的层叠层)。
单元栅极CG的第一导电层图案105用作存储器单元的浮置栅极。源极选择栅极SSG和漏极选择栅极DSG的第一导电层图案105被用作选择晶体管的SST、DST的栅极。栅极绝缘层103也可以在使用栅极硬掩膜图案151作为刻蚀阻挡部的刻蚀工艺中进行刻蚀。
间隔物层可以进一步形成在形成了栅极图案SSG、CG、DSG的半导体衬底101之上。间隔物层的厚度可以被控制成，使得在相邻的源极选择栅极SSG之间的空间和相邻的漏极选择栅极DSG之间的空间没有被完全填充，但是使用回蚀(etch-back)刻蚀工艺来刻蚀间隔物层直到露出半导体衬底101。
因而，间隔物层保留为栅极图案SSG、CG、DSG的侧壁上的间隔物111。在相邻单元栅极CG之间的空间可以被间隔物111填充，因为单元栅极CG比源极栅极SSG和漏极栅极DSG形成的更加密集。
其间，用于形成栅极图案SSG、CG、DSG的刻蚀工艺包括基于刻蚀选择性的不同使用电介质层107作为刻蚀停止层的工艺，以便防止损伤半导体衬底101。
如果在电介质层107中形成接触孔之后执行用于形成栅极图案SSG、CG、DSG的刻蚀工艺，可能会在电介质层107必须留作针对对准错误的刻蚀停止层的部分中形成电介质层107的接触孔。
此外，可能会过度地刻蚀下方层且因而半导体衬底101可能受到损伤，因为电介质层107没有留作栅极图案化工艺中的特定部分中的刻蚀停止层。如果在电介质层107中形成接触孔之后图案化栅极图案SSG、CG、DSG，在源极选择线和漏极选择线中的每个的宽度的减少方面上存在限制，因为在电介质层107中形成的接触孔必须具有对准余量。
然而，在本发明的实施例中，因为电介质层107用作用于形成栅极图案SSG、CG、DSG的刻蚀工艺中的刻蚀停止层，且在其中接触孔没有完全形成在电介质层107的状态中执行用于形成栅极图案SSG、CG、DSG的刻蚀工艺，所以没有问题。因而，在本公开中，通过使用电介质层107作为用于形成栅极图案SSG、CG、DSG的刻蚀工艺中的刻蚀停止层，可以改善对半导体衬底101的损伤。
此外，因为无需限制源极选择线SSL和漏极选择线SSL中的每个的宽度来在形成栅极图案SSG、CG、DSG之前确保电介质层接触的对准余量，可以制造集成度更高的存储器件。
参见图5B，通过在用于选择晶体管的第一导电层图案105之上刻蚀多晶硅层109a来露出电介质层。
更具体来说，通过刻蚀源极选择栅极SSG和漏极选择栅极DSG的多晶硅层109a来形成露出源极选择栅极SSG和漏极选择栅极DSG的电介质层107的凹陷区域T1a。每个凹陷区域T1a的宽度可以比第一导电层图案105的宽度更窄。
使用用于在外围区域的驱动栅极中形成栅极接触孔的掩膜工艺来形成凹陷区域T1a。因而，尽管形成了凹陷区域T1a，但是没有增加掩膜工艺。
现在参见图6，图中示出外围区域的形成了用于驱动单元阵列区域的存储器单元的电路元件的部分的横截面图。
参见图6，与存储器单元阵列区域类似，用于驱动外围区域的电路元件的驱动栅极G包括层叠在半导体衬底101之上的栅极绝缘层103之上的第一导电层105、电介质层107和多晶硅层109a。
通过使用将形成驱动栅极G的栅极硬掩膜图案151作为刻蚀阻挡部来图案化外围区域的第一导电层图案105、电介质层107和多晶硅层109a。间隔物111也形成在驱动栅极DG的侧壁上。结101b形成在驱动栅极DG的两个侧壁上的半导体衬底101中，且被用作驱动栅极DG的源极或漏极。
驱动栅极DG的第一导电层图案105没有被用作浮置栅极。因而，驱动栅极DG的第一导电层图案105和多晶硅层109a必须电耦合。为了形成用于电耦合驱动栅极DG的第一导电层图案105和多晶硅层109a的接触结构，栅极接触孔GC通过栅极硬掩膜图案151和多晶硅层109a露出电介质层107。
在后续工艺中，去除通过栅极接触孔GC露出的电介质层107，且利用导电材料填充已经去除栅极接触孔GC和电介质层107的部分。因而，驱动栅极DG的第一导电层图案105和多晶硅层109a可以电耦合。
现在参见图5C，利用第一绝缘层113a来填充在源极选择栅极SSG之间的空间、在漏极选择栅极DSG之间的空间和凹陷区域T1a。用作第一层间电介质层的第一绝缘层113a可以形成得比多晶硅层109a的顶表面更高，然后第一绝缘层113a被抛光以露出多晶硅层109a。在这种情况下，后续将形成的金属层155可以与多晶硅层109a接触，使得可以执行硅化工艺。
在抛光第一绝缘层113a后形成的金属层155是用于硅化的。金属层155可以由钴层或镍层形成，以便形成具有低电阻的硅化钴(CoSi2)层或硅化镍(NiSi)层。
参见图5D，执行硅化工艺，其包括将金属从金属层扩散到多晶硅层的一次退火工艺、去除在一次退火工艺后保留的金属层的工艺以及用于形成具有低电阻的金属硅化物层109b的二次退火工艺。
因而，多晶硅层的上部被转换成金属硅化物层109b，由此形成具有多晶硅层109a和金属硅化物层109b的层叠结构的第二导电层图案109。第二导电层图案109的形成在用于存储器单元的第一导电层图案105之上的部分变为字线WL。第二导电层图案109的形成在用于选择晶体管的第一导电层图案105之上的部分变为虚拟图案。
参见图5E，第二绝缘层113b形成在半导体衬底101之上，在半导体衬底101中金属硅化物层109b被形成且被用作第一层间电介质层113。第二绝缘层113b可以由与第一绝缘层113a相同的材料制成且可以例如由氧化硅层来形成。
在形成包括第一绝缘层113a和第二绝缘层113b的第一层间电介质层113之后，通过刻蚀第一层间电介质层113的一部分和电介质层107的一部分来形成第一沟槽T1、第二沟槽T2以及漏极接触孔H1。通过使用硬掩膜图案作为刻蚀阻挡部来刻蚀第一层间电介质层113和电介质层107、然后去除硬掩膜图案，可以形成第一沟槽T1和第二沟槽T2以及漏极接触孔H1。
通过去除凹陷区域之上的第二绝缘层113b、在凹陷区域内的第一绝缘层113a和在凹陷区域底部的电介质层107来形成第一沟槽T1。因而，用于选择晶体管的第一导电层图案105通过第一沟槽T1而露出。这里，第一绝缘层113a可以部分地保留在第一沟槽T1的侧壁上。
通过去除源极选择线SSL之间的第一绝缘层113a、第二绝缘层113b来形成第二沟槽T2，使得露出在相邻的源极选择线SSL之间的结101a。
通过去除漏极选择线DSL之间的第一绝缘层113a和第二绝缘层113b来形成漏极接触孔H1，使得露出在相邻的漏极选择线DSL之间的结101a。
参见图5F，通过利用具有低电阻的金属，如钨(W)，来填充第一沟槽T1和第二沟槽T2以及漏极接触孔H1，来形成源极选择线SSL、漏极选择线DSL、公共源极线CSL以及漏极接触插塞117。可以通过将金属层形成得比第一层间电介质层113的表面更高、然后抛光金属层使得露出第一层间电介质层113，来形成源极选择线SSL、漏极选择线DSL、公共源极线CSL以及漏极接触插塞117。
参见图5G，在半导体衬底101之上形成第二层间电介质层119，在半导体衬底119中形成了源极选择线SSL、漏极选择线DSL、公共源极线CSL以及漏极接触插塞117。第二层间电介质层119可以由氧化物层形成。
接着，通过刻蚀第二层间电介质层119的一部分来形成第三至第五沟槽T3、T4、T5以及漏极焊盘孔H2。通过使用硬掩膜图案作为刻蚀阻挡部来刻蚀第二层间电介质层119然后去除硬掩膜图案，形成第三至第五沟槽T3、T4、T5以及漏极焊盘孔H2。
通过去除源极选择线SSL和漏极选择线DSL之上的第二层间电介质层119来形成第三沟槽T3。因而，源极选择线SSL和漏极选择线DSL通过第三沟槽T3而露出。
通过去除公共源极线CSL之上的第二层间电介质层119来形成第四沟槽T4。因而，公共源极线CSL通过第四沟槽T4而露出。
通过去除字线WL之上的第二层间电介质层119来形成第五沟槽T5。因而，第一层间电介质层113通过第五沟槽T5而露出。
通过去除漏极接触插塞117之上的第二层间电介质层119来形成漏极焊盘孔H2。因而，漏极接触插塞117通过漏极焊盘孔H2而露出。
参见图5H，通过利用具有低电阻的金属诸如钨(W)、钴(Co)或镍(Ni)或者利用电阻比第二导电层图案109低的金属硅化物层形成的导电层，来填充第三至第五沟槽T3、T4、T5以及漏极焊盘孔H2来形成第一辅助线121a和第二辅助线121b以及漏极接触焊盘121c。可以通过形成比第二层间电介质层119的表面高的金属层、然后抛光导电层以露出第二层间电介质层119来形成第一辅助线121a、第二辅助线121b以及漏极接触焊盘121c。
如上所述，根据本发明的实施例，在电介质层中形成沟槽之前完成了栅极图案的图案化。因而，可以从根本上防止在对栅极图案进行图案化时在一些区域中的电介质层没有起到刻蚀停止层的作用的问题。
此外，由于选择线是由电阻比用于字线的导电层图案低的材料制成的，所以可以改善选择线(包括源极选择线SSL和漏极选择线DSL)的电阻。另外，因为可以省略在导电层(诸如多晶硅层)形成在电介质层之上前在电介质层中形成接触孔的工艺，所以可以简化制造工艺并可以减少制造成本。
图7是示出根据本公开的另一实施例的NAND快闪存储器件及其制造方法的横截面图。
在根据图7所示的本发明的实施例的NAND快闪存储器件中，在凹陷区域T1a’形成时，多晶硅层209a没有作为虚拟图案保留在一些凹陷区域T1a’中。这里，不仅电介质层207而且间隔物211也可以用作刻蚀停止层。在这种情况下，凹陷区域T1’的宽度变得与用于选择晶体管的第一导电层图案205的宽度相同。因而，形成在第一导电层图案205之上的电介质层207与第一导电层图205相同地露出。
在图7所示的本发明的实施例中，在形成凹陷区域T1a’之前执行的工艺与本公开的第一实施例的工艺相同。更具体来说，形成栅极图案SSG、DSG、CG的工艺(其中使用栅极硬掩膜图案215作为刻蚀停止层将第一导电层图案205、电介质层207和多晶硅层209a层叠在栅极绝缘层203之上)、形成结201a的工艺以及形成间隔物211的工艺与图3-4和图5A-5H所示的工艺相同，省略对其描述以保持简洁。栅绝缘层203形成在半导体衬底201上。
此外，在图7所示的实施例中，在形成凹陷区域T1a’之后执行的工艺与本公开中的图3-4和图5A-5H所示的工艺相同，省略对其描述以保持简洁。
根据上述的本发明的实施例，因为选择线由电阻比用于字线WL的导电层图案的电阻更低的材料制成，可以改善包括源极选择线SSL和漏极选择线DSL的选择线的电阻。
此外，用于将选择线和第一导电层电耦合的接触结构可以通过在外围区域中形成栅极接触结构的工艺来形成。因而，无需执行用于在电介质层中形成接触孔以将选择线与第一导电层电耦合的额外的掩膜工艺。因而，可以简化制造工艺并可以减少制造成本。
另外，在图案化栅极图案之后，刻蚀电介质层。因而，可以从根本上防止以下问题：由于接触孔中的对准错误，在图案化栅极图案的工艺中，半导体衬底通过形成在电介质层中的接触孔而露出和受损。因而，因为考虑了接触孔的对准余量在选择线的宽度减少方面没有限制，所以可以充分地将选择线的宽度变窄。
Claims (23)
1.一种半导体存储器件，包括：
栅极绝缘层，形成在半导体衬底的第一区域和第二区域之上，其中所述第一区域用于形成选择晶体管，所述第二区域用于形成存储器单元；
用于所述选择晶体管和所述存储器单元的第一导电层图案，形成在所述第一区域和所述第二区域之上的栅极绝缘层之上；
电介质层，形成在所述第一区域和所述第二区域之上的第一导电层图案之上；
第二导电层图案，形成在用于所述存储器单元的第一导电层图案之上的电介质层上，以及形成在用于所述第一区域中的所述选择晶体管的第一导电层图案上的电介质层上；以及
选择线，具有比所述第二导电层图案更低的电阻并且耦合到用于所述选择晶体管的第一导电层图案。
2.根据权利要求1所述的半导体存储器件，还包括：第一层间电介质层，用于将所述选择线与所述第一区域中形成在用于所述选择晶体管的第一导电层图案上的第二导电层图案绝缘。
3.根据权利要求1所述的半导体存储器件，还包括：间隔物，形成在所述第一区域和所述第二区域中的每个区域中的第一导电层图案、电介质层和第二导电层图案的侧壁上。
4.根据权利要求1所述的半导体存储器件，还包括：辅助线，所述辅助线具有比所述第二导电层图案更低的电阻并且耦合到所述选择线。
5.根据权利要求4所述的半导体存储器件，其中所述辅助线由金属形成。
6.根据权利要求4所述的半导体存储器件，其中所述辅助线包括钨(W)、钴(Co)或镍(Ni)或金属硅化物层。
7.根据权利要求1所述的半导体存储器件，其中所述第二导电层图案具有多晶硅层和金属硅化物层的层叠结构。
8.根据权利要求1所述的半导体存储器件，其中所述选择线包括金属。
9.根据权利要求1所述的半导体存储器件，还包括：
形成在所述半导体衬底的第一区域中的所述选择晶体管的结；以及
耦合到所述结的公共源极线，
其中所述选择线由与所述公共源极线的材料相同的材料制成。
10.一种制造半导体存储器件的方法，所述方法包括：
在半导体衬底之上层叠第一导电层、电介质层和第二导电层；
通过刻蚀所述第二导电层、所述电介质层和所述第一导电层，形成用于选择晶体管和存储器单元的第一导电层图案和第二导电层图案；
刻蚀用于所述选择晶体管的第一导电层图案之上的第二导电层图案，使得露出所述电介质层；
在半导体衬底之上形成第一层间电介质层以填充所述第二导电层图案的刻蚀部分；
刻蚀所述第一层间电介质层和所述电介质层以露出用于所述选择晶体管的所述第一导电层图案；以及
通过用与所述第二导电层图案的材料相比具有更低电阻的材料填充所述电介质层和所述第一层间电介质层的刻蚀部分，形成耦合到所述第一导电层图案的选择线。
11.根据权利要求10所述的方法，其中当通过刻蚀所述第二导电层图案露出电介质层时，露出的电介质层的宽度与用于所述选择晶体管的第一导电层图案的宽度相同或者比用于所述选择晶体管的第一导电层图案的宽度更窄。
12.根据权利要求10所述的方法，还包括：在刻蚀所述第二导电层图案之前，在所述第二导电层图案、所述电介质层和所述第一导电层图案的侧壁上形成间隔物。
13.根据权利要求12所述的方法，其中当刻蚀所述第二导电层图案时，使用所述间隔物和所述电介质层作为刻蚀停止层。
14.根据权利要求10所述的方法，其中在所述半导体衬底之上形成第一层间电介质层包括：
形成第一绝缘层以填充所述第二导电层图案的刻蚀部分；
对所述第一绝缘层进行抛光以露出所述第二导电层图案；以及
在包括所述第二导电层图案的第一绝缘层上形成第二绝缘层。
15.根据权利要求14所述的方法，还包括：在形成所述第二绝缘层之前执行硅化工艺，以将所述第二导电层图案的上部变成金属硅化物层。
16.根据权利要求10所述的方法，其中所述第二导电层包括多晶硅。
17.根据权利要求10所述的方法，还包括：
在包括所述选择线的第一层间电介质层之上形成第二层间电介质层；
刻蚀所述第二层间电介质层以露出所述选择线；以及
通过用与所述第二导电层图案的材料相比具有更低电阻的材料填充所述第二层间电介质层的刻蚀部分，形成耦合到所述选择线的辅助线。
18.根据权利要求17所述的方法，其中所述辅助线包括金属。
19.根据权利要求17所述的方法，其中所述辅助线包括钨(W)、钴(Co)或镍(Ni)或由金属硅化物层形成。
20.根据权利要求10所述的方法，其中所述选择线包括金属。
21.根据权利要求10所述的方法，其中所述选择线包括钨(W)、钴(Co)或镍(Ni)或由金属硅化物层形成。
22.根据权利要求10所述的方法，还包括：在形成所述第一导电层图案和所述第二导电层图案之后，通过将杂质离子注入到所述半导体衬底中形成所述选择晶体管的结。
23.根据权利要求22所述的方法，其中：
当刻蚀所述第一层间电介质层和所述电介质层时露出所述结，以及
当形成所述选择线时，与所述选择线同时地形成耦合到所述结的公共源极线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0097241 | 2010-10-06 | ||
| KR1020100097241A KR101093967B1 (ko) | 2010-10-06 | 2010-10-06 | 낸드 플래시 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446921A CN102446921A (zh) | 2012-05-09 |
| CN102446921B true CN102446921B (zh) | 2016-01-20 |
Family
ID=45506288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110296948.2A Expired - Fee Related CN102446921B (zh) | 2010-10-06 | 2011-10-08 | 非易失性存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8502295B2 (zh) |
| JP (1) | JP5813447B2 (zh) |
| KR (1) | KR101093967B1 (zh) |
| CN (1) | CN102446921B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101924020B1 (ko) * | 2012-10-18 | 2018-12-03 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR20150047285A (ko) * | 2013-10-24 | 2015-05-04 | 에스케이하이닉스 주식회사 | 반도체 장치와 이의 제조방법 및 동작방법 |
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9691777B2 (en) | 2014-03-11 | 2017-06-27 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
| US20170054032A1 (en) * | 2015-01-09 | 2017-02-23 | SanDisk Technologies, Inc. | Non-volatile memory having individually optimized silicide contacts and process therefor |
| US9768183B2 (en) * | 2015-05-15 | 2017-09-19 | Sandisk Technologies Llc | Source line formation and structure |
| US10008416B2 (en) | 2016-11-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forming a protective layer to prevent formation of leakage paths |
| US9853039B1 (en) | 2016-12-13 | 2017-12-26 | Cypress Semiconductor Corporation | Split-gate flash cell formed on recessed substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255155B1 (en) * | 1998-04-23 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile memory and method for fabricating the same |
| CN1866499A (zh) * | 2005-04-11 | 2006-11-22 | 英飞凌科技股份公司 | 存储器阵列的接触方案及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373670B1 (ko) * | 1999-09-27 | 2003-02-26 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
| JP4074054B2 (ja) * | 2000-09-28 | 2008-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP3854247B2 (ja) * | 2003-05-30 | 2006-12-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2005026589A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2005123524A (ja) * | 2003-10-20 | 2005-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20060084107A (ko) | 2005-01-17 | 2006-07-24 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| JP2006332424A (ja) * | 2005-05-27 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
| KR100856297B1 (ko) | 2005-07-08 | 2008-09-03 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| JP2008140888A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 不揮発性半導体メモリの製造方法 |
| JP2008192905A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | スタックゲート型不揮発性半導体メモリ、及びその製造方法 |
| KR101274207B1 (ko) * | 2007-06-14 | 2013-06-14 | 삼성전자주식회사 | 비휘발성 메모리 소자의 동작 방법 |
| KR100885777B1 (ko) * | 2007-10-10 | 2009-02-26 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
-
2010
- 2010-10-06 KR KR1020100097241A patent/KR101093967B1/ko not_active IP Right Cessation
-
2011
- 2011-10-04 US US13/252,521 patent/US8502295B2/en not_active Expired - Fee Related
- 2011-10-05 JP JP2011221015A patent/JP5813447B2/ja not_active Expired - Fee Related
- 2011-10-08 CN CN201110296948.2A patent/CN102446921B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255155B1 (en) * | 1998-04-23 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile memory and method for fabricating the same |
| CN1866499A (zh) * | 2005-04-11 | 2006-11-22 | 英飞凌科技股份公司 | 存储器阵列的接触方案及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012084880A (ja) | 2012-04-26 |
| JP5813447B2 (ja) | 2015-11-17 |
| KR101093967B1 (ko) | 2011-12-15 |
| US8502295B2 (en) | 2013-08-06 |
| US20120086057A1 (en) | 2012-04-12 |
| CN102446921A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446921B (zh) | 非易失性存储器件及其制造方法 | |
| JP5144698B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6720579B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7262456B2 (en) | Bit line structure and production method thereof | |
| US20110031546A1 (en) | Method for manufacturing semiconductor device and apparatus for manufacturing same | |
| KR20180119200A (ko) | 반도체 장치 | |
| CN102237368A (zh) | 非易失性存储器件及其制造方法 | |
| JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20120205805A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006295185A (ja) | メモリアレイに適した接触機構およびその製造方法 | |
| CN111180454A (zh) | 3d存储器件及其制造方法 | |
| CN102969337A (zh) | 半导体器件及其制造方法 | |
| US7592221B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN1828900B (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| US8193059B2 (en) | Bit line structure and method for the production thereof | |
| CN111180458B (zh) | 3d存储器件及其制造方法 | |
| CN113097213A (zh) | 具有字线分隔层的半导体装置 | |
| JP2011233677A (ja) | 不揮発性半導体記憶装置 | |
| US7358559B2 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
| US7157333B1 (en) | Non-volatile memory and fabricating method thereof | |
| US7880216B2 (en) | Flash memory device and method of fabricating the same | |
| US20090140316A1 (en) | Semiconductor memory device and method of fabricating the same | |
| JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2011071240A (ja) | 半導体記憶装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20171008 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |