CN102420139A

CN102420139A - Mos晶体管及其制作方法

Info

Publication number: CN102420139A
Application number: CN2010102993491A
Authority: CN
Inventors: 何永根; 胡亚兰; 吴兵
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-09-25
Filing date: 2010-09-25
Publication date: 2012-04-18
Anticipated expiration: 2030-09-25
Also published as: CN102420139B

Abstract

一种MOS晶体管及其制作方法。所述MOS晶体管制作方法包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；刻蚀所述栅极结构两侧的半导体衬底以形成源漏区开口，所述源漏区开口一侧边缘与栅极结构的边缘对准，并使得半导体衬底部分露出；对所述半导体衬底进行倾斜角度的离子注入，在栅极结构边缘下方的半导体衬底中形成非晶区；在所述源漏区开口中填满源漏材料以形成源漏区；对所述半导体衬底进行退火处理。本发明的MOS晶体管在栅极结构边缘下方的半导体衬底中形成了具有应力的单晶区，所述单晶区更靠近导电沟道，从而更有效的将引入的应力作用于所述导电沟道中，所述引入的应力提高了导电沟道的载流子迁移率。

Description

MOS晶体管及其制作方法

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种MOS晶体管及其制作方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小。然而，在MOS晶体管特征尺寸不断缩小的同时，器件功耗与速度之间的矛盾日益凸显，并阻碍了集成电路技术的进一步发展。

提高MOS晶体管导电沟道的载流子迁移率是解决所述功耗-速度矛盾的有效手段。在导电沟道载流子迁移率大幅提升的基础上，MOS晶体管可以采用较低的电源电压以降低功耗；同时还可以保证器件有足够的电流驱动能力与速度。通常的，在导电沟道引入应力来提高载流子迁移率是一种行之有效的方法。对于MOS晶体管而言，导电沟道引入的应力可以改变衬底的晶格结构，进而影响导电沟道的能带结构，从而影响导电沟道的载流子迁移率。

为了在导电沟道引入应力，各种新型的MOS器件结构被研发出来。申请号为US7569443的美国专利申请即公开了一种具有凸起源漏区的MOS晶体管。参考图1，示出了所述具有凸起源漏区的MOS晶体管。所述凸起源漏区105分别位于栅极103两侧的半导体衬底101上。在制作所述MOS晶体管时，需要在形成牺牲栅之后刻蚀所述牺牲栅两侧的阱区，以形成源漏区沟槽；之后，再在所述源漏区沟槽中填充锗硅材料直至形成凸起的源漏区。所述凸起的源漏区在MOS晶体管的导电沟道引入了一定的应力，进而使得导电沟道载流子迁移率提高，MOS晶体管的电流驱动能力得以明显提升。同时，为了改善所述MOS晶体管导电沟道的应力特性，该专利还采用了栅极替换工艺，所述栅极替换工艺是指在凸起源漏区制作完成后，将牺牲栅移除并重新填充导带材料以形成栅极的工艺方法。所述重新形成的栅极进一步改善了导电沟道的应力特性，提高了导电沟道载流子的迁移率。

然而，采用上述方法形成的MOS晶体管在导电沟道引入的应力较为有限，不能满足器件性能进一步提高的要求。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制作方法，以简便易行的方法在MOS晶体管的导电沟道引入了较大的应力，从而使得MOS晶体管导电沟道的载流子迁移率有效提高，器件性能也得以提升。

为解决上述问题，本发明提供了一种MOS晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极结构；

刻蚀所述栅极结构两侧的半导体衬底以形成源漏区开口，所述源漏区开口一侧边缘与栅极结构的边缘对准，并使得半导体衬底部分露出；

对所述半导体衬底进行倾斜角度的离子注入，在栅极结构边缘下方的半导体衬底中形成非晶区；

在所述源漏区开口中填满源漏材料以形成源漏区；

对所述半导体衬底进行退火处理。

相应的，本发明还提供了一种MOS晶体管，包括半导体衬底，所述半导体衬底上的栅极结构，所述栅极结构两侧半导体衬底中的源漏区，所述源漏区包含有轻掺杂区与重掺杂区，所述MOS晶体管还包括：位于栅极结构边缘下方的单晶区，所述单晶区具有适于MOS晶体管导电类型的应力。

与现有技术相比，本发明具有以下优点：

1.在MOS管栅极结构边缘下方的半导体衬底中形成了具有压应力或张应力的单晶区，而栅极结构下方的单晶区更靠近导电沟道，这使得所述单晶区可以更有效的将引入的应力作用于所述导电沟道中，从而提高了导电沟道的载流子迁移率，使得器件性能得以提升；

2.所述单晶区的形状可以通过改变离子注入的倾斜角度及注入离子能量来控制，这大大提高了应力分布的可控性。

附图说明

图1是现有技术具有凸起源漏区的MOS晶体管；

图2是本发明MOS晶体管制作方法的流程示意图；

图3至图10是本发明MOS晶体管制作方法一个实施例各制作阶段的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术MOS晶体管导电沟道的应力较小，限制了器件性能的提升。针对这一问题，本发明的发明人提供了一种MOS晶体管及其制作方法，通过离子注入的方法在MOS晶体管间隙壁下方的导电沟道中引入应力。此外，通过控制离子注入的角度与能量，所述应力的大小也可以准确控制。

参考图2，示出了本发明MOS晶体管制作方法的流程，包括：

执行步骤S202，提供半导体衬底，所述半导体衬底上形成有栅极结构；

执行步骤S204，刻蚀所述栅极结构两侧的半导体衬底以形成源漏区开口，所述源漏区开口一侧边缘与栅极结构的边缘对准，并使得半导体衬底部分露出；

执行步骤S206，对所述半导体衬底进行倾斜角度的离子注入，在栅极结构边缘下方的半导体衬底中形成非晶区；

执行步骤S208，在所述源漏区开口中填满源漏材料以形成源漏区；

执行步骤S210，对所述半导体衬底进行退火处理。

在步骤S210之后，所述MOS晶体管的栅极结构、源漏区均已形成。依据具体实施例的不同，所述MOS晶体管的栅极结构可以包含有栅极，即采用前栅工艺制作所述MOS晶体管；所述MOS晶体管的栅极结构也可以包含有牺牲栅，即采用后栅工艺制作所述MOS晶体管，后续的工艺流程还包括移除所述牺牲栅，并继续填充栅介电材料与栅极导电材料，以形成MOS晶体管的栅极。

此外，对于本发明的MOS晶体管制作方法，其既可以用于制作PMOS晶体管，也可以用于制作NMOS晶体管。在制作PMOS晶体管时，所述形成于半导体衬底中的非晶区需具有压应力，相应的，步骤S206中的注入离子为晶格常数大于半导体衬底材料的半导体离子；在制作NMOS晶体管时，所述形成于半导体衬底中的非晶区需具有张应力，相应的，步骤S206中的注入离子为晶格常数小于半导体衬底材料的半导体离子。

接下来，结合具体的实施例与附图，对采用本发明MOS晶体管的制作方法制作PMOS晶体管的流程进行说明。

参考图3至图10，示出了本发明MOS晶体管制作方法一个实施例各制作阶段的剖面示意图。

如图3所示，提供半导体衬底301，所述半导体衬底301为N型掺杂，掺杂离子包括但不限于硼离子、氟化亚硼离子或铟离子。

所述半导体衬底301上形成有栅极结构305，在本实施例中，所述MOS晶体管采用后栅工艺形成，所述栅极结构305包含有依次位于半导体衬底301上的牺牲栅介电层307、牺牲栅309以及硬掩膜层311，以及位于牺牲栅309两侧的间隙壁313。所述牺牲栅介电层307采用氧化硅，所述牺牲栅309采用多晶硅，所述硬掩膜层311采用氮化硅。

在其他的实施例中，所述MOS晶体管还可以采用前栅工艺形成，相应的，所述栅极结构305包含有依次位于半导体衬底301上的栅介电层与栅极，以及位于栅极两侧的间隙壁。所述栅介电层采用氧化硅、氮氧化硅或高k介电材料，所述栅极采用掺杂的多晶硅。

所述半导体衬底301中还形成有分别位于栅极结构305两侧的场隔离区303与轻掺杂区315，其中，所述轻掺杂区315的一侧边缘对准于牺牲栅309的边缘，另一侧边缘对准于场隔离区303。

如图4所示，以所述栅极结构305为掩膜，刻蚀所述栅极结构305两侧的半导体衬底301以形成源漏区开口317，所述源漏区开口317一侧边缘与栅极结构305边缘对准，并使得半导体衬底305部分露出。所述源漏区开口317另一侧的边缘与场隔离区303对准，其深度至少超过轻掺杂区315的深度。在具体实施例中，所述源漏区开口317的刻蚀可以采用各向异性的干法刻蚀完成，也可以结合干法刻蚀与湿法腐蚀完成。

如图5所示，以所述栅极结构305为掩膜，对半导体衬底301进行倾斜角度的离子注入。在具体实施例中，所述MOS晶体管为PMOS晶体管，因此所述离子注入采用锗、锑或其他单晶结构的晶格常数大于半导体衬底301材料的半导体离子，注入剂量为5E13至1E16/平方厘米。所述倾斜角度θ为偏离半导体衬底301法线方向15度至60度。

通过所述倾斜角度的离子注入，位于栅极结构305边缘下方的半导体衬底301被非晶化，从而形成了非晶区318。通过改变所述离子注入的倾斜角度与注入离子能量，所述非晶区318的形状可以有效控制，这大大提高了应力分布的可控性。在具体实施例中，所述离子注入的深度可以超过轻掺杂区315的深度或者并不超过轻掺杂区315的深度，使得非晶区318部分或完全覆盖栅极结构305下方的轻掺杂区315。

如图6所示，采用外延工艺在所述源漏区开口中填满源漏材料，形成重掺杂区319，所述重掺杂区319与轻掺杂区315共同构成了MOS晶体管的源漏区。在具体实施例中，所述源漏材料采用锗硅或其他易于在半导体衬底301上外延的半导体材料形成；所述外延工艺包括低压化学气相沉积、原子层沉积等工艺；所述源漏材料的掺杂可以采用在位掺杂的方式，也可以采用后续离子注入的方式。依据具体实施例的不同，所述重掺杂区319的表面可以与半导体衬底301的其他表面相平或相对凸起，不应限制其范围。在实际应用中，所述外延的重掺杂区319也在导电沟道中引入了一定的压应力。

如图7所示，对所述半导体衬底301进行退火处理。所述退火处理使得原非晶区位置的半导体材料结晶为单晶结构，形成单晶区321。由于所述单晶区321的半导体材料的晶格常数大于半导体衬底301的晶格常数，这使得所述单晶区321在半导体衬底301中引入了平行于导电沟道方向的压应力。所述压应力作用于单晶区321间的导电沟道中，使得导电沟道的载流子迁移率增大。相较于外延形成的重掺杂区319，所述栅极结构305下方的单晶区321更靠近导电沟道，这使得所述单晶区321可以更有效的将引入的应力作用于所述导电沟道中。

在具体实施例中，所述退火处理采用快速退火处理，退火温度为600至1100摄氏度。所述退火处理还可以使得源漏区中的掺杂离子激活，与现有工艺相兼容。

对于本实施例，在所述源漏区形成之后，还需要对牺牲栅进行替换，以形成栅介电层与栅极，所述栅介电层与栅极通常需要采用高k介电材料与金属材料。而对于本发明的采用前栅工艺制作的另一实施例中，所述栅极结构305中已形成有栅介电层与栅极，则MOS晶体管已制作完成。

如图8所示，对于采用后栅工艺制作的MOS晶体管，在所述退火处理之后，在所述半导体衬底301上形成介电保护层323，所述介电保护层323覆盖栅极结构305。之后，平坦化所述介电保护层323并移除硬掩膜层，直至露出牺牲栅309的表面。

如图9所示，移除所述牺牲栅与牺牲栅介电层，直至露出半导体衬底301表面，在间隙壁307间形成栅极开口325。在具体实施例中，所述牺牲栅采用多晶硅，则采用湿法腐蚀或干法刻蚀的方式移除所述牺牲栅。

如图10所示，在所述栅极开口中依次填充栅介电材料与栅极导电材料，填充完成后，所述栅极导电材料的高于侧壁顶部。接着，平坦化所述栅极导电材料直至所述栅极导电材料与间隙壁313平齐，所述栅极开口中的栅极导电材料即为栅极327。在具体实施例中，所述栅介电材料包括但不限于氧化硅、氮氧化硅或高k介电材料，所述栅极导电材料包括掺杂的多晶硅、金属材料或其他导电材料。

上述工艺实施后，MOS晶体管制作形成。所述MOS晶体管包括：半导体衬底301，所述半导体衬底301上的栅极结构305，所述栅极结构305两侧半导体衬底301中的源漏区，所述源漏区包含有轻掺杂区315与重掺杂区319，所述栅极结构305边缘下方的单晶区321，所述单晶区321具有适于MOS晶体管导电类型的应力：对于PMOS晶体管而言，所述单晶区321具有压应力，对于NMOS晶体管而言，所述单晶区321具有张应力。依据具体实施例的不同，所述单晶区321可以部分或完全覆盖所述轻掺杂区315。

与源漏区的重掺杂区319相比，MOS晶体管栅极结构305下方的单晶区321更靠近导电沟道，因而可以更好将应力引入导电沟道中，从而使得MOS晶体管导电沟道的载流子迁移率有效提高，器件性能也得以提升。

应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims

1.一种MOS晶体管的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有栅极结构；

在所述源漏区开口中填满源漏材料以形成源漏区；

对所述半导体衬底进行退火处理。

2.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述离子注入的注入离子采用晶格常数大于半导体衬底材料的半导体离子；所述MOS晶体管为NMOS晶体管，所述离子注入的注入离子采用晶格常数小于半导体衬底材料的半导体离子。

3.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述倾斜角度的离子注入的注入剂量为5E13至1E16/平方厘米。

4.如权利要求2所述的MOS晶体管的制作方法，其特征在于，所述倾斜角度的离子注入的倾斜角度为偏离半导体衬底法线方向15度至60度。

5.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述退火处理采用快速退火处理，退火温度为600至1100摄氏度。

6.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述源漏区包含有重掺杂区，所述重掺杂区采用锗硅形成。

7.如权利要求1所述的MOS晶体管的制作方法，其特征在于，所述栅极结构包括依次位于半导体衬底上的牺牲栅介电层、牺牲栅、硬掩膜层以及所述牺牲栅两侧的间隙壁，在对所述半导体衬底进行退火处理之后，所述MOS晶体管的制作方法还包括：

在所述半导体衬底上形成介电保护层，所述介电保护层覆盖栅极结构；

平坦化所述介电保护层并移除硬掩膜层，露出牺牲栅的表面；

移除所述牺牲栅与牺牲栅介电层，在间隙壁间形成栅极开口；

在所述栅极开口中依次填充栅介电材料与栅极导电材料，形成栅介电层与栅极。

8.如权利要求7所述的MOS晶体管的制作方法，其特征在于，所述栅介电层采用氧化硅、氮氧化硅或高k介电材料。

9.如权利要求7所述的MOS晶体管的制作方法，其特征在于，所述栅极采用金属材料。

10.一种MOS晶体管，包括半导体衬底，所述半导体衬底上的栅极结构，所述栅极结构两侧半导体衬底中的源漏区，所述源漏区包含有轻掺杂区与重掺杂区，其特征在于，还包括：位于栅极结构边缘下方的单晶区，所述单晶区具有适于MOS晶体管导电类型的应力。

11.如权利要求10所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管或NMOS晶体管：对于PMOS晶体管而言，所述单晶区具有压应力，对于NMOS晶体管而言，所述单晶区具有张应力。