CN102396059A - 半导体基板的电气特性的测量方法 - Google Patents

半导体基板的电气特性的测量方法 Download PDF

Info

Publication number
CN102396059A
CN102396059A CN2010800164868A CN201080016486A CN102396059A CN 102396059 A CN102396059 A CN 102396059A CN 2010800164868 A CN2010800164868 A CN 2010800164868A CN 201080016486 A CN201080016486 A CN 201080016486A CN 102396059 A CN102396059 A CN 102396059A
Authority
CN
China
Prior art keywords
electrodes
pair
voltage
resilient coating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800164868A
Other languages
English (en)
Inventor
福原升
秦雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102396059A publication Critical patent/CN102396059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种测量方法，用于测量包含基底基板及缓冲层的半导体基板的空穴或电子的移动所致的漏电流或提供绝缘击穿电压。具体是，该测量方法测量具有基底基板，及在基底基板上设置的缓冲层的半导体基板的漏电流或绝缘击穿电压，具有：在缓冲层设置含有由被施加电场时对缓冲层注入空穴的材料组成的空穴注入电极的多个电极的步骤；测量对从多个电极选择出的含有至少一个空穴注入电极的第1一对电极施加电压或电流时在第1一对电极中流动的电流及第1一对电极间的电压的步骤；根据第1一对电极中流动的电流及第1一对电极间的电压，测量半导体基板中的空穴的移动所致的漏电流或测量绝缘击穿电压的步骤。

Description

半导体基板的电气特性的测量方法
技术领域
本发明涉及半导体基板的电气特性的测量方法。
背景技术
专利文献1公开了通过四探针法测量硅单结晶薄膜的电阻率的电阻率测量方法。同时，专利文献1记载的电阻率测量方法，公开的是不特别指定载流子的种类的测量方法。
(专利文献1)日本特开2001-274211号公报
可是，如场效应晶体管(Field Effect Transistor，「FET」)之类的半导体器件中，有通过电子或空穴的其中一种单载流子流动电流的电子元件。因此，要想更正确地评价半导体基板的电气特性，除了以前的测量方法之外，还需要加上也能测量关于电子或空穴的其中一方的载流子的电气特性的测量方法。
发明内容
为了解决上述课题，在本发明的第1方式中提供一种测量方法，是用于测量具有基底基板和在基底基板上设置的缓冲层的半导体基板的漏电流或绝缘击穿电压的测量方法，该方法具有：在缓冲层设置含有由被施加电场时向缓冲层注入空穴的材料组成的空穴注入电极的多个电极的步骤；测量对从多个电极选择出的含有至少一个空穴注入电极的第1一对电极施加电压或电流时在第1一对电极中流动的电流或第1一对电极间的电压的步骤；以及根据第1一对电极中流动的电流或第1一对电极间的电压，测量半导体基板中的空穴的移动所致的漏电流或绝缘击穿电压的步骤。
该测定方法还可以包括：在缓冲层设置含电子注入电极的多个电极的步骤，该电子注入电极是由当被施加电场时马上注入电子到缓冲层的材料构成的电子注入电极；
测量对从多个电极选择出的含有至少一个电子注入电极的第2一对电极施加了电压或电流时在第2一对电极中流动的电流或第2一对电极间的电压的步骤；以及根据第2一对电极中流动的电流或第2一对电极间的电压，测量半导体基板中的电子的移动所致的漏电流或绝缘击穿电压的步骤。
在测量空穴的移动所致的漏电流或绝缘击穿电压的步骤中，将预先规定了大小的电流在第1一对电极上流动时的第1一对电极中的各电极间的电压，作为空穴的移动所致的绝缘击穿电压。另外，在测量空穴的移动所致的漏电流或绝缘击穿电压的步骤中，例如，在第1一对电极间的电压为预先规定的大小时，将第1一对电极中流动的电流的大小作为漏电流。
在该测量方法中所使用的空穴注入电极，比如对P型3-5族化合物半导体注入空穴，电子注入电极，比如对N型3-5族化合物半导体注入电子。再有，用该测量方法测量的半导体基板，可以具有在缓冲层上形成场效应晶体管的多层半导体层。在该情况下，还具有除去多层半导体层的至少一部分，露出缓冲层的至少一部分表面的步骤，在设置含空穴注入电极的多个电极的步骤中，可以在被露出的缓冲层，设置包含空穴注入电极的多个电极。
根据该测量方法测量具有多层半导体层的半导体基板的电气特性时，还具有：在被露出的缓冲层设置包含由被施加电场时马上对缓冲层注入电子的材料构成的电子注入电极的多个电极的步骤；测量对从多个电极选择出的含有至少一个电子注入电极的第2一对电极之间施加了电压或电流时在第2一对电极中流动的电流及第2一对电极间的电压的步骤；基于第2一对电极中流动的电流及第2一对电极间的电压，测量在半导体基板中的电子的移动所致的漏电流或绝缘击穿电压的步骤。
在该测量方法中，在设置含有空穴注入电极的多个电极的步骤中，可以将含有在缓冲层中成为受体杂质的原子作为构成要素的单体或化合物的材料配置在缓冲层表面之后，加热缓冲层。再有，在设置含有电子注入电极的多个电极的步骤中，可以将含有以在缓冲层中成为施主杂质的原子作为构成要素的单体或化合物的材料配置在缓冲层表面之后，加热缓冲层。在测量第1一对电极中流动的电流或第1一对电极间的电压的步骤中，在第1一对电极之间施加直流电压或直流电流。空穴注入电极，比如包含AuZn、AuNi、AuCr、Ti/Pt/Au、Ti/WSi中的至少一种。
在本发明的第2方式中，提供一种测量方法，是测量半导体基板中的漏电流或绝缘击穿电压的测量方法，该半导体基板具有基底基板、在基底基板上设置的含N型3-5族化合物半导体的缓冲层、被设置在缓冲层上且形成场效应晶体管的多层半导体层，该方法具有：将多层半导体层的至少一部分除去，露出缓冲层的至少一部分表面的步骤；在缓冲层设置含有由被施加电场时对N型3-5族化合物半导体注入电子的材料构成的电子注入电极的多个电极的步骤；测量对从多个电极选择出的含有至少一个电子注入电极的一对电极之间施加电压或电流时在一对电极中流动的电流或一对电极间的电压的步骤；以及基于一对电极中流动的电流或一对电极间的电压，测量在半导体基板中的电子的移动所致的漏电流或绝缘击穿电压的步骤。
附图说明
【图1】表示半导体基板200及测量装置240的一个例子。
【图2】表示半导体基板200的漏电流或绝缘击穿电压的测量方法的流程图。
【图3】表示测量了半导体基板200的电流或电压的结果得到的电压电流特性的一个例子。
【图4】表示半导体基板200、测量装置240、和测量装置540的一个例子。
【图5】表示半导体基板200的漏电流或绝缘击穿电压的测量方法的流程图。
【图6】表示多层半导体基板700的漏电流或绝缘击穿电压的测量方法的流程图。
【图7】表示多层半导体基板700及测量装置240的一个例子。
【图8】表示多层半导体基板700及测量装置540的一个例子。
【图9】表示多层半导体基板700、测量装置240和测量装置540的一个例子。
【图10】表示半导体基板200及测量装置1050的一个例子。
具体实施方式
图1表示半导体基板200及测量装置240的一个例子。半导体基板200具有基底基板210及缓冲层220。缓冲层220是在基底基板210上面外延生长的半导体。缓冲层220，作为一个例子，具有下部缓冲层222及上部缓冲层224。在缓冲层220上面，在后述的测量方法中，设置一对由空穴注入电极230及空穴捕获电极232组成的电极。
测量装置240具有2个测量探针248、开关242、电流计244和直流电压源。测量装置240，通过使2个测量探针248各自接触空穴注入电极230或空穴捕获电极232，来测量半导体基板200的漏电流或绝缘击穿电压。
空穴注入电极230包含被施加电场时马上对缓冲层220注入空穴的材料。空穴捕获电极232包含被施加电场时马上从缓冲层220捕获空穴的材料。在缓冲层220具有大电阻时，可通过对缓冲层220强制地注入空穴，而在缓冲层220注入空穴。
比如，通过对空穴注入电极230及空穴捕获电极232施加电压或电流，从空穴注入电极230向缓冲层220注入空穴，由空穴捕获电极232从缓冲层220捕获空穴。能够通过在缓冲层220注入空穴，测量空穴注入电极230及空穴捕获电极232间的电流或电压，来测量空穴的移动所致的漏电流或绝缘击穿电压。可以在缓冲层220上设置空穴注入电极230及空穴捕获电极232以外的电极。
或者，在向缓冲层220注入空穴时，在空穴注入电极230及空穴捕获电极232间施加过大的电压的话，有时将流动雪崩状过大电流。在这样的情况下，因为不能测量漏电流或绝缘击穿电压，所以对空穴注入电极230及空穴捕获电极232施加预先确定的范围内的电压。
图2表示半导体基板200的漏电流或绝缘击穿电压的测量方法的流程图。该测量方法具有：准备半导体基板200的步骤S110；在缓冲层220设置空穴注入电极230及空穴捕获电极232的步骤S130；测量在空穴注入电极230及空穴捕获电极232施加电压或电流时的在空穴注入电极230及空穴捕获电极232中流动的电流或空穴注入电极230及空穴捕获电极232间的电压的步骤S150；以及基于该电流或电压，测量半导体基板200中的空穴的移动所致的漏电流或绝缘击穿电压的步骤S170。
在设置空穴注入电极230及空穴捕获电极232的步骤S130中，比如，通过在缓冲层220上面蒸镀金属，或通过形成图案，来形成空穴注入电极230及空穴捕获电极232。在设置空穴注入电极230及空穴捕获电极232的步骤S130中，也可以设置空穴注入电极230及空穴捕获电极232以外的电极。
在测量电流或电压的步骤S150中，让测量装置240的2个测量探针248各自接触空穴注入电极230或空穴捕获电极232。其次，对空穴注入电极230及空穴捕获电极232施加直流的电压，测量该状态下在空穴注入电极230及空穴捕获电极232中流动的电流值。具体是，一边使施加到空穴注入电极230及空穴捕获电极232间的电压变化、一边测量空穴注入电极230及空穴捕获电极232中流动的电流值。
在测量漏电流或绝缘击穿电压的步骤S170中，比如，将空穴注入电极230及空穴捕获电极232中流动预先规定了大小的电流时的空穴注入电极230及空穴捕获电极232间的电压，作为由于空穴的移动所致的绝缘击穿电压。另外，在空穴注入电极230及空穴捕获电极232间的电压是预先决定了的大小的情况下，也可以把空穴注入电极230及空穴捕获电极232中流动的电流的大小作为漏电流。
在所测量的绝缘击穿电压比预先决定的电压值小的情况下，可以判定半导体基板200是次品。再有，在所测量的漏电流比预先决定的电流值大的情况下，可以判定所测量的半导体基板200是次品。
基底基板210，是对于在基底基板210形成的其他构成要素进行支撑方面具有充分的机械强度的基板。比如，是GaAs等的化合物半导体基板，Ge基板、GOI(germanium-on-insulator)基板、Si基板或SOI(silicon-on-insulator)基板。基底基板210，比如是单结晶基板。基底基板210，也可以是蓝宝石基板、玻璃基板或PET薄膜等的树脂基板。
比如通过外延生长法，与基底基板210相接地形成缓冲层220。半导体基板200，可以在基底基板210和缓冲层220间具有其他的半导体层。缓冲层220，可以是单层的半导体层，也可以是由多层的半导体层构成。比如，缓冲层220由组成各不相同的下部缓冲层222及上部缓冲层224构成。
作为一个例子，缓冲层220，防止起因于基底基板210表面所残留的杂质的在基底基板210上面形成的半导体元件的特性退化。缓冲层220，也可以抑制来自上层形成的半导体层的漏电流。缓冲层220，也可以具有作为用于缓冲在上层形成的半导体层的晶格间距离与基底基板210晶格间距离之差的缓冲层的作用。缓冲层220，可以具有确保在上层形成的半导体的结晶质量的功能。缓冲层220，比如是3-5族化合物半导体。
缓冲层220可以含载流子阱。作为载流子阱，能例示硼原子或氧原子。缓冲层220，比如是作为载流子阱而添加了氧原子的化合物半导体AlxGa1-xAs(0≤x≤1)或AlyInzGa1-y-zP(0≤y≤1，0≤z≤1，0≤y+z≤1)。通过对该化合物半导体添加氧原子，从而能对该半导体形成深的陷阱能级。通过该深的陷阱能级，能够捕获通过缓冲层220的载流子。其结果是，能够防止缓冲层220上面形成的其他的半导体层和位于缓冲层220的下面的基底基板210之间的漏电流。
含载流子阱的缓冲层220的薄膜厚度方向的电阻率，取决于组成、氧原子掺杂浓度和薄膜厚度。比如，缓冲层220在作为AlxGa1-xAs(0≤x≤1的)的情况下，Al组成越高电阻率越高。但，优选Al组成为不损坏结晶质量的范围内的大小，实用上x是0.3～0.5左右。同时，在不损坏结晶质量的范围内优选高氧原子掺杂浓度。因此，氧原子的浓度最好在1×1018[cm-3]以上、1×1020[cm-3]以下。缓冲层220的薄膜厚度在不影响生长时间的范围内优选厚的一方。
缓冲层220，可以有多个P型3-5族化合物半导体。比如，该多个3-5族化合物半导体中的互相邻接的2个3-5族化合物半导体，形成AlxGa1-xAs(0≤x≤1)和AlyGa1-yAs(0≤y≤1，x＜y)的异质结、AlpInqGa1-p-qP(0≤p≤1，0≤q≤1)和AlrInsGa1-r-sP＜(0≤r≤1，0≤s≤1，pr，0≤r+s≤1)的异质结、或AlxGa1-xAs(0≤x≤1)和AlpInqGa1-p-qP(0≤p≤1，0≤q≤1，0≤p+q≤1)的异质结。
比如，缓冲层220中包含的下部缓冲层222是P型半导体层AlxGa1-xAs(0≤x≤1)，上部缓冲层224是P型半导体层AlyGa1-yAs(0≤y≤1)，当x＞y时，P型半导体层AlxGa1-xAs具有比P型半导体层AlyGa1-yAs高的Al组成。其结果是，缓冲层220，具有只是抑制在缓冲层220底部和表面之间载流子移动的宽的能带隙。缓冲层220有宽的带隙的话，缓冲层220成为能垒，阻碍载流子从上部缓冲层224向下部缓冲层222的移动，抑制漏电流的发生。
缓冲层220，可以具有多个P型半导体层。多个P型半导体层的各层具有原子单位的厚度，缓冲层220可以整体构成超晶格。因为在那样的情况时，通过多个异质结，形成多个能垒，所以能更有效地防止漏电流。
缓冲层220，可以具有构成PN结的P型半导体层及N型半导体层。比如，在上部缓冲层224是P型半导体层，下部缓冲层222是N型半导体层时，因为在PN结部中形成空乏领域，所以缓冲层220阻碍载流子的移动。缓冲层220，含多个P型半导体层和多个N型半导体层，可以具有P型半导体层和N型半导体层被交替层叠而形成多个PN结的层叠构造。因为该多个PN结形成多个空乏区域阻碍载流子的移动，因此能有效地防止漏电流。
空穴注入电极230由若被施加电场则对P型3-5族化合物半导体注入空穴的材料构成。空穴注入电极230与缓冲层220相接触，可以形成多个。作为空穴注入电极230材料，能例示AuZn、AuNi、AuCr、Ti/Pt/Au或Ti/W/Si等。
在使用测量装置240测量电流或电压时，使空穴注入电极230及空穴捕获电极232分别接触测量探针248，从直流电压源246对空穴注入电极230及空穴捕获电极232施加电压。由电流计244测量该电压下的电流值。让直流电压源246输出的电压变化，测量与变化后的电压相应的电流值。
半导体基板200，可以通过以下的方法制造。在基底基板210为GaAs单结晶基板时，在其上使AlGaAs的缓冲层220外延生长。作为外延生长法，可以例示有机金属气相生长法(又称Metal Organic Chemical VaporDeposition，MOCVD法)、分子射线外延法(又称Molecular Beam Epitaxy，MBE法)。
要想采用MOCVD法使缓冲层220外延生长，首先，将GaAs单结晶基底基板210的表面脱脂冲洗、蚀刻、水洗、干燥了之后，载置在减压桶型MOCVD炉的加热台上。接着，用高纯度氢充分置换了炉内之后，开始基底基板210的加热。结晶生长时的基板温度，最好从500℃到800℃。在基底基板210稳定在恰当的温度时向炉内导入砷原料，接下来，导入镓原料或铝原料，使AlGaAs层外延生长。
作为3族元素原料，能够使用三甲基镓(TMG)或三甲基铝(TMA)等。作为5族元素原料气体，能够使用三氢化砷(AsH3)等。作为外延生长条件的一个例子，能列举为：反应炉内压力为0.1atm、生长温度650℃、生长速度1～3μm/hr。作为原料的载流子气体，能使用高纯度氢。
对于缓冲层220，作为载流子阱可以添加氧原子，在使缓冲层220外延生长的期间，通过对反应炉导入在氢或惰性气体混合了被稀释的氧气得到的气体而被添加氧原子。可以通过使用有机金属原料中包含的氧化合物，对缓冲层220添加氧原子。作为氧化合物还能够通过另外添加乙醚类等而添加氧原子。因为通过对缓冲层220添加氧原子，而形成深的阱能级，以阻碍载流子的经过，所以缓冲层220的电阻升高，能够防止漏电流。
在基底基板210，通过使比如含有Al组成不同的AlGaAs的下部缓冲层222及上部缓冲层224依次外延生长，可以形成缓冲层220。通过在下部缓冲层222添加比上部缓冲层224多的Al，而能够使缓冲层220里面具有更宽广的能带隙。其结果是，能通过所产生的能垒阻止载流子向基底基板210移动，抑制漏电流的发生。通过调整三甲基铝(TMA)的流量，能控制Al的添加量。
在设置空穴注入电极230及空穴捕获电极232的步骤S130中，与上部缓冲层224相接触地形成空穴注入电极230及空穴捕获电极232。作为电极的形成方法，如可采用溅射法、化学气相生长法等(Chamical VaporDeposition，称CVD法)。比如，首先通过光刻法，形成在形成空穴注入电极230的位置处设置了开口的抗蚀剂掩模。接下来，通过溅射法堆积AuZn之后，通过抗蚀剂掩膜的剥离，能够形成空穴注入电极230。
空穴注入电极230及空穴捕获电极232，比如，是以间距(电极间的距离)5μm形成的长度0.2mm、宽度0.1mm的矩形状的多个电极。空穴注入电极230及空穴捕获电极232，也可以是直径0.06mm的圆形电极和在圆形电极外周部每隔5μm左右的间隙形成的包围圆形电极的环状电极。
设置空穴注入电极230及空穴捕获电极232的步骤S130可以包含在上部缓冲层224表面配置了含有在P型3-5族化合物半导体中构成受体杂质的元素的材料之后进行加热的步骤。比如，对形成在上部缓冲层224表面的空穴注入电极230的部位，离子注入在P型3-5族化合物半导体中构成受体杂质的Zn、Mg或Be之后形成空穴注入电极230，并加热。因为在离子注入之后进行加热，空穴注入电极230的材料在上部缓冲层224中扩散，空穴注入电极230和上部缓冲层224之间的电阻变小。
在测量电流或电压的步骤S220中，让空穴注入电极230及空穴捕获电极232，各自接触测量装置240的2个测量探针248。其次，一边使由直流电压源246施加的电压变化，一边用电流计244测量电流。能够通过一边使直流电压源246的输入施加电压变化、一边测量电流值，从而可以测量基于2个电极之间的空穴的移动的电流电压特性。作为测量条件的一个例子，在场强为0至0.1MV/cm的范围内，可以按照0.1kv/cm的梯级施加电压，测量各梯级的电流值。
图3是测量电流或电压的结果得到的电流电压特性的一个例子。如果使输入电压增加，则电流增加。因此，能将电压V1时的电流定义为漏电流I1。比如，如果能将施加电压为10.0(v)时流动的电流值作为漏电流的大小。也可以将漏电流Il低于预先规定的值的半导体基板200作为合格品，将漏电流Il高于预先规定的值的半导体基板200作为次品，以此来评价半导体基板200的质量。
若进一步使电压增加，则电流急剧地增加。能将电流剧增的电压定义为绝缘击穿电压VB。比如，能把电流变为1.0×10-5(A)时的电压设定为绝缘击穿电压。也可以将绝缘击穿电压VB低于预先规定的值的半导体基板200作为合格品，将绝缘击穿电压VB高于预先规定的值的半导体基板200作为次品，以此来评价半导体基板200的质量。
图4表示半导体基板200、测量装置240和测量装置540的一个例子。图1所示的构成之外，在图4所示的实施方式中，半导体基板200还设置由电子注入电极530及电子捕获电极532组成的一对电极。在同样的半导体基板200，设置将空穴注入缓冲层220的空穴注入电极230及空穴捕获电极232，以及把电子注入缓冲层220的电子注入电极530及电子捕获电极532，而得以同时测量空穴的移动所致的电流电压特性和电子的移动所致的电流电子特性。
电子注入电极530包含被施加电场时马上向缓冲层220注入电子的材料。电子捕获电极532包含被施加电场时立即从缓冲层220收集电子的材料。电子注入电极530包含对N型3-5族化合物半导体注入电子的材料。电子注入电极530及电子捕获电极532，可以按照与缓冲层220相接触的方式形成多个。作为电子注入电极530及电子捕获电极532，能例示AuGe/Ni/Au电极。
测量装置540具有开关542、电流计544、直流电压源546和一对测量探针548。在测量电流电压特性时，使测量探针548接触电子注入电极530及电子捕获电极532，从直流电压源546将电压施加到电子注入电极530及电子捕获电极532间。一边让所施加的电压变化一边用电流计544测量电流，测量由于电子的移动所致的电流电压特性。
图5是表示图4所示的半导体基板200的漏电流或绝缘击穿电压的测量方法的流程图。本实施方式的测量方法，除了图2所示的实施方式中的各步骤之外又加上在缓冲层220设置含有由被施加电场时马上对缓冲层220注入电子的材料组成的电子注入电极的电子注入电极530及电子捕获电极532的步骤S440；测量在对电子注入电极530及电子捕获电极532施加电压或电流时在电子注入电极530及电子捕获电极532中流动的电流和电子注入电极530及测量电子捕获电极532间的电压的步骤S460；和基于该电流或电压，测量由于在半导体基板200中的电子的移动所致的漏电流或绝缘击穿电压的步骤S480。
在设置电子注入电极530及电子捕获电极532的步骤S440中，在将含有在N型3-5族化合物半导体中变成施主杂质的元素的材料配置在缓冲层220表面之后，加热半导体基板200。比如，在缓冲层220的表面中的形成电子注入电极530及电子捕获电极532的部位，离子注入在N型3-5族化合物半导体中变成施主杂质的Si之后，形成电子注入电极530及电子捕获电极532，加热半导体基板200。通过离子注入之后加热，电子注入电极530及电子捕获电极532和缓冲层220之间的电阻变小。图5流程图中，该步骤S440位于步骤S130之后，不过，步骤S440也可以在步骤S130之前，也可以和步骤S130同时进行。
测量电子注入电极530及电子捕获电极532中流动的电流和电子注入电极530及电子捕获电极532间的电压的步骤S460中，让测量装置540的2个测量探针548接触所形成的多个电子注入电极530及电子捕获电极532。接下来，一边使由直流电压源546施加的电压变化，一边用电流计544测量电流。
通过一边使直流电压源546的施加电压变化，一边测量电流值，从而能测量由于2个电极间的电子的移动所致的电流电压特性。作为测量条件的一个例子，在电场强度从0到0.1MV/cm的范围内，可以按0.1kv/cm的梯级施加电压，测量各梯级的电流值。图5的流程图中，步骤S460的测量，是在步骤S150测量后，不过，也可以在步骤S150之前进行，还可以和步骤S150的测量同时进行。
在测量由于电子的移动所致的漏电流或绝缘击穿电压的步骤S480中，根据在测量电流或电压的步骤S460得到的电流电压特性，测量在半导体基板200中的电子的移动所致的漏电流或绝缘击穿电压。图5的流程图中，步骤S480位于步骤S170之后，不过，步骤S480，可以位于步骤S170之前，也可以与S170同时进行。
在测量电子的移动所致的漏电流或绝缘击穿电压的步骤S480中，如测量图3表示的空穴时的电流电压特性那样，可以根据VB的值，判断半导体基板200的耐绝缘击穿的能力。另外，可以根据恒定电压Vl下的漏电流Il的大小来判断半导体基板200的漏电流。也可以将漏电流Il低于规定值的半导体基板200作为合格品，将漏电流Il高于规定值的半导体基板200作为次品，以此进行半导体基板200的质量评价。
图6表示多层半导体基板700的漏电流或绝缘击穿电压的测量方法的流程图。图7表示多层半导体基板700及测量装置240的一个例子。在本实施方式中，测量半导体基板200上面形成了多层半导体层760的多层半导体基板700的漏电流或绝缘击穿电压。多层半导体基板700，按顺序具有基底基板210、缓冲层220和多层半导体层760。
多层半导体层760包含半导体层762、半导体层764和半导体层766。多层半导体层760是能形成场效应晶体管(Field Effect Transistor，又称「FET」)的多层半导体层。比如，多层半导体层760是能形成场效应晶体管的一个例子的高电子移动度晶体管(High Electron Mobility Transistor，有时称「HEMT」)的多层半导体层。半导体层764是形成基于2维载流子气体的载流子通道的通道层。半导体层762及半导体层766是对半导体层764供给载流子的载流子供给层。
多层半导体层760，不限定于图7所示的三层构造，也可以是二层，还可以由更多的层构成。多层半导体层760的各层，在半导体基板200上面被依次外延形成。作为外延生长法，能例示MOCVD法、MBE法。
如图6所示，本实施方式的测量方法包括：准备多层半导体基板700的步骤S610；除去多层半导体层760的步骤S620；设置空穴注入电极730及空穴捕获电极732的步骤S630；测量空穴注入电极730及空穴捕获电极732间的电流电压特性的步骤S640；及测量空穴的移动所致的漏电流或绝缘击穿电压的步骤S650。以下，使用图7的例子，说明本实施方式的测量方法。其中，省略关于与图1实施方式重复的内容的说明。
在准备多层半导体基板700的步骤S610中，准备多层半导体基板700。多层半导体基板700，比如是已经在半导体基板200上面形成了多层半导体层760的多层半导体基板。
在除去多层半导体层760的步骤S620中，通过蚀刻法等方法，除去多层半导体基板700的多层半导体层760的至少一部分，露出缓冲层220的至少一部分表面。优选除去多层半导体层760的全部，露出缓冲层220表面的全部。
除去多层半导体层760的一部分时，通过光刻法，在多层半导体层760表面，形成在预定除去的部分设置开口的抗蚀剂掩膜。此后，可以用磷酸等进行蚀刻来除去掩模的开口部的多层半导体层760，露出缓冲层表面。图7，表示除去了多层半导体基板700的右侧一部分的多层半导体层760的情况。
设置空穴注入电极730及空穴捕获电极732的步骤S130中，与露出的缓冲层220相接触地设置空穴注入电极730及空穴捕获电极732。空穴注入电极730含有被施加电场时马上对缓冲层220注入空穴的材料。空穴捕获电极732含有被施加电场时马上从缓冲层220捕获空穴的材料。形成空穴注入电极730及空穴捕获电极732的方法，可以是和形成空穴注入电极230及空穴捕获电极232同样的方法。通过和图2所示的方法同样的方法，用空穴注入电极730及空穴捕获电极732，测量多层半导体基板700的空穴的移动所致的漏电流或绝缘击穿电压。
图8是多层半导体基板700及测量装置540的一个例子。在本实施方式中，在除去多层半导体基板700的一部分的多层半导体层760后，在被露出的缓冲层220的表面形成电子注入电极530及电子捕获电极532。此后，用测量装置540测量电子注入电极530及由于电子捕获电极532间的电子的移动所致的电流电压特性。
在本测量方法中，实施：准备图6表示的多层半导体基板700的步骤S610；除去多层半导体层760的步骤S620；设置图5表示的多个电子注入电极530及电子捕获电极532的步骤S440；测量电子注入电极530及电子捕获电极532间的电流或电压的步骤S460；以及电子的移动造成的漏电流或绝缘击穿电压的步骤S480。
在除去多层半导体层760的步骤S620中，除去多层半导体层760的一部分，露出缓冲层220的一部分表面。在设置图5所示的电子注入电极530及电子捕获电极532的步骤S440中，与露出的缓冲层220相接触地形成电子注入电极530及电子捕获电极532。
在测量电子注入电极530及电子捕获电极532间的电流或测量电压的步骤S460中，测量电子注入电极530及电子捕获电极532间的电流电压特性。最后，在测量电子的移动所致的漏电流或绝缘击穿电压的步骤S480中，根据所测量的电流电压特性，测量由于在多层半导体基板700中的电子的移动所致的漏电流或绝缘击穿电压。
图9表示多层半导体基板700、测量装置240和测量装置540的一个例子。在本实施方式中，在通过除去多层半导体基板700的一部分多层半导体层760而露出的缓冲层220表面上设置空穴注入电极230、空穴捕获电极232、电子注入电极530、和电子捕获电极532。用这些电极，测量多层半导体基板700漏电流或绝缘击穿电压。
对同样的多层半导体基板700，设置空穴注入电极230、空穴捕获电极232、电子注入电极530、和电子捕获电极532，可以同时测量基于空穴的移动的电流电压特性和基于电子的移动的电流电子特性。
在以上说明的实施方式中，作为电流电压特性的测量方法，采用让2个测量探针接触一对电极而进行测量的2端子测量法的例子进行了说明。作为测量电流电压特性的方法，还可以采用4端子测量法。作为4端子测量法，能例示直线排列4端子测量法与Van Der Pauw法(范德堡法)。
图10是半导体基板200及测量装置1050的一个例子。测量装置1050，能根据直线排列4端子测量法测量半导体基板200漏电流或绝缘击穿电压。在图10所示的构成中，在半导体基板200的缓冲层220表面设置4个电极1030，用测量装置1050测量半导体基板200的漏电流。测量装置1050具有开关1052、直流电流源1054、电压计1056和4个测量探针1058。
在测量空穴的移动所致的漏电流或测量绝缘击穿电压时，电极1030是空穴注入电极。在测量电子的移动所致的漏电流或测量绝缘击穿电压时，电极1030是电子注入电极。作为测量方法的一个例子，在外侧的2个电极1030间由直流电流源1054输入一定的电流，用电压计1056，测量内侧的2个电极1030间的电压。根据所测量的结果，能测量内侧的2个电极1030间的电阻。根据测得的电阻值，能评价半导体基板200的漏电流。
在前述的各实施方式中的2端子测量法，被4端子测量法替换。另外，在前述的各实施方式中，在半导体基板200或多层半导体基板700，均形成2端子测量用电极及4端子测量用电极，可以同时实行2端子测量及4端子测量。可以设置2端子测量用电极及4端子测量用电极兼用的电极。
在分别通过2端子测量法及4端子测量法测量半导体基板200或多层半导体基板700的电气特性时，可以在各自的测量中测量由于空穴的移动所致的电流电压特性。再有，在各自的测量中也可以测量由于电子的移动所致的电流电压特性。还有，在任意一方面的测量中测量由于空穴的移动所致的电流电压特性，在另一方的测量中可以测量由于电子的移动所致的电流电压特性。
【符号的说明】
200-半导体基板，210-基底基板，220-缓冲层，222-下部缓冲层，224-上部缓冲层，230-空穴注入电极，232-空穴捕获电极，240-测量装置，242-开关，244-电流计，246-直流电压源，248-测量探针，530-电子注入电极，532-电子捕获电极，540-测量装置，542-开关，544-电流计，546-直流电压源，548-测量探针，700-多层半导体基板，730-空穴注入电极，732-空穴捕获电极，760-多层半导体层，762-半导体层，764-半导体层，766-半导体层，1030-电极，1050-测量装置，1052-开关，1054-直流电流源，1056-电压计，1058-测量探针。

Claims (13)

1.一种测量方法，是用于测量具有基底基板和在所述基底基板上设置的缓冲层的半导体基板中的漏电流或绝缘击穿电压的测量方法，具有：
在所述缓冲层设置含有由被施加电场时在所述缓冲层注入空穴的材料组成的空穴注入电极的多个电极的步骤；
测量对从所述多个电极选择出的含有至少一个所述空穴注入电极的第1一对电极施加了电压或电流时在所述第1一对电极中流动的电流或所述第1一对电极间的电压的步骤；以及
根据在所述第1一对电极中流动的电流或所述第1一对电极间的电压，测量所述半导体基板中的空穴的移动所致的漏电流或绝缘击穿电压的步骤。
2.根据权利要求1所述的测量方法，其中，还具有：
在所述缓冲层设置包含电子注入电极的多个电极的步骤，该电子注入电极是由当被施加电场时注入电子到所述缓冲层的材料构成的电子注入电极；
测量对从所述多个电极选择出的含有至少一个所述电子注入电极的第2一对电极施加了电压或电流时在所述第2一对电极中流动的电流或所述第2一对电极间的电压的步骤；以及
根据在所述第2一对电极中流动的电流或所述第2一对电极间的电压，测量所述半导体基板中的电子的移动所致的漏电流或绝缘击穿电压的步骤。
3.根据权利要求1所述的测量方法，其中，
在测量空穴的移动所致的漏电流或绝缘击穿电压的步骤中，将预先规定了大小的电流在所述第1一对电极上流动时的所述第1一对电极中的各电极间的电压，设为空穴的移动所致的所述绝缘击穿电压。
4.根据权利要求1所述的测量方法，其中，
在测量空穴的移动所致的漏电流或绝缘击穿电压的步骤中，在所述第1一对电极间的电压为预先规定的大小时，将在所述第1一对电极中流动的电流的大小设为所述漏电流。
5.根据权利要求2所述的测量方法，其中，
所述空穴注入电极对P型3-5族化合物半导体注入空穴，所述电子注入电极对N型3-5族化合物半导体注入电子。
6.根据权利要求1所述的测量方法，其中，
所述半导体基板具有在所述缓冲层上形成场效应晶体管的多层半导体层。
7.根据权利要求6所述的测量方法，其中，
还具有将所述多层半导体层的至少一部分除去，使所述缓冲层的至少一部分表面露出的步骤，
在设置含有所述空穴注入电极的多个电极的步骤中，在所述露出的所述缓冲层设置含有所述空穴注入电极的多个电极。
8.根据权利要求7所述的测量方法，其中，还具有：
在所述露出的所述缓冲层设置包含电子注入电极的多个电极的步骤，该电子注入电极由在被施加电场时对所述缓冲层注入电子的材料构成；
测量对从所述多个电极选择出的含有至少一个所述电子注入电极的第2一对电极之间施加电压或电流时在所述第2一对电极中流动的电流或所述第2一对电极间的电压的步骤；以及
根据所述第2一对电极中流动的电流或所述第2一对电极间的电压，测量所述半导体基板中电子的移动所致的漏电流或绝缘击穿电压的步骤。
9.根据权利要求1所述的测量方法，其中，
在设置含有所述空穴注入电极的多个电极的步骤中，将含有以在所述缓冲层中成为受体杂质的原子作为构成要素的单体或化合物的材料配置在所述缓冲层表面之后，将所述缓冲层加热。
10.根据权利要求2所述的测量方法，其中，
在设置含有所述电子注入电极的多个电极的步骤中，将含有以在所述缓冲层中成为施主杂质的原子作为构成要素的单体或化合物的材料配置在所述缓冲层表面之后，加热所述缓冲层。
11.根据权利要求1所述的测量方法，其中，
在测量所述第1一对电极中流动的电流或所述第1一对电极间的电压的步骤中，对所述第1一对电极之间施加直流电压或直流电流。
12.根据权利要求1所述的测量方法，其中，
所述空穴注入电极包含AuZn、AuNi、AuCr、Ti/Pt/Au、Ti/WSi中的至少一种。
13.一种测量方法，是测量半导体基板中的漏电流或绝缘击穿电压的测量方法，
该半导体基板具有基底基板、在所述基底基板上设置的含N型3-5族化合物半导体的缓冲层、以及被设置在所述缓冲层上且形成场效应晶体管的多层半导体层，该方法具有：
将所述多层半导体层的至少一部分除去，而使所述缓冲层的至少一部分表面露出的步骤；
在所述缓冲层设置含有由被施加电场时对所述N型3-5族化合物半导体注入电子的材料构成的电子注入电极的多个电极的步骤；
测量对从所述多个电极选择出的含有至少一个所述电子注入电极的一对电极之间施加电压或电流时在所述一对电极中流动的电流或所述一对电极间的电压的步骤；以及
基于所述一对电极中流动的电流或所述一对电极间的电压，测量所述半导体基板中的电子的移动所致的漏电流或绝缘击穿电压的步骤。
CN2010800164868A 2009-04-15 2010-04-13 半导体基板的电气特性的测量方法 Pending CN102396059A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-099406 2009-04-15
JP2009099406 2009-04-15
PCT/JP2010/002659 WO2010119666A1 (ja) 2009-04-15 2010-04-13 半導体基板の電気的特性の測定方法

Publications (1)

Publication Number Publication Date
CN102396059A true CN102396059A (zh) 2012-03-28

Family

ID=42982340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800164868A Pending CN102396059A (zh) 2009-04-15 2010-04-13 半导体基板的电气特性的测量方法

Country Status (6)

Country Link
US (1) US8610450B2 (zh)
JP (1) JP5555036B2 (zh)
KR (1) KR20120027124A (zh)
CN (1) CN102396059A (zh)
TW (1) TWI456214B (zh)
WO (1) WO2010119666A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409966A (zh) * 2015-07-30 2017-02-15 三菱电机株式会社 半导体受光元件
CN112466769A (zh) * 2020-11-20 2021-03-09 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法
CN113325220A (zh) * 2021-06-29 2021-08-31 三峡大学 基于电场几何效应的微电流检测器件及微电流测量方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369597B (zh) * 2009-04-07 2014-04-09 住友化学株式会社 半导体基板、半导体基板的制造方法、和电子器件
KR102043179B1 (ko) * 2013-02-18 2019-11-12 삼성디스플레이 주식회사 배리어 막의 결함 검출 방법 및 배리어 막의 결함 검출 장치
US10768206B2 (en) * 2015-06-24 2020-09-08 Integrated Technology Corporation Loop-back probe test and verification method
JP6625372B2 (ja) * 2015-08-27 2019-12-25 株式会社デンソーテン 入力装置および車載装置
CN105445638B (zh) * 2015-11-18 2018-05-01 武汉理工大学 一种探测雪崩效应的原位装置及其探测方法
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
US10634713B2 (en) 2018-02-22 2020-04-28 Piecemakers Technology, Inc. Method for testing semiconductor die pad untouched by probe and related test circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007320A (ja) * 1999-06-25 2001-01-12 Japan Energy Corp エピタキシャル成長化合物半導体ウェーハ及び半導体装置
JP2006179861A (ja) * 2004-11-26 2006-07-06 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164547A (en) * 1980-05-21 1981-12-17 Fujitsu Ltd Semiconductor measurement
JP2705703B2 (ja) * 1989-03-15 1998-01-28 住友電気工業株式会社 バッファー層の電気的特性評価方法
JP2803157B2 (ja) * 1989-05-16 1998-09-24 日本電気株式会社 発光ダイオードの製造方法
TW364238B (en) * 1995-06-08 1999-07-11 Matsushita Electric Ind Co Ltd Semiconductor device containing an adjustable voltage generator
JPH09115976A (ja) * 1995-10-20 1997-05-02 Ishikawajima Harima Heavy Ind Co Ltd 半導体の広がり抵抗測定法
JPH11135585A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd 半導体装置
JP3414262B2 (ja) * 1998-06-03 2003-06-09 日立電線株式会社 化合物半導体エピタキシャルウェハ及び化合物半導体装置
US6525544B1 (en) * 1999-06-15 2003-02-25 Matsushita Electric Industrial Co., Ltd. Method for predicting lifetime of insulating film and method for reliability testing of semiconductor device
JP2001274211A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 抵抗率測定方法
JP2002026101A (ja) * 2000-07-04 2002-01-25 Hitachi Cable Ltd 半導体評価用素子
JP2003318238A (ja) * 2002-02-20 2003-11-07 Sumitomo Electric Ind Ltd 化合物半導体用電極の形成方法と化合物半導体の電気的特性の測定方法
US7037807B1 (en) * 2003-12-24 2006-05-02 The Board Of Trustees Of The Leland Stanford Junior University Electric field induced spin-polarized current
US7956608B1 (en) * 2005-06-27 2011-06-07 Northwestern University Method of using group III-V ferromagnetic/non-magnetic semiconductor heterojunctions and magnetodiodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007320A (ja) * 1999-06-25 2001-01-12 Japan Energy Corp エピタキシャル成長化合物半導体ウェーハ及び半導体装置
JP2006179861A (ja) * 2004-11-26 2006-07-06 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409966A (zh) * 2015-07-30 2017-02-15 三菱电机株式会社 半导体受光元件
US10079324B2 (en) 2015-07-30 2018-09-18 Mitsubishi Electric Corporation Semiconductor light-receiving device
CN106409966B (zh) * 2015-07-30 2018-12-18 三菱电机株式会社 半导体受光元件
CN112466769A (zh) * 2020-11-20 2021-03-09 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法
CN112466769B (zh) * 2020-11-20 2024-01-30 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法
CN113325220A (zh) * 2021-06-29 2021-08-31 三峡大学 基于电场几何效应的微电流检测器件及微电流测量方法

Also Published As

Publication number Publication date
TW201043979A (en) 2010-12-16
KR20120027124A (ko) 2012-03-21
JP5555036B2 (ja) 2014-07-23
TWI456214B (zh) 2014-10-11
US8610450B2 (en) 2013-12-17
US20120032699A1 (en) 2012-02-09
JP2010267956A (ja) 2010-11-25
WO2010119666A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
CN102396059A (zh) 半导体基板的电气特性的测量方法
CN101952937B (zh) 半导体基板、半导体基板的制造方法及电子装置
US4897710A (en) Semiconductor device
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
EP3035374B1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
KR101657327B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
KR101321660B1 (ko) 횡방향을 전류 도통 방향으로 하는 전자 디바이스용 에피택셜 기판 및 그 제조방법
EP2259287A1 (en) Epitaxial substrate for semiconductor element, semiconductor element, and process for producing epitaxial substrate for semiconductor element
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
Shih et al. Contact resistances of Au Ge Ni, Au Zn and Al to III–V compounds
CN102171789A (zh) 半导体基板，电子器件，以及半导体基板的制造方法
CN102792430A (zh) 半导体基板、半导体基板的制造方法、电子器件、以及电子器件的制造方法
KR102232558B1 (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR20010110115A (ko) 에피택셜 기판의 제조방법
TW509981B (en) MOCVD-grown Emode HIGFET buffer
Look et al. Semi‐insulating nature of gas source molecular beam epitaxial InGaP grown at very low temperatures
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
US20120068224A1 (en) Method of producing semiconductor wafer, and semiconductor wafer
KR101523984B1 (ko) 공핍영역을 구비한 화합물반도체 소자
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
CN118099135A (zh) 一种非绝缘衬底上分子束外延薄膜霍尔测试结构
KR101543602B1 (ko) 공핍영역을 구비한 소자 제작 공정
Marks III-V Bismides as a new Heterojunction Material System for Electronic Devices
JPH10112444A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120328