CN102349150B - 具有导电性馈通部的半导体基底基座 - Google Patents

具有导电性馈通部的半导体基底基座 Download PDF

Info

Publication number
CN102349150B
CN102349150B CN2010800119877A CN201080011987A CN102349150B CN 102349150 B CN102349150 B CN 102349150B CN 2010800119877 A CN2010800119877 A CN 2010800119877A CN 201080011987 A CN201080011987 A CN 201080011987A CN 102349150 B CN102349150 B CN 102349150B
Authority
CN
China
Prior art keywords
groove
sidewall
pedestal
interlayer hole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010800119877A
Other languages
English (en)
Other versions
CN102349150A (zh
Inventor
里欧·雪夫
约翰·尼可拉斯·雪菲德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102349150A publication Critical patent/CN102349150A/zh
Application granted granted Critical
Publication of CN102349150B publication Critical patent/CN102349150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种供微型元件用的基座包括一半导体基板，其具有限定在基板的一前侧的一凹槽，用于安装微型元件。基座也包括位于凹槽的一底部的一硅薄膜部，以及与凹槽的侧壁相邻的较厚框架部。基板包括一导电性馈通连接部，其从基板的一背侧至少局部地延伸通过较厚硅框架部。在馈通连接部与位于凹槽的一表面上的一导电层之间的电性接触至少局部是通过凹槽的一侧壁而实现的。

Description

具有导电性馈通部的半导体基底基座
技术领域
本发明涉及具有导电性馈通部(electrically conductive feed-through)的半导体基底基座(semiconductor-based submount)。
背景技术
某些半导体装置的操作相对低效并会在正常操作期间产生热。这限制了可使用的封装材料。此材料较佳应具有高热传导系数以及可与半导体装置本身匹敌的热膨胀特性。在最近的发展中，因为硅的热特性与成熟的硅处理能力，所以硅被使用作为一种封装材料。封装的整体大小应尽可能地小，以避免相对于半导体装置本身的成本具有高成本。不幸的是，对于导电性馈通部存在于封装的平面与平行表面的情况，需要额外的区域。结果造成整体封装变的更大，且成本大幅高于半导体装置的成本。
随着消费电子产品的特性与能力(capability)的成长，对在较小的空间中装入更多微型元件(例如电路元件、集成电路裸片、发光二极管(LED)、热敏电阻、二极管、整流器、温度传感器以及LED驱动器)的需求日益增加。一般而言，印刷电路板(PCB)的尺寸由消费电子产品的大小与在产品内可利用的空间所决定。举例而言，在例如移动电话或其他手提产品的某些消费电子设备中，被装配在PCB上的微型元件(例如，安装于PCB的两侧的微型元件)的高度限制为大约1毫米(mm)，被装配的PCB的典型高度为1.5mm(PCB的典型高度为500微米(μm)，而微型元件的典型高度为500μm)。因此，不是必须缩小被装配的PCB的大小，就是必须减少特性与能力，用以将被装配的微型元件装入受限的可利用的空间中。此外，也需要考虑微型元件的热性能。
发明内容
本发明的各种实施形式提出于权利要求中。
本发明披露供微型元件用的基座的不同实施例。于一实施形式中，基座包括一半导体基板，此半导体基板具有限定在基板的一前侧的一凹槽，用于安装微型元件。基板包括位于凹槽的一底部的一硅薄膜部，以及与凹槽的侧壁相邻的较厚框架部。基座也包括一导电性馈通连接部，其从基板的一背侧至少局部地延伸通过较厚硅框架部。在馈通连接部与凹槽的一表面上的导电层之间的电性接触至少局部是通过凹槽的一侧壁而实现的。
一个或多个实施例的细节提出于附图与以下的说明中。本发明也披露制造方法。
本发明的其他特征与优点将从说明书与附图以及从权利要求中可清楚获得理解。
附图说明
图1为例示半导体基底基座的剖面图。
图2为例示半导体基底基座的局部视图。
图3为例示半导体基底基座的局部视图。
图4为例示半导体基底基座的局部视图。
图5A为例示半导体基底基座的俯视图。
图5B为显示于图5A的例示半导体基底基座的剖面图。
图5C为显示于图5B的例示半导体基底基座的局部放大图。
图5D为显示于图5A的例示半导体基底基座的局部放大图。
图6为显示用以制造半导体基底基座的例示工艺的流程图。
图7为半导体晶片的图例。
图8为例示半导体基底基座的局部视图。
图9为例示半导体基底基座的局部视图。
图10为例示半导体基底基座的局部视图。
图11为例示半导体基底基座的局部视图。
图12为例示半导体基底基座的局部视图。
图13为显示用以制造半导体基底基座的例示工艺的流程图。
具体实施方式
图1显示一例示半导体基底基座100的剖面图。基座100包括一基板，其具有一凹槽104、一薄膜部105、侧壁106及一框架部107。基座100也包括一微型元件108，一裸片附着焊垫110、凹槽涂覆金属(metallization)112、介层洞(via)113、馈通涂覆金属114、焊料凸块116及焊线118。可增加或减少基座100的物理尺寸(例如高度与宽度)，以顺应具有不同大小及/或形状的微型元件108。于一特定例子中，基座100具有650μm的高度与2500μm的宽度。
基座100可由硅或其他半导体晶片所形成。凹槽104譬如借由例如湿蚀刻工艺(例如，氢氧化钾(″KOH″)蚀刻)或干蚀刻工艺(例如，博世(Bosch)工艺蚀刻)的蚀刻工艺而形成于基板中。也可使用其他工艺来形成凹槽104。凹槽104被设计成用以收纳微型元件108。凹槽104的物理尺寸可增加或减少以顺应(accommodate)不同尺寸的微型元件108或不同应用。此外，凹槽104的尺寸可增加或减少以顺应多个微型元件108。
薄膜部105位于凹槽104的底部，并可以是相对薄的半导体材料(例如硅)层，其被集成于比薄膜部105来得厚的框架部107。于一特定例子中，框架部107为650μm厚，而薄膜部105具有150μm的厚度。薄膜部105与框架部107两者由相同材料所构成。
凹槽104的侧壁106可倾斜(angled)、实质上垂直，倾斜与实质上垂直的组合、或其他形状。于此实施例中，侧壁106是斜向的，并导致凹槽104具有类似于梯形的剖面形状。侧壁106的形状可随着基座100或设置于凹槽中的微型元件108的预期用途而改变。举例而言，在某些实施例中，侧壁106实质上垂直并导致凹槽104具有类似于矩形的剖面形状。参见图3。在其他实施例中，侧壁106具有圆的抛物面的形状。
凹槽涂覆金属112可被设置于凹槽104的内表面上。例如铬、钛、金、铜、镍、铝与银的金属沉积于凹槽104内表面的预定部分上。举例而言，金属可被沉积于侧壁106表面的预定部分与薄膜部105的上表面部分(也即，薄膜部105的装置侧)上。在某些实施例中，金属选择性地沉积于薄膜部105上以于薄膜部105的上表面上形成接触焊垫(例如，电性连接至微型元件108或凹槽涂覆金属112的阴极与阳极焊垫)与裸片附着焊垫110。如图1所示，凹槽涂覆金属112覆盖部分的侧壁106与部分的薄膜部105上表面。凹槽涂覆金属112经由侧壁106及/或薄膜部105上表面的孔形成与馈通涂覆金属114的电性连接。
微型元件108可以是任何种类的微型元件。举例而言，微型元件108可以是电路元件(例如电阻或电容器)、集成电路裸片、LED、LED驱动器、光电元件(例如红外线收发器)或微机电系统电路(MEMS)。微型元件108安装于裸片附着焊垫110。微型元件108可使用粘接接合工艺或例如金-锡(AuSn)接合工艺的某些其他安装工艺而被安装于裸片附着焊垫110。微型元件108经由从微型元件108连接的焊线118而电性连接至凹槽涂覆金属112、裸片附着焊垫110及/或馈通涂覆金属114。于某些实施例中，裸片附着焊垫110可作为电性接地电极或阳极焊垫，并被连接至凹槽涂覆金属112。于其他实施例中，微型元件108借由倒装芯片接合(flip-chip bonding)而电性连接至凹槽涂覆金属112、裸片附着焊垫110及/或馈通涂覆金属114。
基座100也包含一个或多个具有馈通涂覆金属114的介层洞113。介层洞113可使用湿蚀刻工艺、干蚀刻工艺、湿蚀刻与干蚀刻工艺的组合或其他蚀刻技术来形成。介层洞113的形状取决于用于形成介层洞113的蚀刻的种类。举例而言，于图1的例子中的介层洞113借由KOH蚀刻工艺(也即，湿蚀刻工艺)而形成。所形成的介层洞113贯通侧壁106。于某些实施例中，所形成的介层洞113贯通侧壁106且整体贯通薄膜部105。通过侧壁106所形成的孔连接在馈通涂覆金属114与微型元件108或凹槽涂覆金属112之间。
馈通涂覆金属114至少局部地延伸通过框架部107到达基座100的表面安装装置(SMD)侧120。在某些情况下，馈通涂覆金属114只延伸通过框架部107(参见图12)。如图1的例子所示，馈通涂覆金属114经由侧壁106中的孔而电性连接至凹槽涂覆金属112。于某些实施例中，馈通涂覆金属114经由侧壁106中与薄膜部105上表面中的孔而电性连接至凹槽涂覆金属112。此外，于显示的实施例中，馈通涂覆金属114沿着薄膜部105与框架部107的SMD侧120延伸，并电性连接至装设至基座100的SMD侧120的焊料凸块116。于某些实施例中，馈通涂覆金属114只延伸在框架部107之下，且不延伸在薄膜部105之下。
图2为半导体基底基座200的另一例子的局部剖面图。凹槽204可借由使用形成倾斜的侧壁206的湿蚀刻工艺(例如，KOH蚀刻)而形成。薄膜部205与框架部207可由硅或另一种半导体所形成。显示于薄膜205的右侧的锯齿状的线表示只有显示薄膜205与基座200的一部分，因此，此基座可更进一步延伸。介层洞213借由使用湿蚀刻工艺而形成，并被安置成使介层洞213与凹槽204的侧壁彼此偏置。举例而言，如图2的剖面图所示，介层洞213被形成以使介层洞213的最右边的侧壁不对准于侧壁206，且被安置到侧壁206的右侧。介层洞213贯通侧壁206与薄膜205两者。馈通涂覆金属214覆盖介层洞213的表面以及部分的薄膜205与框架207的SMD侧220表面。凹槽涂覆金属212覆盖部分的侧壁206与部分的薄膜205。馈通涂覆金属214经由侧壁206与薄膜205中的孔而电性连接至凹槽涂覆金属212。
图3为另一例的半导体基底基座300的局部剖面图。在基座300中的凹槽304可借由形成实质上垂直的侧壁306的干蚀刻工艺而形成。举例而言，可使用博世工艺蚀刻以形成凹槽304。如图3所示，介层洞313借由使用湿蚀刻工艺而形成，并具有类似于尖锐鳍片(shark fin)的剖面轮廓。介层洞313形成为贯通侧壁306并于侧壁306中形成孔。馈通涂覆金属314覆盖介层洞313的表面以及部分的薄膜305与框架307的SMD侧320表面。馈通涂覆金属314经由侧壁306中的孔而电性连接至凹槽涂覆金属312。凹槽涂覆金属312覆盖部分的侧壁306与部分的薄膜305的上表面。于某些实施例中，介层洞313贯通薄膜305与侧壁306两者。
图4为又另一例的半导体基底基座400的局部剖面图。基座400的凹槽404可借由形成实质上垂直的侧壁406的干蚀刻工艺而形成。介层洞413使用类似于用以建构凹槽404的干蚀刻工艺的干蚀刻工艺而形成，并具有实质上垂直的侧壁。介层洞413贯通侧壁406与薄膜405。馈通涂覆金属414覆盖介层洞413的表面以及部分的薄膜405与框架407的SMD侧420表面。馈通涂覆金属414经由侧壁406与薄膜405中的孔而电性连接至凹槽涂覆金属412。
于某些实施例中，馈通涂覆金属整体延伸通过框架部。举例而言，图12的基座1200包含介层洞1213，介层洞1213从基座1200的SMD侧1220延伸并通过框架部1207。馈通涂覆金属1214电性连接至凹槽涂覆金属1212。
图5A为硅基底基座500的俯视图。如图5A所示，凹槽504的侧壁506呈斜向。侧壁506开始于框架507的上端并终止于薄膜505的上表面。凹槽504包含凹槽涂覆金属512，其被构造成用以覆盖馈通涂覆金属514、一裸片附着焊垫510及焊线焊垫521。基座500也包含非导电隔离区域，例如SiO2，用以分离裸片附着焊垫510与焊线焊垫521。
基座500的例示尺寸显示于图5A。不同的尺寸可能适合于其他实施例。如图5A所示，基座500具有正方形形状，其边长为2500μm。薄膜505也为正方形并具有大约1473μm的边长。凹槽504上端的宽度为2180μm。
图5B为基座500的倒置剖面图。如图5B的例子所示，框架507具有650μm的厚度。介层洞513的侧壁不与凹槽504的侧壁506对准。覆盖介层洞513表面的馈通涂覆金属514从基座500的SMD侧120延伸，并贯通侧壁506与部分的薄膜505。馈通涂覆金属514形成与凹槽涂覆金属512的电性连接。
图5C为图5B的局部放大图，并显示基座500的使介层洞513贯通侧壁506与薄膜505的部分。如图5C的例子所示，薄膜505具有大约150μm的厚度，而介层洞513具有大约190μm的深度。于此例子中，介层洞513具有359μm的最大宽度。
图5D为基座500的局部放大俯视图。于此例中，馈通涂覆金属514具有45μm的宽度与245μm的长度。凹槽涂覆金属512具有105μm的宽度并覆盖馈通涂覆金属514与部分的薄膜505与侧壁506。
图6为显示用以形成类似于基座100的基座的晶片级工艺600的流程图。类似于工艺600的工艺可被使用以形成上述与下述的其他例子的基座。工艺600典型地在硅或其他半导体晶片上被执行，以制造多个分立基座。具有限定多个基座100的区域的半导体晶片700的一例显示于图7。虽然此制造工艺可以由晶片级执行，但为了便于说明，工艺600的各步骤说明于下，如相对于半导体晶片700的限定单个基座100的区段而被执行。
工艺600以具有等于譬如650μm的厚度的硅或其他半导体晶片开始。介电层形成于基座100的SMD侧120的预定部分上，以及基座100的装置侧的预定部分上(方框602)。介电层可以是作为抗蚀刻层的任何种类的介电层。举例而言，二氧化硅(SiO2)可被使用作为介电层。
然后，一个或多个介层洞113被蚀刻进入基座100的SMD侧120(方框604)。介层洞113可使用例如氢氧化钾(KOH)蚀刻或氢氧化四甲基铵(TMAH)蚀刻的湿蚀刻技术而被蚀刻。或者，介层洞113也可使用例如博世工艺蚀刻(也即，分时多工蚀刻)的干蚀刻技术而被蚀刻。于某些实施例中，可使用其他蚀刻技术或蚀刻技术的组合。如上所述，蚀刻技术的选择影响介层洞113的形状。湿蚀刻技术可产生类似于分别显示于图1-图3的介层洞113、213与313的介层洞。干蚀刻技术可产生显示于类似于图4的介层洞414的介层洞。介层洞113被蚀刻至大于薄膜部105的厚度的预定深度。举例而言，在某些实施例中，薄膜部105具有等于150μm的厚度，且介层洞113被蚀刻至大约190μm的深度。
然后，处理基座100，以将介电层移离基座100的SMD侧120以及基座100的装置侧(方框606)。介电层可借由使用例如蚀刻的任何已知技术而被移除。
介电层形成或沉积于基座100的SMD侧120与基座100的装置侧(方框608)。举例而言，可形成介电层以覆盖介层洞113的表面。介电层也可被形成于基座100的SMD侧120的预定部分上。介电层可以是任何种类的介电层，其作为蚀刻抵抗层。举例而言，二氧化硅(SiO2)可被使用作为介电层。于一例中，介电层形成以使介电层具有大约400nm的厚度。
基座100的装置侧被蚀刻以形成凹槽104(方框610)。也可使用湿蚀刻技术、干蚀刻技术、湿蚀刻与干蚀刻的组合，或任何其他蚀刻技术以形成凹槽104。蚀刻技术的选择对侧壁106的形状具有影响力。举例而言，凹槽104具有斜向的侧壁106且借由使用定时的湿蚀刻技术而被形成。凹槽104被蚀刻至使凹槽104与介层洞113的总深度略大于基座100的厚度的深度。举例而言，如果基座100具有650μm的厚度，则凹槽104可具有500μm的深度，且介层洞113可具有190μm的深度。在凹槽104被蚀刻以后，于方框604中，沉积于介层洞113的薄的介电层会露出。
可将基座100处理为局部地将介电层移离SMD侧120与基座100的装置侧(方框612)。介电层可被移离介层洞113的表面以及基座100的SMD侧120的预定部分。介电层可借由使用例如蚀刻的任何已知技术而被移除。
然后，使介电/氧化层在基座100的表面上方热成长(方框614)。介电层可在凹槽104的预定部分(包含侧壁106与薄膜部105的上表面)以及基座100的装置侧上方成长。介电层可以是任何种类的介电层，其作为蚀刻抵抗层，例如SiO2。介电层可成长到譬如大约1200nm的厚度。介电层可热成长至任何厚度，只要其比以前沉积于方框604的介层洞113的介电层来得厚即可。
然后，该半导体100的SMD侧120被涂覆金属以形成馈通涂覆金属114(方框616)。馈通涂覆金属114可譬如借由沉积导电金属于介层洞113中而形成。金属也可被沉积于薄膜部105的SMD侧120的预定部分中。例如铬、钛、金、铜、镍、铝与银的金属可被沉积于基座100与介层洞113的SMD侧120的预定部分上。也可使用不同的涂覆金属技术。举例而言，可使用电镀技术或例如溅镀沉积的薄膜涂覆金属工艺。
处理基座100，以局部地将介电层移离基座100的装置侧，包含凹槽104的表面(方框618)。如上所述，可使用蚀刻技术来移除介电层。可改变被移离基座100的装置侧的介电层的量，但应该足以暴露介层洞113中的馈通涂覆金属114。举例而言，如果介电层于框架部107上成长至1200nm的厚度，并于介层洞113中成长至400nm的厚度，则可移除400nm的介电层。于一例中，介电层完全被移离介层洞113的表面，并局部地被移离框架部107。
接着，基座100的装置侧(也即，相反于SMD侧120的基座100之侧)经历涂覆金属工艺(方框620)。金属可被沉积于凹槽104的预定区域中以形成电性连接至馈通涂覆金属114的凹槽涂覆金属112。此外，可沉积金属以形成不同构造，例如裸片附着焊垫110。也可使用不同的涂覆金属技术。
然后，微型元件108被装设至裸片附着焊垫110(方框622)。微型元件108可使用例如粘接接合的任何形式的安装技术而被装设至裸片附着焊垫110。然后将焊线118装设至微型元件108并连接至凹槽涂覆金属112(也即，打线(wirebonding))(方框624)。焊线118提供了微型元件108与馈通涂覆金属114之间的电性连接。于某些实施例中，可借由倒装芯片接合而将微型元件电性连接至凹槽涂覆金属112。
在完成打线之后，将基座100封装(方框626)。于某些实施例中，将保护盖安装于基座100的顶端，并密封至基座100。可使用任何熟知技术来将保护盖施加至基座。保护盖可由具有可使微型元件的内部反射最小化或可作为滤波器的折射率的材料所构成。于其他实施例中，树脂沉积于凹槽104中，并用以密封微型元件108。在密封基座100以后，借由切割工艺来将各基座予以分离(方框628)。
也可修改工艺600，以在蚀刻介层洞113之前形成凹槽104。换言之，在图6的工艺600中，执行方框610以取代方框604，而执行方框604以取代方框610。也可修改工艺600，以在将微型元件108装设至裸片附着焊垫110以及将基座100密封之前，借由切割工艺来分离各半导体基座100。
此外，也可修改工艺600，在SMD侧120被涂覆金属之前，涂覆金属于基座100的装置侧。举例而言，工艺650直到方框666以前实质上与工艺600相同。在方框666中，基座100的装置侧经历涂覆金属工艺(方框666)。金属可被沉积于凹槽104的预定区域中，以形成电性连接至馈通涂覆金属114的凹槽涂覆金属112。此外，金属可被沉积以形成例如裸片附着焊垫110的不同的构造。也可使用不同的涂覆金属技术。
然后，将介电层移离基座100的SMD侧120的预定部分(方框668)。预定数量的介电材料被移离基座100的SMD侧120，包含介层洞113与薄膜105的表面。如上所述，可使用蚀刻技术来移除介电层。
接着，将半导体100的SMD侧120涂覆金属以形成馈通涂覆金属114(方框670)。譬如借由在介层洞113中的导电金属的沉积，可形成馈通涂覆金属114。金属也可沉积于薄膜部105的SMD侧120的预定部分中。例如铬、钛、金、铜、镍、铝与银的金属可沉积于基座100与介层洞113的SMD侧120的预定部分上。也可使用不同的涂覆金属技术。举例而言，可使用电镀技术或例如溅镀沉积的薄膜涂覆金属工艺。
工艺650的剩余的步骤与工艺600相同。
以上已经说明本发明的数个实施例。然而，将理解到在不背离本发明的精神与范畴下，可作出各种修改。举例而言，可修改凹槽的形状。图8-图11为半导体基底基座的局部视图，于其中导电性馈通部至少局部地延伸通过较厚的硅框架部，但具有不同于上述那些的凹槽设计。举例而言，显示于图8的硅基底基座800具有两个凹槽区域804a与804b。于显示的实施例中，第一凹槽区域804a借由湿蚀刻工艺而形成，并具有倾斜的侧壁806a。第一凹槽区域804a具有大约300μm的深度，且宽于第二凹槽区域804b。由于凹槽宽度的差异，故形成着陆平面(landing plan)825。第二凹槽区域804b借由干蚀刻工艺而形成，并具有实质上垂直的侧壁806b。第二凹槽区域804b具有大约100-150μm的深度。介层洞813形成为贯通侧壁806b与薄膜805，并允许馈通涂覆金属814形成与凹槽涂覆金属812的电性连接。凹槽涂覆金属812覆盖部分的实质上垂直的侧壁806b以及部分的薄膜805上表面。在某些实施例中，凹槽涂覆金属812从倾斜的侧壁806a延伸并覆盖部分的倾斜侧壁806a、着陆平面825、部分的实质上垂直的侧壁806b以及部分的薄膜805上表面。
图9为具有两个凹槽区域904a与904b的半导体基底基座900的局部剖面图。第一凹槽区域904a借由干蚀刻工艺而形成，并具有实质上垂直的侧壁906a。第一凹槽区域904a具有大约350μm的深度。第二凹槽区域904b也借由于蚀刻工艺而形成，并具有实质上垂直的侧壁906b。第二凹槽区域904b的宽度少于第一凹槽区域904a的宽度。宽度的差异形成着陆平面925。于显示的实施例中，第二凹槽区域904b具有大约100μm的深度。介层洞913贯通侧壁906a与着陆平面925，允许馈通涂覆金属914与凹槽涂覆金属912形成电性连接。凹槽涂覆金属912延伸遍及部分的倾斜侧壁906a、着陆平面925、侧壁906b与薄膜905。
图10为具有两个凹槽区域1004a与1004b的半导体基底基座1000的局部剖面图。第一凹槽区域1004a借由湿蚀刻工艺而形成，并具有倾斜的侧壁1006a。第一凹槽区域1004a具有大约350μm的深度。于显示的实施例中，第二凹槽区域1004b借由干蚀刻工艺而形成，并具有实质上垂直的侧壁1006b。第二凹槽区域1004b具有大约100μm的深度。第一凹槽区域1004a宽于第二凹槽区域1004b，使着陆平面1025形成于第一侧壁1006a与第二侧壁1006b之间。介层洞1013贯通第一侧壁1006a与着陆平面1025，允许馈通涂覆金属1014与凹槽涂覆金属1012形成电性连接。凹槽涂覆金属1012延伸遍及部分的第一侧壁1006a、着陆平面1025、第二侧壁1006b及/或薄膜1005上表面。
图11为被设计成用以容纳多重微型元件的半导体基底基座1100的局部剖面图。基座1100具有三个凹槽区域1104a、1104b与1104c。第一凹槽区域1104a借由湿蚀刻工艺而形成，并具有倾斜侧壁1106a。第一凹槽区域1104a被蚀刻至第一预定深度。第二凹槽区域1104b借由湿蚀刻工艺而形成，并具有倾斜侧壁1106b。第二凹槽区域1104b被蚀刻至第二预定深度。第一凹槽区域1104a的宽度大于第二凹槽区域1104b的宽度。第三凹槽区域1104c借由湿蚀刻工艺而形成，并具有倾斜侧壁1106c。第三凹槽区域1104c被蚀刻至第三预定深度。于某些实施例中，第二预定深度可以等于第三预定深度。于其他实施例中，第三预定深度可大于第二预定深度。第三凹槽区域1104c形成于第二凹槽区域1104b的右侧，因而形成着陆平面1125。于某些实施例中，可将微型元件置于着陆平面1125上或第二凹槽区域1104b的底部上。介层洞1113形成为贯通第二侧壁1106b，允许馈通涂覆金属1114与凹槽涂覆金属1112形成电性连接。凹槽涂覆金属1112可形成为延伸遍及部分的第一侧壁1106a、部分的第二侧壁1106b、部分的着陆平面1125、部分的第三侧壁1106c及/或部分的薄膜1105上表面。
利用本发明的设计与技术可获得各种优点。在某些实施例中所获得的优点说明如下：
(1)导电性馈通部被移动成更远离LED(或其他发光装置)的临界光学表面，因而改善装置效率。
(2)可实现整体封装尺寸与整体制造成本的减小。
(3)接近LED芯片的接触面积的尺寸增加，以改善热性能。
(4)此设计可开拓产生精确与可重复的几何形状的斜向侧壁的制造技术潜力。
(5)此设计可建构出能够于沟槽的每个侧壁上涂覆金属的三维构造。
(6)借由移动供馈通涂覆金属用的介层洞至基座构造的较强区域，来改善封装的机械稳定度。于此封装设计包含薄膜，馈通接触部不需延伸通过薄膜。机械完整性可因此获得改善。
(7)允许薄膜厚度的独立设计以及馈通接触部的制造需求。
(8)允许薄膜厚度的缩小，以提高封装的热性能。
其他实施例落在所附权利要求的范围之内。

Claims (20)

1.一种供一微型元件用的基座，该基座包含：
一半导体基板，具有用于安装该微型元件的限定在该基板的一前侧的一凹槽、位于该凹槽的一底部的一硅薄膜部、以及与该凹槽的侧壁相邻的较厚框架部；以及
一导电性馈通连接部，从该基板的一背侧至少局部地延伸通过该较厚硅框架部，且在该馈通连接部与位于该凹槽的一表面上的一导电层之间的电性接触至少局部是通过该凹槽的侧壁而实现的。
2.如权利要求1所述的基座，其中该电性接触至少局部是通过该薄膜部以及该凹槽的该侧壁而形成的。
3.如权利要求1或2所述的基座，其中该基板为一硅基板。
4.如权利要求1所述的基座，还包含一介层洞，位于该基板的背面侧，其中该介层洞具有侧壁，且该导电性馈通连接部至少沿着该介层洞的所述侧壁延伸。
5.如权利要求4所述的基座，其中该介层洞的所述侧壁不与该凹槽的该侧壁对准。
6.如权利要求4所述的基座，其中该介层洞的所述侧壁与该凹槽的该侧壁偏置。
7.如权利要求4所述的基座，其中该介层洞完全地贯通该薄膜部。
8.如权利要求1所述的基座，其中该凹槽包含多个凹槽区域，其中由一着陆平面分离各个所述凹槽区域。
9.如权利要求1所述的基座，其中该凹槽的所述侧壁倾斜。
10.如权利要求1所述的基座，其中该凹槽的所述侧壁实质上垂直。
11.如权利要求1所述的基座，其中该凹槽的所述侧壁包含一倾斜的侧壁与一实质上垂直的侧壁。
12.一种供一微型元件用的基座的晶片级制造方法，该方法包含：
蚀刻位于一硅晶片背侧的一介层洞，并蚀刻位于该硅晶片前侧的一凹槽，以限定一薄膜部于该凹槽的底部，该晶片具有相邻于该凹槽的侧壁的较厚框架部，而该介层洞至少局部地延伸通过所述较厚框架部；
蚀刻位于该晶片前侧的一凹槽，以形成一薄膜于该凹槽的该底部以及相邻于该凹槽的所述侧壁的所述较厚框架部；
提供涂覆金属于该介层洞中，以形成导电性馈通连接部，其从一基板背面侧延伸并至少局部地通过该较厚的硅框架部；以及
提供涂覆金属于该凹槽的一表面上，其中在该导电性馈通连接部与该凹槽表面上的该金属之间的电性连接至少局部是通过该凹槽的一特定侧壁而实现的。
13.如权利要求12所述的方法，其中蚀刻该介层洞，使该介层洞的侧壁不对准于该凹槽的该特定侧壁。
14.如权利要求12所述的方法，其中蚀刻该介层洞，使该介层洞的所述侧壁与该凹槽的该特定侧壁偏置。
15.如权利要求12-14任意一项所述的方法，其中使用一湿蚀刻工艺蚀刻该凹槽。
16.如权利要求12-14任意一项所述的方法，其中使用一干蚀刻工艺蚀刻该凹槽。
17.如权利要求12所述的方法，其中蚀刻该凹槽以形成多个凹槽区域，其中各个该凹槽区域由一着陆平面分离。
18.如权利要求17所述的方法，其中蚀刻于该晶片的该前侧的凹槽的步骤包含：
使用一第一蚀刻工艺以蚀刻一第一凹槽区域；以及
使用一第二蚀刻工艺以蚀刻一第二凹槽区域。
19.如权利要求17所述的方法，其中蚀刻所述多个凹槽区域的步骤包含：使用至少一湿蚀刻工艺与至少一干蚀刻工艺。
20.如权利要求12所述的方法，其中蚀刻该介层洞包含将该介层洞蚀刻的深度大于该薄膜的厚度。
CN2010800119877A 2009-01-14 2010-01-12 具有导电性馈通部的半导体基底基座 Active CN102349150B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14452509P 2009-01-14 2009-01-14
US61/144,525 2009-01-14
US12/430,591 2009-04-27
US12/430,591 US20100176507A1 (en) 2009-01-14 2009-04-27 Semiconductor-based submount with electrically conductive feed-throughs
PCT/EP2010/050265 WO2010081795A1 (en) 2009-01-14 2010-01-12 Semiconductor-based submount with electrically conductive feed-throughs

Publications (2)

Publication Number Publication Date
CN102349150A CN102349150A (zh) 2012-02-08
CN102349150B true CN102349150B (zh) 2013-01-30

Family

ID=42318471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800119877A Active CN102349150B (zh) 2009-01-14 2010-01-12 具有导电性馈通部的半导体基底基座

Country Status (7)

Country Link
US (1) US20100176507A1 (zh)
EP (1) EP2380196B1 (zh)
JP (1) JP5340417B2 (zh)
KR (1) KR101289123B1 (zh)
CN (1) CN102349150B (zh)
TW (1) TWI482246B (zh)
WO (1) WO2010081795A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212421A (ja) * 2009-03-10 2010-09-24 Panasonic Corp 半導体装置
US8227292B2 (en) * 2009-12-15 2012-07-24 E I Du Pont De Nemours And Company Process for the production of a MWT silicon solar cell
EP2668828A4 (en) * 2011-01-28 2016-09-28 Seoul Semiconductor Co Ltd LED DRIVE CIRCUIT PACKAGE
KR20150020278A (ko) * 2012-06-08 2015-02-25 호야 코포레이션 유에스에이 전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트
US8963285B2 (en) 2013-03-08 2015-02-24 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP6690142B2 (ja) * 2015-07-09 2020-04-28 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ
JP6504019B2 (ja) * 2015-10-27 2019-04-24 豊田合成株式会社 発光装置
DE112015007196T5 (de) * 2015-12-18 2018-08-23 Intel IP Corporation Interposer mit an den seitenwänden freigelegtem leitfähigem routing
JP6848209B2 (ja) * 2016-05-13 2021-03-24 大日本印刷株式会社 実装基板及びそれを備える電子機器
US12057332B2 (en) * 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
JP6958529B2 (ja) * 2018-10-02 2021-11-02 株式会社デンソー 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
US7165896B2 (en) * 2004-02-12 2007-01-23 Hymite A/S Light transmitting modules with optical power monitoring
US7329905B2 (en) * 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
US7553695B2 (en) * 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
US7735172B2 (en) * 2005-09-23 2010-06-15 Fire Hardware, Llc Multi-purpose firefighting tool
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
KR101177885B1 (ko) * 2006-01-16 2012-08-28 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법
US7528422B2 (en) * 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
EP1848042A1 (en) * 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
TWI351085B (en) * 2006-08-08 2011-10-21 Silicon Base Dev Inc Structure and manufacturing method of package base for power semiconductor device
US7531445B2 (en) * 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
JP2008130946A (ja) * 2006-11-24 2008-06-05 Ngk Spark Plug Co Ltd 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP4900057B2 (ja) * 2006-12-13 2012-03-21 株式会社デンソー 電子装置
JP2008192654A (ja) * 2007-01-31 2008-08-21 Kyocera Corp 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージおよび電子装置、ならびにこれらの気密性判定方法
US7732234B2 (en) * 2007-02-15 2010-06-08 Hymite A/S Fabrication process for package with light emitting device on a sub-mount
JP2008227233A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、光ピックアップモジュール、および半導体デバイス
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板

Also Published As

Publication number Publication date
WO2010081795A1 (en) 2010-07-22
CN102349150A (zh) 2012-02-08
JP2012515446A (ja) 2012-07-05
US20100176507A1 (en) 2010-07-15
TWI482246B (zh) 2015-04-21
EP2380196A1 (en) 2011-10-26
KR20110107848A (ko) 2011-10-04
TW201041100A (en) 2010-11-16
KR101289123B1 (ko) 2013-07-23
EP2380196B1 (en) 2016-06-08
JP5340417B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
CN102349150B (zh) 具有导电性馈通部的半导体基底基座
US7851818B2 (en) Fabrication of compact opto-electronic component packages
EP2461382B1 (en) Light Emitting Diode Package and Manufacturing Method Thereof
CN105144416B (zh) 具有光电子器件的照明设备
JP4331162B2 (ja) 発光ダイオードパッケージの製造方法
CN105990266B (zh) 功率转换电路的封装模块及其制造方法
CN102160197B (zh) 光电元件封装基座
US20090260228A1 (en) Process for the vertical interconnection of 3d electronic modules by vias
US9691682B2 (en) Optoelectronic semiconductor component having an electrically insulating element
KR20110081306A (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
CN106098638A (zh) 包括流体冷却通道的电子模块及其制造方法
US20100193240A1 (en) Device
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
US20110241041A1 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
US20130099275A1 (en) Led package and method of making the same
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
EP2221889B1 (en) Light emitting diode package
CN113035792A (zh) 具有模制金属互连基板的功率模块及其制造方法
CN102804363B (zh) 半导体装置及半导体装置的制造方法
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
KR100587016B1 (ko) 식각 정지막을 갖는 발광다이오드 패키지 및 그 제조 방법
JP7565700B2 (ja) 実装基板、電子装置、および電子モジュール
KR20170017857A (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
JP2005302957A (ja) 多数個取り配線基板
CN114207964A (zh) 集成二极管激光冷却器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160425

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

Effective date of registration: 20160425

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.