KR20150020278A - 전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트 - Google Patents

전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트 Download PDF

Info

Publication number
KR20150020278A
KR20150020278A KR20147032309A KR20147032309A KR20150020278A KR 20150020278 A KR20150020278 A KR 20150020278A KR 20147032309 A KR20147032309 A KR 20147032309A KR 20147032309 A KR20147032309 A KR 20147032309A KR 20150020278 A KR20150020278 A KR 20150020278A
Authority
KR
South Korea
Prior art keywords
submount
region
metal
contact
top surface
Prior art date
Application number
KR20147032309A
Other languages
English (en)
Inventor
롤프 에이. 와이스
피터 씨. 세셀
Original Assignee
호야 코포레이션 유에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 코포레이션 유에스에이 filed Critical 호야 코포레이션 유에스에이
Publication of KR20150020278A publication Critical patent/KR20150020278A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

하나 이상의 금속 접촉부가 서브마운트의 상부면 상에 형성되고; 오목한 영역 내의 금속 범프 또는 금속 접촉부를 손상하지 않도록 다이 본더의 픽업툴이 서브마운트의 돌출된 주변 영역을 체결한다. 반도체 광학 서브마운트는 기생 커패시턴스를 감소시키기 위해 금속 접촉부와 반도체 재료 사이의 비-인접 유전체층들을 포함한다.

Description

전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트 {SUBMOUNT FOR ELECTRONIC, OPTOELECTRONIC, OPTICAL, OR PHOTONIC COMPONENTS}
본 발명의 분야는 전자, 광전자, 광학 또는 광자 컴포넌트을 위한 서브마운트에 관한 것이다. 특히, 본 명세서에서는 서브마운트가 (i) 다이 본더(die bonder)를 사용하여 기판을 구비하는 조립를 용이하게 하거나 (ii) 감소된 전기 커패시턴스를 나타내는 것을 개시하고 있다.
서브마운트는 기판과 간접적으로 부착되고 전자, 광전자, 광학 또는 광자 컴포넌트을 지지하기 위해 다양한 환경에서 이용된다.
서브마운트는, 이에 한정되는 것은 아니나, 하나 이상의 목적: 기계적 지지, 배치 또는 정렬, 방열, 광신호 재지정(redirection), 또는 전기 접속을 위해 제공된다. 일 실시예가, 예컨대 2005년 7월 26일에 발행된 발명의 명칭이 "수직 광 수신 요소를 사용하는 광학 장치"인 미국 특허 제6,921,956호에 개시되어 있다.
서브마운트는 일정량의(a volumn of) 강성의 서브마운트 재료로부터 형성된다. 서브마운트의 상부면은 대응하는 접촉 영역 상에 형성되는 하나 이상의 금속 접촉부를 포함한다. 금속 접촉부는 컴포넌트를 서브마운트의 상부면에 부착하기 위해 배열된다. 접촉 영역은 (i) 서브마운트 상부면의 하나 이상의 돌출된 영역에 대해 오목하고, (ii) 오목한 영역 내에 적어도 부분적으로 배치되도록 부착된 컴포넌트를 수용하는 크기와 형상을 이루는 서브마운트 상부면의 영역 상에 배치된다. 돌출된 영역은 다이 본더의 픽업툴(pickup tool)을 체결하고 상기 픽업툴과 상기 오목한 영역 사이에 실질적인 접촉 없이 상기 다이 본더가 서브마운트를 기판에 부착하는 것을 가능하게 하기 위한 표면을 형성한다.
광학 서브마운트는 작동 파장 범위(operational wavelehgth range)에 걸쳐 실질적으로 투명한 일정량의 반도체 재료로부터 형성된다. 서브마운트는 일정량의 반도체 재료 내에서 전파하도록 광신호의 일부분을 지정하거나(direct) 전송하도록 배열되어 광신호의 적어도 일부분이 서브마운트의 상부면의 전송 영역을 통해 전송된다. 서브마운트의 상부면은 전송 영역과 구별되는 대응하는 접촉 영역 상에 형성되는 하나 이상의 각각의 금속 접촉부를 포함한다. 금속 접촉부는, 컴포넌트가 (i) 전송 영역을 통해 서브마운트를 나가는 광신호의 전송되는 일부분을 수신하고 (ii) 광신호를 발사하여(launch) 그것의 상기 전송되는 일부분이 일정량의 반도체 내에 전파하기 위해 전송 영역을 통하여 서브마운트에 들어가도록 하는 것이 가능하도록 하는 위치에서 서브마운트의 상부면과 광전자 컴포넌트를 부착하도록 배열된다. 서브마운트의 상부면은 각각의 금속 접촉부와 반도체 재료 사이의 제1 유전체층의 대응하는 영역을 포함한다. 제1 유전체층의 영역은 비-연속적이며, 이로써 금속 접촉부가 둘 이상의 금속 접촉부와 반도체 재료 사이에 연장하는 제1 유전체층의 단일의 연속 영역으로 나타나는 커패시턴스에 대하여 감소된 커패시턴스를 나타나도록 한다.
서브마운트에 적용되는 목적 및 장점은 도면에 도시된 일례의 실시예와 이하 기술된 발명의 상세한 설명 또는 첨부된 특허청구범위에서 개시된 일례의 실시예를 참조하여 명백해질 것이다.
이상의 요약은 이하의 발명의 상세한 설명에서 추가로 기재되는 간략화된 형태로 컨셉의 선택을 소개하기 위해 제공되는 것이다. 이 요약은 중심이 되는 특징 또는 청구 주체의 필수적인 특징을 확인하려는 의도가 아니며, 청구 주체의 범위를 결정하는데 도움이 되도록 사용되는 의도가 아니다.
도 1은 일례의 서브마운트의 투시도를 개략적으로 도시한다.
도 2는 도 1의 서브마운트의 상면도를 개략적으로 도시한다.
도 3은 도 1의 서브마운트의 측면도를 개략적으로 도시한다.
도 4는 도 1의 서브마운트의 측단면도를 개략적으로 도시한다.
도 5는 도 1의 서브마운트와 탑재된 컴포넌트의 측단면도를 개략적으로 도시한다.
도 6은 다이 본더의 픽업툴로 체결되는 도 1의 서브마운트의 측단면도를 개략적으로 도시한다.
도 7은 또다른 일례의 서브마운트의 투시도를 개략적으로 도시한다.
도 8은 또다른 일례의 서브마운트의 측단면도를 개략적으로 도시한다.
도 9는 또다른 일례의 서브마운트의 측단면도를 개략적으로 도시한다.
도 10은 일례의 광학 서브마운트의 측면도를 개략적으로 도시한다.
도 11은 또다른 일례의 광학 서브마운트의 측면도를 개략적으로 도시한다.
도 12는 또다른 일례의 광학 서브마운트의 측면도를 개략적으로 도시한다.
도 13은 또다른 일례의 광학 서브마운트의 측면도를 개략적으로 도시한다.
도 14는 일례의 광학 서브마운트와 탑재된 컴포넌트의 측면도를 개략적으로 도시한다.
도 15는 일례의 광학 서브마운트와 탑재된 컴포넌트의 측면도를 개략적으로 도시한다.
도 16a 및 16b는 일례의 광학 서브마운트의 상면도 및 측면도를 각각 개략적으로 도시한다. 도 16c는 도 16a/b의 서브마운트의 바이어스 전압의 기능으로서의 측정된 커패시턴스의 도표이다.
도 17a 및 17b는 또다른 일례의 광학 서브마운트의 상면도 및 측면도를 각각 개략적으로 도시한다. 17c는 도 17a/b의 서브마운트의 바이어스 전압의 기능으로서의 측정된 커패시턴스의 도표이다.
도 18a 및 18b는 또다른 일례의 광학 서브마운트의 상면도 및 측면도를 각각 개략적으로 도시한다. 18c는 도 18a/b의 서브마운트의 바이어스 전압의 기능으로서의 측정된 커패시턴스의 도표이다.
도 19a 및 19b는 또다른 일례의 광학 서브마운트의 상면도 및 측면도를 각각 개략적으로 도시한다. 19c는 도 19a/b의 서브마운트의 바이어스 전압의 기능으로서의 측정된 커패시턴스의 도표이다.
본 명세서에 기재된 구현예들은 오직 개략적으로 도시된 것이며, 모든 특징들이 미세하거나 적절한 비율로 도시된 것은 아님을 알아야 할 것이다. 정확성을 위해 특정한 특징이나 구조가 다른 특징이나 구조에 비해 과장될 수 있다. 도시된 구현예들은 오직 예시적인 것이며, 발명의 상세한 설명 또는 첨부된 청구항의 범위를 제한하는 것으로 한정해서는 안된다는 것을 추가로 알아야 할 것이다.
서브마운트는 컴포넌트를 기판에 간접적으로 부착하기 위해 때때로 이용된다; 컴포넌트는 서브마운트에 부착되고 서브마운트는 기판에 부착된다. 서브마운트는 전자, 광전자, 광학 또는 광자 컴포넌트를 기판에 간접적으로 부착하기 위해 다양한 환경에서 사용된다. 서브마운트는, 이에 제한되는 것은 아니나, 하나 이상의 목적: 기계적 지지, 배치 또는 정렬, 방열, 광신호 재지정 또는 전송(이 경우에 광학 서브마운트로서 지칭될 것임), 또는 전기 접속을 위해 제공된다. 부착은 접착, 솔더(solder), 또는 그외 적합한 수단을 사용하여 이루어질 수 있다. 솔더가 이용되는 경우, 금속화 영역(예, 금속 접촉부)은 솔더가 비금속 기판, 서브마운트, 또는 컴포넌트에 접착되는 것을 허용하기 위해 필요하다. 그러한 금속 접촉부 및 솔더는 오직 기계적 부착을 제공하는데 이용될 수 있고, 또는, 기계적 부착을 제공하는 것에 더해, 부착된 요소들(예, 컴포넌트와 서브마운트 또는 서브마운트와 컴포넌트) 사이의 전기적 또는 열 전도 경로를 제공하기 위해 이용될 수 있다.
많은 경우에, 전기 신호를 조절하거나 처리하기 위해, 광신호를 전기 신호로 변환하기 위해(예, 포토다이오드 또는 그외 광검출기를 이용), 또는 전기 신호를 광신호로 변환하기 위해(예, 레이저 다이오드 또는 그외 광소스를 이용), 고속 성능(High speed performance)이 요구된다. 고속 성능은 디지털 신호에 대해 108-1011 비트/초(bits/second) 이상 단위(order)의 비트 레이트 또는 아날로그 신호에 대해 108-1011 Hz 단위의 대역폭이 요구될 수 있다. 이러한 고속 성능을 달성하기 위해, 기생 커패시턴스, 인덕턴스, 및 저항이 특정 레벨 이하로 유지되어야 한다. 어떤 경우에는 오직 일부인 피코패러드(picofarad)의 십분의 일 이하의 기생 커패시턴스가 고속 컴포넌트 또는 회로의 성능을 상당히 저하시킬 수 있다(예, 대역폭을 제한하거나 크로스토크(crosstalk)를 유발함으로써). 컴포넌트 또는 조립체의 소형화가 이런 문제를 악화시킬 수 있으며, 이는 회로 소자들 사이의 거리가 더 작을수록 의도하지 않거나 원하지 않는 더 큰 커패시턴스 또는 인덕턴스를 유발할 수 있기 때문이다. 반도체 재료로 제조되는 컴포넌트 상에 형성되는 금속 접촉부(원하지 않는 전기 전도를 막기 위해 유전체층에 의해 반도체로부터 분리됨)는 당연히 커패시터로서 작용하고 기생 커패시턴스에 상당히 기여한다. 그러므로, 반도체 재료로부터 제조되고 금속 접촉부와 솔더를 사용하여 그것의 광전자 컴포넌트에 고정되는 광학 서브마운트는 원하지 않는 커패시턴스의 소스로 작용할 수 있고, 따라서, 서브마운트와 그것의 금속 접촉부가 이러한 커패시턴스를 감소하도록 배열하는 것이 바람직하다.
전자, 광전자, 광자, 또는 광학 컴포넌트를 배치하여 기판에 부착하기 위해 표준 칩(standard chip) 또는 다이 본더를 사용하는 것이 종종 바람직하다. 이러한 본더는 종종 컴포넌트를 붙잡고, 그것을 움직이고 기판 상에 그것을 배치하기 위해, 진공척(vacuum chuck) 또는 그외 적절한 픽업툴을 이용하며, 기판에 부착되는 동안 그것을 거기에 고정한다. 일부 컴포넌트는 극도로 소형이며(예, 폭이나 길이가 몇백 마이크론), 이 경우에 진공척은 좁은 모세관 튜브(capillary tube) 또는 블런트 니들(blunt needle)의 형태일 수 있다. 컴포넌트가 상기 진공척 상에 고정되고 그 후에 그것을 기판 상에 위치하는 동안, 진공척의 단부와 컴포넌트의 상부면은 접촉하여 기계적 힘과 스트레스의 대상이 된다. 컴포넌트는 손상되지 않고 접촉을 견디게 된다. 전형적으로 대응하는 컴포넌트가 서브마운트 상에 위치하고 서브마운트에 부착되기 (역시 다이 본더와 함께) 전에, 다이 본더가 유사하게 서브마운트를 배치하고 기판에 부착하는데 이용된다. 서브마운트의 상부면은 이따금 대응하는 컴포넌트의 이후의 부착을 용이하게 하기 위해 상기 접촉부 상에 금속 범프(metal bump) 및 금속 접촉부를 제공한다. 서브마운트를 기판에 배치하고 기판과 부착하는 동안, 이런 금속 접촉부 및 금속 범프는 때때로 진공척 또는 다이 본더의 다른 픽업툴과 용이하게 접촉될 수 있다. 그러므로, 서브마운트를 그것의 상부면 상의 금속 접촉부 또는 금속 범프에 대한 이러한 손상의 확률을 줄이도록 배열하는 것이 바람직하다.
칩 또는 다이 본더에 의한 배치 및 부착을 용이하게 하도록 배열되는 서브마운트(500)의 일례의 구현예가 도 1-9에 개략적으로 도시되어 있다. 서브마운트(500)는 일정량의 강성의 재료를 포함한다. 서브마운트(500)의 하부면은 기판에 부착되기에 임의의 적합한 방법으로 배열될 수 있다(하부면과 기판은 도시되지 않음). 서브마운트(500)의 상부면은 대응하는 접촉 영역 상에 형성되는 하나 이상의 금속 접촉부(520)를 포함한다. 두 개의 금속 접촉부(520)가 도 1-9에 도시된다; 임의의 적합한 개수의 하나 이상의 금속 접촉부(520) 가 이용될 수 있다. 금속 접촉부(520)는 컴포넌트 컴포넌트(590)를 서브마운트(500)의 상부면에 부착하기 위해 배열된다(도 5). 컴포넌트(590)는 전자, 광전자, 광자, 광학 또는 그외 컴포넌트를 포함할 수 있다. 컴포넌트(590)를 위한 기계적 부착의 포인트를 제공하기에 더하여, 금속 접촉부(520)는 일부 구현예에서 컴포넌트(590)와 서브마운트(500) 사이의 전기 또는 열전도 경로를 제공하도록 또한 이용될 수 있다. 전기 접속을 위해 사용된다면, 하나 이상의 금속 접촉부(520)는 금속 접촉부(520)를 통해 컴포넌트(590)로 전기 접속을 용이하게 하기 위해, 필요하거나 원하는 경우, 와이어-본딩(wire-bonding) 영역(520a)을 포함할 수 있다.
하나 이상의 접촉 영역은 서브마운트 상부면의 하나 이상의 돌출된 영역(504b)에 비해 오목한 서브마운트 상부면의 영역(504a) 상에 위치된다. 오목한 영역(504a)은 상기 오목한 영역(504a) 내에 적어도 부분적으로 위치하는 부착되는 컴포넌트(590)를 수용하는 크기 및 형상이 된다(도 5). 하나 이상의 돌출된 영역(504b)(돌출된 영역이 바람직하나, 필수적인 것은 아니며, 실질적으로는 동일 평면임)은 다이 본더의 픽업툴을 체결하고, 픽업툴과 오목한 영역(504a) 사이의 실질적인 접촉 없이 다이 본더가 서브마운트(500)를 기판에 부착하는 것을 가능하게 하기 위한 표면을 형성한다(도 6).
서브마운트(500)의 상부면 상의 오목한 영역(504a) 및 하나 이상의 돌출된 영역(504b)은 금속 접촉부(520), 컴포넌트(590), 또는 서브마운트(500)의 상부면 상의 그외 구조의 배열 또는 성질(nature)에 상응하는 임의의 적합한 방법으로 배열될 수 있다. 오목한 영역(504a)의 크기와 형상은 컴포넌트(590)가 오목한 영역(504a) 내에 적어도 부분적으로 수용되는 것을 가능하게 할 것이다(도 5). 오목한 영역(504a)에 비하여 돌출된 영역(504b)의 높이가 충분하여, 오목한 영역(504a) 상에 형성되는 구조가, 돌출된 영역(504b)과 체결하는 경우에, 진공척(580)과 실질적으로 접촉하지 않는다(도 6). 일례의 구현예에서, 각각의 금속 접촉부(520)는 그 위에 하나 이상의 대응하는 금속 범프(530)를 형성하였다. 금 또는 금 합금, 알루미늄 또는 알루미늄 합금, 임의의 적합한 유형이나 조성물의 솔더, 또는 그외 적합한 금속 또는 금속 합금을 포함하는 금속 범프가 칩이나 다이 본더를 사용하여 컴포넌트 또는 서브마운트의 부착을 용이하게 하기 위해 종종 사용되나, 다이 본더의 진공척(580)과의 접촉의 결과로서 변형 또는 손상의 대상이 된다. 일례의 구현예에서, 금속 범프(530)의 그 어느 것도 하나 이상의 돌출된 영역(504b)의 체결 표면을 넘어 위로 연장하지 않는다(도 3 및 4). 이 배열 때문에, 다이 본더는 픽업툴(예, 진공척(580))과 하나 이상의 금속 범프(530) 사이의 실질적인 접촉 없이 서브마운트(500)를 기판에 부착하도록 사용될 수 있다(도 6). 진공척(580)과 금속 범프(530) 또는 금속 접촉부(520) 사이의 접촉의 실질적인 제거는 그러한 접촉으로 유발되는 금속 범프(530) 또는 금속 접촉부(520)의 손상 확률을 감소시키거나 제거할 수 있다.
일반적으로, 서브마운트(500)는 일정량의 임의의 적합한 강성의 재료를 포함할 수 있다; 적합성은 유용성, 비용, 공정의 용이성, 치수의 안정성, 열 또는 전기 수송 특성(transport properties), 또는 그외 적절한 재료 특성 또는 파라미터 중 임의의 하나 이상에 의해 결정될 수 있다. 실시예는 반도체 재료(예, 도핑 또는 비도핑 실리콘 또는 또 다른 도핑 또는 비도핑 IV족 반도체, 도핑 또는 비도핑 III-V족 반도체, 또는 도핑 또는 비도핑 II-VI족 반도체), 유전체 재료(예, 유리질 물질, 결정성 물질, 세라믹 물질, 금속 산화물, 또는 반도체 산화물) 또는 급속 또는 금속 합금을 포함한다. 재료의 선택은 (가능하면) 서브마운트에 제공되는 기능에 의해 적어도 부분적으로 결정될 수 있다. 예를 들어, 금속 재료는 서브마운트가 열 싱크(heat sink)로서 기능하는 경우에 가장 최적일 것이다. 서브마운트(500)가 (예컨대, 광검출기, 광소스, 또는 그외 광전자, 광자, 또는 광학 컴포넌트를 지지하기 위해) 그 내부에 전파되는 광신호를 지정하거나 전송하도록 배열되는 광학 서브마운트라면, 그러면 적합한 작동 파장 범위에 걸쳐 실질적으로 투명한 재료가 전형적으로 선택된다. 반도체 또는 유전체 재료는 광학 서브마운트를 형성하기 위해 적절할 것이다. 반도체 재료는, 예컨대 약 1.2 ㎛ 내지 약 1.7 ㎛로 연장하는 작동 파장 범위를 위해 이용될 수 있다. 유전체 재료는, 예컨대 약 0.4 ㎛ 내지 약 2 ㎛로 연장하는 작동 파장 범위를 위해 이용될 수 있다. 다른 재료 또는 그외 작동 파장 범위가 이용될 수 있다.
오목한 영역(504a)의 크기와 형상은 컴포넌트(590)가 상기 오목한 영역(504a) 내에 적어도 부분적으로 수용되도록 할 수 있다(도 5). 일부 구현예에서, 오목한 영역(504a)은 폐쇄링으로 배열되는 돌출된 영역(504b)에 의해 국한된다(도 7). 다른 구현에에서, 오목한 영역(504a)은 돌출된 영역(504b)에 의해 국한되지 않는다. 대신에, 하나 이상의 돌출된 영역(504b)이 오목한 영역(504a)의 주변의 하나 이상의 부분 주변에 배열될 수 있다(도 1-6).
일부 구현예에서, 하나 이상의 돌출된 영역(504b)이 서브마운트(500)의 벌크를 이루는 동일한 재료로 형성된다(도 4-6). 일 실시예에서, 오목한 영역(504a)은, 서브마운트 재료를 포함하는 돌출된 영역(504b)을 남겨 두고, 공간적으로 선택적인 에칭으로 형성될 수 있다. 다수의 반도체 재료 및 유전체 재료가 그러한 공간적으로 선택적인 에칭으로 쉽게 처리될 수 있다. 또다른 실시예에서, 추가의 재료(서브마운트(500)의 벌크를 형성하는 동일한 재료)가 돌출된 영역(504b)을 형성하기 위해 공간적으로 선택적으로 침착될 수 있다.
일부 다른 구현예에서, 하나 이상의 돌출된 영역(504b)이 서브마운트(500)의 벌크를 형성하는 재료와 상이한 하나 이상의 재료를 포함할 수 있다(조성물에 대한 상이, 예컨대 반도체 대 산화물, 또는 모폴로지(morphology)에 대한 상이, 예컨대 동일한 조성물을 가지는 결정성 대 무정형 형태). 일부 실시예에서, 전체의 돌출부(504b)는 서브마운트(500)와 상이한 재료를 포함한다(도 8). 다른 실시예에서, 돌출부(504b)는 서브마운트(500)의 벌크와 상이한 일부 재료와 함께 서브마운트(500)의 벌크의 일부 재료를 포함한다(도 9). 임의의 실시예에서, 하나 이상의 상이한 재료가 오목한 영역(504a)에 존재하지 않거나 존재할 수 있다; 오목한 영역(504a)에 존재한다면, 하나 이상의 상이한 재료의 두께는 돌출된 영역(504b)의 재료의 두께와 동일하거나, 상이할 것이다. 돌출된 영역(504b)을 형성하기에 적합한 재료는 이에 한정되는 것은 아니나, (i) 유리질 물질, (ii) 결정성 물질, (iii) 세라믹 물질, (iv) 금속 또는 금속 합금, (v) 반도체 물질, (vi) 금속 산화물, 질화물, 또는 산화질화물, 또는 (vii) 반도체 산화물, 질화물 또는 산화질화물을 포함할 수 있다. 재료에 대해 하나의 적합한 일 조합은 서브마운트(500)의 벌크를 형성하는 반도체 재료 및 돌출된 영역(504b)의 적어도 일부를 형성하는 반도체나 금속 산화물을 포함한다. 일부 실시예에서, 서브마운트(500)의 상부면 상에 돌출된 영역(504b)을 형성하기 위하여, 상이한 재료층은 공간적 선택적으로 침착될 수 있거나, 균일하게 성장되거나 침착되고 그 후 공간적 선택적으로 에칭될 수 있다. 일부 다른 실시예에서, 돌출된 영역(504b)은 서브마운트(500)의 벌크의 재료로 부분적으로 형성될 수 있고, 그 후 상이한 재료의 후속의 균일층이 전체의 상부면 상에 침착되거나 성장될 수 있다; 침착되거나 성장된 재료는 그 후 오목한 영역(504a) 뿐만 아니라 돌출된 영역(504b) 둘 다에 존재한다. 돌출된 영역(504b) 및 오목한 영역(504a)을 형성하기 위해 성장, 침착, 에칭 또는 그외 공정의 순서 또는 배열의 어떠한 것이든지 간에, 서브마운트(500)의 다른 구조적 특징을 형성하거나 변경하기 위해 필요하거나 요구되는 한 추가 공정 단계가 수행될 수 있다.
감소된 커패시턴스를 보이도록 배열되는 반도체 광학 서브마운트(700)의 일례의 구현예가 도 10-15에 개략적으로 도시된다. 광학 서브마운트(700)는 작동 파장 범위에 걸쳐 실질적으로 투명한 일정량의 반도체 재료를 포함한다; 적합한 반도체 재료 및 파장 범위의 실시예들이 위에서 기재되었다. 서브마운트(700)의 하부면이 기판에 부착되는 임의의 적합한 방법으로 배열될 수 있다(하부면 및 기판은 도시되지 않음). 광학 서브마운트(700)는 일정량의 반도체 재료 내에 전파되는 광신호의 일부분을 지정하거나 전송하도록 배열되어, 광신호의 적어도 일부분이 서브마운트(700)의 상부면의 전송 영역을 통해 전송된다.
서브마운트(700)의 하부면(도시되지 않음)이 기판(도시되지 않음)에 부착되는 임의의 적합한 방법으로 배열될 수 있다. 서브마운트(700)가 임의의 적합한 방법으로 배열되어서, 광신호는 서브마운트 상부면의 전송 영역을 통해 지정되거나 전송될 수 있다. 전파되는 광신호의 지정 또는 전송은 다양한 배열(도시되지 않음)로 달성될 수 있고, 예컨대, 서브마운트(700)의 패싯(facet)으로부터의 내부 또는 외부 반사, 서브마운트(700)의 내부로 또는 외부로 전송에 따른 반사, 또는 또다른 광학 소자에 의한 반사나 굴절 중 하나 이상을 포함할 수 있다.
서브마운트(700)의 상부면은 대응하는 접촉 영역 상에 형성되는 둘 이상의 금속 접촉부(720)를 포함한다. 두 개의 금속 접촉부(720)는 도 10-15에 도시된다; 네 개의 금속 접촉부(720)는 도 16a, 17a, 18a, 및 19a에 도시된다; 임의의 적합한 개수의 하나 이상의 금속 접촉부(720)가 사용될 수 있다. 금속 접촉부(720)는 컴포넌트(790)를 서브마운트(700)의 상부면에 부착하기 위해 배열된다(도 14 및 15); 일부 실시예에서, 금속 범프(730)가 이용될 수 있다. 컴포넌트(790)는 전자, 광전자, 광자, 광학 또는 다른 컴포넌트를 포함할 수 있다. 일부 실시예에서, 컴포넌트(790)는 광신호(140)를 발사하도록 배열하여 광신호의 일부분이 서브마운트(700)의 상부면 상의 전송 영역(701)을 통해 광학 서브마운트(700)에 들어가도록 하는 레이저 다이오드 또는 광소스를 포함한다(도 14). 다른 실시예에서, 컴포넌트(790)는 전송 영역(701)을 통해 광학 서브마운트(700)를 나가는 일부분의 광신호(150)를 수신하도록 배열되는 포토다이오드(예, p-i-n 또는 애벌란시(avalanche)) 또는 그외 광검출기를 포함한다(도 15). 컴포넌트(790)를 위한 기계적 부착의 포인트를 제공하는데 더하여, 하나 이상의 금속 접촉부(720)가 또한 컴포넌트(790)와 서브마운트(700) 사이의 전기 전도 경로를 제공하기 위해 일부 구현예에서 이용될 수 있다. 전기 접속을 위해 이용된다면, 하나 이상의 금속 접촉부(720)는, 필요하거나 원하는 경우에, 금속 접촉부(720)를 통해 컴포넌트(790)로의 전기 접속을 이용하기 위해 와이어-본딩 영역(720a)을 포함할 수 있다. 하나 이상의 금속 접촉부는 또한 컴포넌트(790)와 광학 서브마운트(700) 사이의 열 전도 경로를 제공하기 위해 이용될 수 있다.
현재 개시된 광학 서브마운트의 경우에, 반도체 광학 서브마운트(700)와 금속 접촉부들(720) 사이의 전기 전도도가 요구되지 않는다. 유전체층은 종래에는 금속과 반도체 사이의 전기 전도가 요구되지 않는 경우에 금속성 재료와 반도체 재료 사이의 절연체로서 이용되었다. 그러한 금속-절연체-반도체 구조는 커패시터로서의 역할을 할 수 있다고 알려져 왔다. 각각의 금속 접촉부(720)와 인접한 유전체층(709)의 각 금속 접촉부에 대응하는 영역(도 16a 및 16b)은 그러므로 컴포넌트(790)의 고속 성능을 저하할 수 있는 원치 않은 커패시턴스의 소스의 역할을 할 수 있다(도 16c). 종래의 서브마운트는 인접한 유전체층(709)의 대응하는 영역 상에 형성되는 금속 접촉부(720)를 구비한 서브마운트의 상부면 상의 인접한 유전체층(709)로 구성되었다(도 16a 및 16b).
현재 개시된 광학 반도체 서브마운트에서, 금속 접촉부(720)의 각각은 서브마운트(700)의 반도체 재료의 상부면으로부터 유전체층(710)의 대응하는 영역에 의해 분리된다. 유전체층(710)의 영역들은 비-인접하고 있다(예를 들어, 서브마운트(700)의 상부 상에 분리된 "섬(island)"들을 형성한다; 도 17a 및 17b). 이러한 비-인접 배열은 유전체층(710)의 영역들의 공간적으로 선택적인 성장 또는 침착에 의해, 또는 유전체층(710)의 부분들의 공간적으로 선택적인 제거(예, 에칭에 의해)에 뒤이어 더 넓은 영역에 걸친 성장 또는 침착에 의해 달성될 수 있다. 유전체층(710)의 영역들의 비-인접 배열은 금속 접촉부가 둘 이상의 금속 접촉부(720)와 반도체 재료 사이에 연장하는 인접하는 유전체층(709)으로 나타나는 커패시턴스에 비해 감소된 커패시턴스를 나타내도록 한다(도 16c 대 도 17c; 도 18c 대 도 19c). 심지어 커패시턴스가 조금 감소해도(예, 약 0.1 pF) 컴포넌트(790)의 고속 성능을 향상시킬 수 있다. 서브마운트 상에 탑재되고 (ca. 20 ㏀의 임피던스를 갖는) 트랜스임피던스 증폭기(transimpedance amplifier)에 결합되는 (ca. 0.35 pF의 커패시터를 갖는) 애벌란시 포토다이오드의 일실시예에서, 어레이 커패시턴스가 약 0.1 pF로 감소되는 경우에 모델 연산(model calculation)은 애벌란시 포토다이오드의 민감성에 있어서 약 0.2 dB 내지 약 0.7 dB의 향상을 산출한다. 주어진 환경에서 관찰되는 민감성에 대한 향상은 광검출기, 서브마운트, 증폭기, 또는 그외 결합되는 전자장비의 세부 성질, 특성 및 배열에 따라 널리 변화할 수 있다.
유전체층(710)은 서브마운트(700)의 반도체 재료와 양립가능한 임의의 적합한 유전체 재료를 포함할 수 있다. 예로서 금속 산화물, 질화물, 또는 산화질화물 또는 반도체 산화물, 질화물 또는 산화질화물을 포함한다. 일 특정 실시예는 실리콘(도핑 또는 비도핑)을 포함하는 반도체 서브마운트 상의 실리카(silica)(예, 도핑 또는 비도핑, 실리콘 산화물)를 포함하는 유전체층(710)을 포함한다. 커패시턴스가 더 크게 감소할수록 더 두꺼운 유전체층(710)(포인트까지)의 결과를 초래한다. 일부 실시예에서, 유전체층(710)은 두께가 약 1 ㎛보다 크거나 약 2 ㎛보다 크다.
일부 구현예에서, 반도체 광학 서브마운트(700)는 서브마운트 상부면의 전송 영역 상의 유전체 반사-방지층(anti-reflection layer)(714)을 포함할 수 있다. 일부 실시예에서, 반사-방지층(714)은 유전체층(710)과 동일한 두께와 재료 조성물를 갖는다. 이러한 실시예에서, 반사-방지층(714)은 모든 유전체층들(710)과 비-인접할 수 있고(도 11), 또는 기껏해야 하나의 유전체층과 인접할 수 있다(도 12). 다른 실시예에서, 유전체 반사-방지층(714)은 재료 조성물이나 두께의 면에서 유전체층(710)과 상이하다. 이 실시예에서, 유전체층(710)과 반사-방지층(714)은 비-인접 영역들을 점유할 수 있거나(도 11), 반사-방지층(714)의 대응하는 영역들은 유전체층(710)과 반도체 재료 사이에 존재할 수 있다(도 13). 후자의 배열에서, 전송 영역 상의 반사-방지층(714)은 하나의 유전체층(710) 아래의 반사-방지층(714)의 영역들 중 기껏해야 하나와 인접할 수 있다. 반사-방지층(714)의 배열들의 비-인접 배열은, 반사-방지층(714)의 영역들의 공간적으로 선택적인 성장 또는 침착에 의해, 또는 반사-방지층(714)의 부분들의 공간적으로 선택적인 제거(예, 에칭에 의해)에 뒤이어 더 넓은 영역에 걸친 성장 또는 침착에 의해 달성될 수 있다. 유전체층(710)과 함께, 반사-방지층(714)의 영역들의 비-인접 배열은 금속 접촉부가 둘 이상의 금속 접촉부(720)나 유전체층(710)과 반도체 재료 사이에 연장하는 인접한 반사-방지층으로 나타나는 커패시턴스에 대하여 감소된 커패시턴스를 나타내도록 한다.
반사-방지층(714)은 서브마운트(700)의 반도체 재료와 양립가능한 임의의 적합한 유전체 재료를 포함할 수 있다. 예로써 금속 산화물, 질화물, 및 산화질화물 및 반도체 산화물, 질화물, 및 산화질화물을 포함한다. 일 특정 실시예는 실리콘(도핑 또는 비도핑)을 포함하는 반도체 서브마운트 상의 실리콘 산화물을 포함하는 반사-방지층(714)을 포함한다. 반사-방지층(714)은 작동 파장 범위 내의 선택된 파장에서 단일의 사분-파장(λ/4)층(quarter-wave layer)을 포함할 수 있다. 실리콘 질화물 및 약 1.2 - 1.7 ㎛의 작동 파장 범위에 대하여, 결과적인 두께는 전형적으로 약 100 nm 내지 약 300 nm이다. 그외 재료 또는 두께가 이용될 수 있고, 또는 반사-방지층은 다른 작동 파장 범위에 걸쳐 사용되기 위해 배열될 수 있다. 다른 반사-방지층 배열, 예컨대 다층 반사방지 코팅이 이용될 수 있다.
도 16c, 17c, 18c, 및 19c는 도 16a/b, 17a/b, 18a/b, 및 19a/b에서 각각 도시된 네 개의 금속 접촉부(720)를 구비한 실리콘 광학 서브마운트(700)로 나타나는 측정 커패시턴스를 도시한다. 최대 측정 커패시턴스(제로 바이어스 전압에서 약 0.8 pF)가 모든 금속 접촉부(720)와 반도체 재료 사이의 인접한 실리콘 산화물층(709)(168 nm 두께)을 구비한 서브마운트(700)에 의해 드러난다(도 16C). 상기 실리콘 산화물을 각각의 금속 접촉부(720) 아래의 대응하는 비-인접 영역들(710)로 나누는 것은 측정 커패시턴스를 약 0.4 pF로 감소시킨다(도 17C). 금속 접촉부 아래에 인접한 실리콘 질화물층(168 nm 두께) 및 실리콘 산화물층(2 ㎛ 두께)을 구비한 서브마운트(700)는 약 0.05 pF의 측정 커패시턴스를 보여준다(도 18C). 비-인접 실리콘 질화물층 및 실리콘 산화물층(각각 168 nm 및 2 ㎛ 두께)을 구비한 서브마운트(700)는 최저 측정 커패시턴스를 보여준다(약 0.035 pF; 도 19c).
도 16a/b, 17a/b, 18a/b, 및 19a/b 도시된 반도체 광학 서브마운트는 각각 칩이나 다이 본더의 사용을 용이하게 하기 위해 위에서 기술한 대로 배열된 오목한 영역(704a) 및 하나 이상의 돌출된 영역(704b)을 포함한다. 도 1-9(서브마운트를 위치하고 부착하기 위해 칩이나 다이 본더의 사용을 용이하게 하기 위함)에 도시되거나 위에서 개시된 임의의 배열 또는 구성은 도 10-19c(반도체 서브마운트 상의 금속 접촉부의 커패시턴스를 감소시키기 위함)에 도시되거나 위에서 개시된 임의의 배열 또는 구성과 임의의 적합한 방법으로 조합될 수 있다; 모든 그러한 조합이 본 명세서 또는 첨부된 청구항의 범위 내에 있을 것이다.
본 명세서에 의해 포함되는 일례의 장치 및 방법은, 이에 한정되는 것은 아니나, 다음의 실시예를 포함한다:
실시예 1. 일정량의 강성의 서브마운트 재료로 형성되는 서브마운트를 포함하는 장치로서, (a) 서브마운트의 상부면은 컴포넌트를 서브마운트의 상부면에 부착하기 위해 배열되는 대응하는 접촉 영역 상에 형성되는 하나 이상의 금속 접촉부를 포함하고; (b) 하나 이상의 접촉 영역은 (i)　서브마운트 상부면의 하나 이상의 돌출된 영역에 비해 오목하고, (ii) 오목한 영역 내에 적어도 부분적으로 위치하는 부착된 컴포넌트를 수용하는 크기 및 형상인 서브마운트 상부면의 영역 상에 위치하고; (c) 하나 이상의 돌출된 영역은 다이 본더의 픽업툴을 체결하고 다이 본더가 상기 픽업툴과 상기 오목한 영역 사이의 실질적인 접촉 없이 기판에 서브마운트를 부착하는 것이 가능하도록 하기 위한 표면을 형성한다.
실시예 2. 실시예 1의 장치로서, (d) 서브마운트 재료가 작동 파장 범위에 걸쳐 실질적으로 투명하고; (e) 일정량의 반도체 재료 내에 전파되도록 광신호의 일부분을 지정하거나 전송하기 위해 서브마운트가 배열되어, 상기 광신호의 적어도 일부분이 서브마운트의 상부면의 전송 영역을 통해 전송되고; (f) 하나 이상의 금속 접촉부는, 상기 컴포넌트가 (i) 상기 전송 영역을 통해 서브마운트를 나가는 광신호의 전송된 일부분을 수신하거나, (ii) 상기 광신호를 발사하여 상기 광신호의 전송된 일부분이 상기 일정량의 반도체 내에 전파되도록 상기 전송 영역을 통해 상기 서브마운트에 들어가도록 하는 것을 가능하게 하는 위치에서 서브마운트의 상부면에 부착하도록 배열한다.
실시예 3. 실시예 2의 장치로서, 상기 작동 파장 범위는 약 0.4 ㎛ 내지 약 2 ㎛로 연장한다.
실시예 4. 실시예 2의 장치로서, 상기 작동 파장 범위는 약 1.2 ㎛ 내지 약 1.7 ㎛로 연장한다.
실시예 5. 실시예 1-4 중 임의의 하나의 실시예의 장치로서, 서브마운트 재료가 반도체 재료이다.
실시예 6. 실시예 5의 장치로서, 반도체 재료가 도핑 또는 비도핑 IV족 반도체, 도핑 또는 비도핑 III-V족 반도체, 또는 도핑 또는 비도핑 II-VI족 반도체를 포함한다.
실시예 7. 실시예 5의 장치로서, 반도체 재료가 도핑 또는 비도핑 실리콘이다.
실시예 8. 실시예 1-4 중 임의의 실시예의 장치로서, 서브마운트 재료가 유전체 재료이다.
실시예 9. 실시예 8의 장치로서, 유전체 재료가 (i) 유리질 물질, (ii) 결정성 물질, (iii) 세라믹 물질, (iv) 금속 산화물, 질화물, 또는 산화질화물, 또는 (v) 반도체 산화물, 질화물, 또는 산화질화물을 포함한다.
실시예 10. 실시예 1의 장치로서, 서브마운트 재료가 금속 또는 금속합금이다.
실시예 11. 실시예 1-10 중 임의의 하나의 실시예의 장치로서, 서브마운트의 상부면은 각 접촉 영역 상의 하나 이상의 대응하는 금속 범프를 포함하고 각 금속 범프는 하나 이상의 돌출된 영역의 표면 위로 상향하여 연장하지 않으며, 이로써 다이 본더가 픽업툴과 하나 이상의 금속 범프 사이에 실질적인 접촉 없이 서브마운트를 도파관 기판에 부착하는 것을 가능하도록 한다.
실시예 12. 실시예 11의 장치로서, 각각의 금속 범프는 금, 알루미늄 또는 솔더를 포함한다.
실시예 13. 실시예 1-12 중 임의의 실시예의 장치로서, 오목한 영역 내에 적어도 부분적으로 수용되고 금속 접촉부를 통해 서브마운트 상부면에 부착되는 전자, 광학, 광전자 또는 광자 컴포넌트를 더 포함한다.
실시예 14. 실시에 1-13 중 임의의 실시예의 장치로서, 하나 이상의 금속 접촉부가 와이어-본딩 영역을 포함한다.
실시예 15. 실시예 1-14 중 임의의 실시예의 장치로서, 하나 이상의 돌출된 영역이 상부면으로부터 돌출되는 일정량의 서브마운트 재료의 하나 이상의 부분을 포함한다.
실시예 16. 실시예 1-15 중 임의의 실시예의 장치로서, 하나 이상의 돌출된 영역이 서브마운트 재료와 상이한 재료를 포함한다.
실시예 17. 실시예 16의 장치로서, 하나 이상의 돌출된 영역이 (i) 유리질 물질, (ii) 결정성 물질, (iii) 세라믹 물질, (iv) 금속 또는 금속 합금, (v) 반도체 재료, (vi) 금속 산화물, 질화물. 또는 산화질화물, 또는 (vii) 반도체 산화물, 질화물, 또는 산화질화물을 포함한다.
실시예 18. 실시예 1-17 중 임의의 실시예의 서브마운트의 제조 방법은 (a) (i) 서브마운트 상부면의 하나 이상의 돌출된 영역에 대하여 오목하고 (ii) 부착되는 컴포넌트를 수용하는 크기 및 형상인 서브마운트 상부면의 영역을 형성하는 단계; 및 (b) 상기 컴포넌트를 서브마운트의 상부면에 부착하기 위해 배열되는 대응하는 접촉 영역 상의 하나 이상의 개별의 금속 접촉부를 오목한 영역에 형성하는 단계를 포함한다.
실시예 19. 이 방법은 (a) 다이 본더의 픽업툴을 사용하여, 픽업툴과 상기 서브마운트의 오목한 영역 사이에 실질적인 접촉 없이 실시예 1-17 중 임의의 실시에의 서브마운트의 하나 이상의 돌출된 영역에 의해 형성되는 표면을 체결하는 단계; (b) 상기 다이 본더를 사용하여, 기판 상의 접착 위치에 상기 픽업툴로 체결된 서브마운트를 위치시키는 단계; (c) 서브마운트를 상기 접착 위치에서 상기 기판에 고정하는 단계; 및 (d) 서브마운트로부터 픽업툴을 분리시키는(disengaging) 단계를 포함한다.
실시예 20. 작동 파장 범위에 걸쳐 실질적으로 투명한 일정량의 반도체 재료로부터 형성되는 광학 서브마운트를 포함하는 장치로서, (a) 상기 서브마운트는 광신호의 일부분을 일정량의 반도체 재료 내에서 전파하도록 지정하거나 전송하기 위해 배열되어서 상기 광신호의 적어도 일부분이 서브마운트의 상부면의 전송 영역을 통해 전송되고; (b) 서브마운트의 상부면은 전송 영역과 별개이고 상기 컴포넌트가 (i) 전송 영역을 통해 서브마운트를 나가는 광신호의 전송되는 일부분을 수신하거나 (ii) 광신호를 발사하여 그것의 전송된 일부분이 일정량의 반도체 내에 전파되도록 전송 영역을 통해 서브마운트에 들어가는 것을 가능하도록 하는 위치에서 광전자 컴포넌트를 상기 서브마운트 상부면에 부착하도록 배열되는 대응하는 접촉 영역 상에 형성되는 둘 이상의 개별의 금속 접촉부를 포함하고; (c) 상기 상부면은 각 금속 접촉부와 반도체 재료 사이의 제1 유전체층의 대응하는 영역을 포함하고; (d)　제1 유전체층의 영역들은 비-인접하여 이로써 금속 접촉부는 둘 이상의 금속 접촉부와 반도체 재료 사이에 연장하는 제1 유전체층의 단일의 인접 영역으로 나타나는 커패시턴스에 비하여 감소된 커패시턴스를 나타내도록 한다.
실시예 21. 실시예 20의 장치로서, 접촉 영역은 광검출기가 전송 영역을 통해 서브마운트를 나가는 광신호의 전송된 일부분을 수신하는 것을 가능하게 하는 위치에서 광검출기를 서브마운트의 상부면에 부착하기 위해 배열된다.
실시예 22. 실시예 21의 장치로서, 광검출기가 전송 영역을 통해 서브마운트를 나가는 광신호의 전송된 일부분을 수신하는 것을 가능하게 하는 위치에서 서브마운트의 상부면에 부착되는 광검출기를 더 포함한다.
실시예 23. 실시예 20의 장치로서, 광소스가 광신호를 발사하여 그것의 일부분이 전송 영역을 통해 서브마운트로 들어가는 것을 가능하도록 하는 위치에서 서브마운트의 상부면에 광소스를 부착하기 위해 접촉 영역이 배열된다.
실시예 24. 실시예 20의 장치로서 광소스가 광신호를 발사하여 그것의 일부분이 전송 영역을 통해 서브마운트에 들어가는 것을 가능하도록 하는 위치에서 서브마운트의 상부면에 부착되는 광소스를 더 포함한다.
실시예 25. 실시예 20-24 중 임의의 실시에의 장치로서, 반도체 재료가 도핑 또는 비도핑 IV족 반도체, 도핑 또는 비도핑 III-V족 반도체, 또는 도핑 또는 비도핑 II-VI족 반도체를 포함한다.
실시예 26. 실시예 20-24 중 임의의 실시예의 장치로서, 반도체 재료가 도핑 또는 비도핑 실리콘이다.
실시예 27. 실시예 20-26 중 임의의 실시예의 장치로서, 작동 파장 범위가 약 1.2 ㎛ 내지 약 1.7 ㎛이다.
실시예 28. 실시예 20-27 중 임의의 실시예의 장치로서, 하나 이상의 금속 접촉부가 와이어-본딩 영역을 포함한다.
실시예 29. 실시예 20-28 중 임의의 실시예의 장치로서, 서브마운트의 상부면이 전송 영역 상에 형성된 유전체 반사-방지층을 포함한다.
실시예 30. 실시예 20-29 중 임의의 실시예의 장치로서, 제1 유전체층이 금속 산화물 또는 반도체 산화물을 포함한다.
실시예 31. 실시예 20-30 중 임의의 실시예의 장치로서, 제1 유전체층의 두께가 약 1 ㎛ 보다 크다.
실시예 32. 실시예 20-31 중 임의의 실시예의 장치로서, 제1 유전체층의 두께가 약 2 ㎛ 보다 크다.
실시예 33. 실시예 20-32 중 임의의 실시예의 장치로서, 서브마운트의 상부면이 전송 영역 상에 형성된 유전체 반사-방지층을 포함한다.
실시예 34. 실시예 20-29 중 임의의 실시예의 장치로서, (i)　서브마운트의 상부면이 전송 영역 상에 형성되는 유전체 반사-방지층을 포함하고 (ii) 제1 유전체층과 유전체 반사-방지층은 동일한 두께와 재료 조성물을 갖는다.
실시예 35. 실시예 20-32 중 임의의 실시예의 장치로서, (i)　서브마운트의 상부면이 전송 영역 상에 형성되는 유전체 반사-방지층을 포함하고 (ii) 제1 유전체층과 유전체 반사-방지층이 두께 또는 재료 조성물에 대하여 상이하다.
실시예 36. 실시예 35의 장치로서, (i) 상부면이 각각의 금속 접촉부 영역과 상기 제1 유전체층의 대응하는 영역 사이에 유전체 반사-방지층의 대응하는 추가 영역을 포함하고 (ii)　상기 유전체 반사-방지층의 추가 영역들은 비-인접하고 이로써 상기 금속 접촉부는 금속 접촉부와 제1 유전체층의 영역 사이의 유전체 반사-방지층의 단일의 인접 영역으로 드러나는 커패시턴스에 비하여 감소된 커패시턴스를 드러내도록 한다.
실시예 37. 실시에 33-36 중 임의의 실시예의 장치로서, 유전체 반사-방지층은 실리콘 질화물 또는 실리콘 산화질화물을 포함한다.
실시예 38. 실시예 33-37 중 임의의 실시예의 장치로서, 유전체 반사-방지층은 작동 파장 범위 내에서 선택된 파장에 대해 단일의 사분-파장층이다.
실시예 39. 실시예 33-38 중 임의의 실시예의 장치로서, 전체 반사-방지층의 두께가 약 100 nm 내지 약 300 nm 이다.
실시예 40. 실시예 20-39 중 임의의 실시예의 광학 서브마운트의 제조 방법으로서, (a) 광신호의 일부분이 일정량의 반도체 재료 내에 전파되도록 지정되거나 전송되어 광신호의 적어도 일부분이 서브마운트의 상부면의 전송 영역을 통해 전송되도록 서브마운트를 배열하는 단계로서, 상기 서브마운트는 작동 파장 범위에 걸쳐 실질적으로 투명한 일정량의 반도체 재료로부터 형성되는, 서부마운트를 배열하는 단계; (b) 전송 영역과 별개이고 컴포넌트가 (i) 전송 영역을 통해 서브마운트를 나가는 광신호의 전송되는 일부분을 수신하거나 (ii) 광신호를 발사하여 그것의 전송된 일부분이 일정량의 반도체 내에 전파되도록 전송 영역을 통해 서브마운트에 들어가는 것이 가능하도록 하는 위치에서 광전자 컴포넌트를 서브마운트의 상부면에 부착하기 위해 배열되는 대응하는 접촉 영역 상의 둘 이상의 개별의 금속 접촉부를 서브마운트의 상부면 상에 형성하는 단계; 및 (c)　각각의 금속 접촉부와 반도체 재료 사이에 상기 제1 유전체층의 대응하는 영역을 형성하는 단계를 포함하고, (d) 제1 유전체층의 영역들이 비-인접하고 이로써 금속 접촉부가 둘 이상의 금속 접촉부와 반도체 재료 사이에 연장하는 제1 유전체층의 단일의 인접 영역으로 나타나는 커패시턴스에 비하여 감소된 커패시턴스를 나타내도록 한다.
실시예 41. 실시예 20-39 중 임의의 실시예의 장치로서, (e)　전송 영역과 둘 이상의 접촉 영역이 (i) 서브마운트 상부면의 하나 이상의 돌출된 영역에 비하여 오목하고 (ii) 부착된 광검출기를 수용하는 크기 및 형상인 서브마운트 상부면의 영역 상에 위치하고; (f) 하나 이상의 돌출된 영역이 다이 본더의 픽업툴을 체결하고 다이 본더가 픽업툴과 오목한 영역 사이에 실질적인 접촉 없이 서브마운트를 도파관 기판에 부착하는 것이 가능하도록 하기 위해 표면을 형성한다.
실시예 42. 실시예 41의 장치로서, 서브마운트의 상부면이 각각의 접촉 영역 상에 하나 이상의 대응하는 금속 범프를 포함하고 각각의 금속 범프는 하나 이상의 돌출된 영역의 표면 위에 상향하여 연장하지 않고, 이로써 다이 본더가 픽업툴과 하나 이상의 금속 범프 사이의 실질적인 접촉 없이 서브마운트를 도파관 기판에 부착하는 것을 가능하게 한다.
실시에 43. 실시예 42의 장치로서, 각각의 금속 범프는 금, 알루미늄, 또는 솔더를 포함한다.
실시예 44. 실시예 41-43 중 임의의 실시예의 장치로서, 하나 이상의 돌출된 영역이 서브마운트의 상부면으로부터 돌출되는 일정량의 반도체 재료의 하나 이상의 부분을 포함한다.
실시예 45. 실시예 41-43 중 임의의 실시예의 장치로서, 하나 이상의 돌출된 영역이 반도체 재료와 상이한 재료를 포함한다.
실시예 46. 실시예 45의 장치로서, 하나 이상의 돌출된 영역이 유리질 물질, 결정성 물질, 세라믹 물질, 금속 산화물, 또는 반도체 산화물을 포함한다.
실시에 47. 실시예 41-46 중 임의의 실시예의 광학 서브마운트의 제조 방법으로서, (a) 광신호의 일부분이 일정량의 반도체 재료 내에 전파되도록 지정하거나 전송하여 광신호의 일부분이 서브마운트의 상부면의 전송 영역을 통해 전송되도록 서브마운트를 배열하는 단계로서, 상기 서브마운트는 작동 파장 범위에 걸쳐 실질적으로 투명한 일정량의 반도체 재료로부터 형성되는, 서브마운트를 배열하는 단계; (b)　(i) 서브마운트 상부면의 하나 이상의 돌출된 영역에 비하여 오목하고 and (ii) 부착된 컴포넌트를 수용하는 크기 및 형상인 서브마운트 상부면의 영역을 형성하는 단계; 및 (c) 전송 영역과 별개이고 상기 컴포넌트가 (i) 전송 영역을 통해 서브마운트를 나가는 광신호의 전송된 일부분을 수신하거나 (ii) 광신호를 발사하여 그것의 전송된 일부분이 일정량의 반도체 내에 전파되도록 전송 영역을 통해 서브마운트에 들어가는 것을 가능하게 하는 위치에서 광전자 컴포넌트를 서브마운트의 상부면에 부착하기 위해 배열되는 대응하는 접촉 영역 상의 둘 이상의 개별의 금속 접촉부를 서브마운트의 상부면 상의 오목한 영역 상에 형성하는 단계; 및 (d) 각각의 금속 접촉부와 반도체 재료 사이에 제1 유전체층의 대응하는 영역을 형성하는 단계를 형성하는 단계를 포함하고, (e) 제1 유전체층의 영역들이 비-인접하고 이로써 금속 접촉부가 둘 이상의 금속 접촉부와 반도체 재료 사이에 연장하는 제1 유전체층의 단일의 인접 영역으로 나타나는 커패시턴스에 비하여 감소된 커패시턴스를 나타내도록 한다.
실시예 48. 방법은 (a) 다이 본더의 픽업툴을 사용하여, 픽업툴과 상기 서브마운트의 오목한 영역 사이에 실질적인 접촉 없이 실시예 41-46 중 임의의 실시에의 서브마운트의 하나 이상의 돌출된 영역에 의해 형성되는 표면을 체결하는 단계; (b) 상기 다이 본더를 사용하여, 기판 상의 접착 위치에 상기 픽업툴로 체결된 서브마운트를 위치시키는 단계; (c) 서브마운트를 상기 접착 위치에서 상기 기판에 고정하는 단계; 및 (d) 서브마운트로부터 픽업툴을 분리시키는 단계를 포함한다.
개시된 일례의 구현예 및 방법들의 등가물이 본 명세서 또는 첨부된 청구항의 범위 내에 있음을 의도한다. 개시된 일례의 구현예 및 방법, 및 그것의 등가물은 본 명세서 또는 첨부된 청구항의 범위 내에 있는 한도에서 변경될 수 있음을 의도한다.
앞서 기재한 발명의 상세한 설명에서, 다양한 특징들이 개시된 내용을 간소화하는 목적으로 다양한 일례의 구현예에서 함께 그룹화될 수 있다. 본 명세서의 방법은 임의의 청구되는 구현예가 대응하는 청구항에서 분명히 기재하는 특징보다 더 많은 특징을 요구하는 의도를 반영하여 해석되어서는 안된다. 오히려, 첨부된 청구항을 반영하여, 발명의 주제가 하나의 개시된 일례의 구현예의 모든 특징들보다 적은 특징들에 있을 것이다. 그러므로, 첨부된 청구항은 개별의 개시된 구현예로서 그 자체로 주장되는 각 청구항과 함께, 발명의 상세한 설명으로 포함된다. 그러나, 본 명세서는 또한 여기에 명확히 개시되지 않는 세트들을 포함하여, 본 명세서 또는 첨부된 청구항에서 명백한 하나 이상의 개시되거나 청구되는 특징들의 임의의 적합한 세트(예, 양립가능하거나 서로 배타적이지 않는 특징들의 세트)를 포함하는 임의의 구현예를 함축하여 개시하는 것으로 해석될 것이다. 첨부된 청구항들의 범위가 여기에 개시된 전체의 주제를 필수적으로 포함하지 않는다는 것을 또한 알아야 할 것이다.
본 명세서 및 첨부된 청구항의 목적을 위하여, (i) 달리 명백히 말한 경우, 예컨대 "... 또는 ... 중 하나", "중 오직 하나", 또는 유사한 용어; 또는 (ii) 둘 이상의 열거된 대안이 특정 문맥 내에서 서로 배타되는 경우에 "또는"은 비-상호-배타 대안들을 포함하는 조합만을 포함하는 경우가 아닌 한, 접속사 "또는(or)"은 전부 포함하도록 해석될 것이다(예, "개 또는 고양이"는 "개 또는 고양이, 또는 둘 다"로 해석되고; 예, "개, 고양이, 또는 쥐"는 "개, 또는 고양이, 또는 쥐, 또는 임의의 둘, 또는 셋 모두"로 해석됨). 본 명세서 또는 청구항의 목적에 대하여, 용어 "포함하다(comprising)", "포함하다(including)", "가지다(having)" 및 이의 변형 용어들은, 용어 "적어도"가 각 용어 이후에 첨부되지 않은 것과 동일한 의미로, 오픈 엔드 용어(open eneded terminology)로 해석되어야 할 것이다.
첨부되는 특허청구범위에서, 35 USC §112¶6 조항이 장치 청구항에 적용되는 것이 요구된다면, 용어 "수단"이 장치 청구에 사용될 것이다. 이 조항들이 방법 청구항에 적용되기가 요구된다면, 용어 "단계"가 이용될 것이다. 역으로 용어 "수단" 또는 "단계"가 청구항에 사용되지 않는다면, 35 USC §112¶6 조항이 그 청구항에 적용될 의도가 없는 것이다.
임의의 하나 이상의 게시물이 본 명세서에 참조로 원용되고 그러한 원용 게시물이 부분적으로 또는 전체적으로 상충하거나 본 명세서의 범위와 상이하다면, 상충 범위, 더 넓은 게시 범위, 또는 더 넓은 용어 정의까지 본 명세서가 제한된다. 그러한 원용 게시물들이 부분적으로 또는 전체적으로 서로 상충한다면, 상충 범위까지 이후 출원된 게시물이 제한된다.
요약은 본 명세서 내의 특정 주제를 검색하기 위해 요구되도록 제공된다. 그러나, 요악이 여기에 기재된 임의의 구성요소, 특징 또는 제한이 임의의 특정 청구항으로 필수적으로 포함되는 것으로 함축할 의도는 아니다. 각 청구항에 의해 포함되는 주체의 범위는 오직 각 청구항에 기재에 의해 결정될 것이다.

Claims (34)

  1. 일정량의 강성의 서브마운트 재료로 형성되는 서브마운트를 포함하는 장치로서,
    (a) 상기 서브마운트의 상부면은 컴포넌트를 상기 서브마운트의 상부면에 부착하기 위해 배열되는 대응하는 접촉 영역들 상에 형성되는 하나 이상의 금속 접촉부를 포함하고;
    (b) 상기 하나 이상의 접촉 영역들은 (i)　서브마운트 상부면의 하나 이상의 돌출된 영역에 비해 오목하고 (ii) 오목한 영역 내에 적어도 부분적으로 위치하는 부착되는 컴포넌트를 수용하는 크기 및 형상인 서브마운트 상부면의 영역 상에 위치하고;
    (c) 하나 이상의 돌출된 영역은 다이 본더의 픽업툴을 체결하고 상기 다이 본더가 상기 픽업툴과 상기 오목한 영역 사이의 실질적인 접촉 없이 서브마운트를 기판에 부착하는 것을 가능하게 하는 표면을 형성하는,
    서브마운트를 포함하는 장치.
  2. 제1항에 있어서,
    (d) 상기 서브마운트 재료가 작동 파장 범위(operational wavelength range)에 걸쳐 실질적으로 투명하고;
    (e) 상기 서브마운트가 광신호의 일부분을 일정량의 반도체 재료 내에 전파되도록 지정하거나(direct) 전송하기 위해 배열되어, 상기 광신호의 적어도 일부분이 상기 서브마운트의 상부면의 전송 영역을 통해 전송되고;
    (f) 상기 하나 이상의 금속 접촉부는, 상기 컴포넌트가 (i) 상기 전송 영역을 통해 상기 서브마운트를 나가는 상기 광신호의 전송된 일부분을 수신하거나, (ii) 상기 광신호를 발사하여 상기 광신호의 전송된 일부분이 상기 일정량의 반도체 내에 전파되기 위해 상기 전송 영역을 통해 상기 서브마운트에 들어가는 것을 가능하게 하는 위치에서 상기 서브마운트의 상부면에 부착되도록 배열되는, 서브마운트를 포함하는 장치.
  3. 제1항에 있어서,
    상기 서브마운트 재료가 반도체 재료인 것인, 서브마운트를 포함하는 장치.
  4. 제3항에 있어서,
    상기 반도체 재료가 도핑 또는 비도핑 실리콘인 것인, 서브마운트를 포함하는 장치.
  5. 제1항에 있어서,
    상기 서브마운트 재료가 유전체 재료인 것인, 서브마운트를 포함하는 장치.
  6. 제5항에 있어서,
    상기 유전체 재료가 (i) 유리질 물질, (ii) 결정성 물질, (iii) 세라믹 물질, (iv) 금속 산화물, 질화물, 또는 산화질화물, 또는 (v) 반도체 산화물, 질화물, 또는 산화질화물을 포함하는, 서브마운트를 포함하는 장치.
  7. 제1항에 있어서,
    상기 서브마운트의 상부면은 각 접촉 영역 상에 대응하는 하나 이상의 금속 범프를 포함하고 각 금속 범프는 상기 하나 이상의 돌출된 영역의 표면 위로 상향하여 연장하지 않으며, 이로써 상기 다이 본더가 상기 픽업툴과 상기 하나 이상의 금속 범프 사이에 실질적인 접촉 없이 상기 서브마운트를 도파관 기판에 부착하는 것을 가능하게 하는, 서브마운트를 포함하는 장치.
  8. 제7항에 있어서,
    각 금속 범프는 금, 알루미늄 또는 솔더를 포함하는, 서브마운트를 포함하는 장치.
  9. 제1항에 있어서,
    상기 오목한 영역 내에 적어도 부분적으로 수용되고 상기 금속 접촉부를 통해 서브마운트 상부면에 부착되는 전자, 광학, 광전자 또는 광자 컴포넌트를 더 포함하는, 서브마운트를 포함하는 장치.
  10. 제1항에 있어서,
    상기 하나 이상의 금속 접촉부가 와이어-본딩 영역을 포함하는, 서브마운트를 포함하는 장치.
  11. 제1항에 있어서,
    상기 하나 이상의 돌출된 영역이 상부면으로부터 돌출되는 일정량의 서브마운트 재료의 하나 이상의 부분을 포함하는, 서브마운트를 포함하는 장치.
  12. 제1항에 있어서,
    상기 하나 이상의 돌출된 영역이 상기 서브마운트 재료와 상이한 재료를 포함하는, 서브마운트를 포함하는 장치.
  13. 제12항에 있어서,
    상기 하나 이상의 돌출된 영역이 (i) 유리질 물질, (ii) 결정성 물질, (iii) 세라믹 물질, (iv) 금속 또는 금속 합금, (v) 반도체 재료, (vi) 금속 산화물, 질화물. 또는 산화질화물, 또는 (vii) 반도체 산화물, 질화물, 또는 산화질화물을 포함하는, 서브마운트를 포함하는 장치.
  14. 작동 파장 범위에 걸쳐 실질적으로 투명한 일정량의 반도체 재료로 형성되는 광학 서브마운트를 포함하는 장치로서,
    (a) 상기 서브마운트가 광신호의 일부분을 상기 일정량의 반도체 재료 내에 전파되도록 지정하거나 전송하기 위해 배열되어, 상기 광신호의 적어도 일부분이 상기 서브마운트의 상부면의 전송 영역을 통해 전송되고;
    (b) 상기 서브마운트의 상부면은, 전송 영역과 별개이고, 상기 컴포넌트가 (i) 상기 전송 영역을 통해 서브마운트를 나가는 상기 광신호의 전송된 일부분을 수신하거나, (ii) 상기 광신호를 발사하여 상기 광신호의 전송된 일부분이 상기 일정량의 반도체 내에 전파되기 위해 상기 전송 영역을 통해 상기 서브마운트에 들어가는 것을 가능하게 하는 위치에서 광전자 컴포넌트를 상기 서브마운트의 상부면에 부착하도록 배열되는, 대응하는 접촉 영역들 상에 형성되는 둘 이상의 개별의 금속 접촉부를 포함하고;
    (c) 상기 상부면은 각 금속 접촉부와 반도체 재료 사이의 제1 유전체층의 대응하는 영역을 포함하고;
    (d)　상기 제1 유전체층의 영역들은 비-인접하여 이로써 상기 금속 접촉부가 둘 이상의 금속 접촉부와 반도체 재료 사이에 연장하는 제1 유전체층의 단일의 인접 영역으로 나타나는 커패시턴스에 비하여 감소된 커패시턴스를 나타내도록 하는,
    광학 서브마운트를 포함하는 장치.
  15. 제14항에 있어서,
    상기 접촉 영역은, 광검출기가 상기 전송 영역을 통해 서브마운트를 나가는 상기 광신호의 전송된 일부분을 수신하는 것을 가능하게 하는 위치에서 광검출기를 상기 서브마운트의 상부면에 부착하도록 배열되는, 광학 서브마운트를 포함하는 장치.
  16. 제15항에 있어서,
    광검출기가 상기 전송 영역을 통해 서브마운트를 나가는 상기 광신호의 전송된 일부분을 수신하는 것을 가능하게 하는 위치에서 상기 서브마운트의 상부면에 부착되는 광검출기를 더 포함하는, 광학 서브마운트를 포함하는 장치.
  17. 제14항에 있어서,
    상기 접촉 영역은, 광소스가 광신호를 발사하여 상기 광신호의 일부분이 상기 전송 영역을 통해 서브마운트로 들어가는 것을 가능하게 하는 위치에서 광소스를 상기 서브마운트의 상부면에 부착하도록 배열되는, 광학 서브마운트를 포함하는 장치.
  18. 제14항에 있어서,
    광소스가 광신호를 발사하여 상기 광신호의 일부분이 상기 전송 영역을 통해 서브마운트에 들어가는 것을 가능하게 하는 위치에서 상기 서브마운트의 상부면에 부착되는 광소스를 더 포함하는, 광학 서브마운트를 포함하는 장치.
  19. 제14항에 있어서,
    상기 반도체 재료가 도핑 또는 비도핑 실리콘인 것인, 광학 서브마운트를 포함하는 장치.
  20. 제14항에 있어서,
    상기 하나 이상의 금속 접촉부가 와이어-본딩 영역을 포함하는, 광학 서브마운트를 포함하는 장치.
  21. 제14항에 있어서,
    상기 서브마운트의 상부면이 상기 전송 영역 상에 형성된 유전체 반사-방지층(anti-reflection layer)을 포함하는, 광학 서브마운트를 포함하는 장치.
  22. 제14항에 있어서,
    상기 제1 유전체층이 금속 산화물 또는 반도체 산화물을 포함하는, 광학 서브마운트를 포함하는 장치.
  23. 제14항에 있어서,
    상기 제1 유전체층의 두께가 약 1 ㎛ 보다 큰, 광학 서브마운트를 포함하는 장치.
  24. 제14항에 있어서,
    상기 제1 유전체층의 두께가 약 2 ㎛ 보다 큰, 광학 서브마운트를 포함하는 장치.
  25. 제14항에 있어서,
    상기 서브마운트의 상부면이 상기 전송 영역 상에 형성된 유전체 반사-방지층을 포함하는, 광학 서브마운트를 포함하는 장치.
  26. 제14항에 있어서,
    (i) 상기　서브마운트의 상부면이 상기 전송 영역 상에 형성되는 유전체 반사-방지층을 포함하고, (ii) 상기 제1 유전체층과 상기 유전체 반사-방지층이 동일한 두께 및 재료 조성물을 갖는, 광학 서브마운트를 포함하는 장치.
  27. 제14항에 있어서,
    (i) 상기　서브마운트의 상부면이 상기 전송 영역 상에 형성되는 유전체 반사-방지층을 포함하고, (ii) 상기 제1 유전체층과 상기 유전체 반사-방지층이 두께 또는 재료 조성물에 대하여 상이한, 광학 서브마운트를 포함하는 장치.
  28. 제27항에 있어서,
    (i) 상기 상부면이 각 금속 접촉부 영역과 상기 제1 유전체층의 대응하는 영역 사이에 상기 유전체 반사-방지층의 대응하는 추가 영역을 포함하고, (ii)　상기 유전체 반사-방지층의 추가 영역들은 비-인접하여 이로써 상기 금속 접촉부가 상기 금속 접촉부와 상기 제1 유전체층의 영역 사이의 상기 유전체 반사-방지층의 단일의 인접 영역으로 나타나는 커패시턴스에 비하여 감소된 커패시턴스를 나타내도록 하는, 광학 서브마운트를 포함하는 장치.
  29. 제14항에 있어서,
    (e) 상기　전송 영역과 둘 이상의 접촉 영역이, (i) 서브마운트 상부면의 하나 이상의 돌출된 영역들에 비하여 오목하고 (ii) 부착된 광검출기를 수용하는 크기 및 형상인 서브마운트 상부면의 영역 상에 위치하고;
    (f) 상기 하나 이상의 돌출된 영역들은, 다이 본더의 픽업툴을 체결하고 상기 다이 본더가 상기 픽업툴과 오목한 영역 사이에 실질적인 접촉 없이 서브마운트를 도파관 기판에 부착하는 것을 가능하게 하는 표면을 형성하는, 광학 서브마운트를 포함하는 장치.
  30. 제29항에 있어서,
    상기 서브마운트의 상부면은 각 접촉 영역 상에 대응하는 하나 이상의 금속 범프를 포함하고 각 금속 범프는 상기 하나 이상의 돌출된 영역의 표면 위로 상향하여 연장하지 않으며, 이로써 상기 다이 본더가 상기 픽업툴과 상기 하나 이상의 금속 범프 사이에 실질적인 접촉 없이 상기 서브마운트를 도파관 기판에 부착하는 것을 가능하게 하는, 광학 서브마운트를 포함하는 장치.
  31. 제30항에 있어서,
    각 금속 범프는 금, 알루미늄, 또는 솔더를 포함하는, 광학 서브마운트를 포함하는 장치.
  32. 제29항에 있어서,
    상기 하나 이상의 돌출된 영역이 서브마운트의 상부면으로부터 돌출되는 일정량의 반도체 재료의 하나 이상의 부분을 포함하는, 광학 서브마운트를 포함하는 장치.
  33. 제29항에 있어서,
    상기 하나 이상의 돌출된 영역이 상기 반도체 재료와 상이한 재료를 포함하는, 광학 서브마운트를 포함하는 장치.
  34. 제33항에 있어서,
    상기 하나 이상의 돌출된 영역이 유리질 물질, 결정성 물질, 세라믹 물질, 금속 산화물, 또는 반도체 산화물을 포함하는, 광학 서브마운트를 포함하는 장치.
KR20147032309A 2012-06-08 2012-06-08 전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트 KR20150020278A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/041774 WO2013184152A1 (en) 2012-06-08 2012-06-08 Submount for electronic, optoelectronic, optical, or photonic components

Publications (1)

Publication Number Publication Date
KR20150020278A true KR20150020278A (ko) 2015-02-25

Family

ID=49712406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20147032309A KR20150020278A (ko) 2012-06-08 2012-06-08 전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트

Country Status (6)

Country Link
US (1) US20140319677A1 (ko)
EP (1) EP2859583A4 (ko)
JP (1) JP2015529965A (ko)
KR (1) KR20150020278A (ko)
CN (1) CN103650130A (ko)
WO (1) WO2013184152A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311642B2 (ja) * 2015-04-23 2018-04-18 三菱電機株式会社 波長多重光通信モジュールの製造方法
US11682752B2 (en) * 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
JP3619065B2 (ja) * 1999-07-16 2005-02-09 株式会社山武 圧力センサ
JP2001068741A (ja) * 1999-08-24 2001-03-16 Toshiba Electronic Engineering Corp 半導体発光装置
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6483161B1 (en) * 2001-08-14 2002-11-19 Sumitomo Electric Industries, Ltd. Submount with filter layers for mounting a bottom-incidence type photodiode
JP2003142699A (ja) * 2001-11-06 2003-05-16 Sumitomo Electric Ind Ltd サブマウント及びこれを用いた光受信器
JP2003209279A (ja) * 2002-01-11 2003-07-25 Mitsubishi Electric Corp 光モジュール
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US6935792B2 (en) * 2002-10-21 2005-08-30 General Electric Company Optoelectronic package and fabrication method
AU2003251607A1 (en) * 2003-06-24 2005-02-14 Emcore Corporation Mechanical protection for semiconductor edge-emitting ridge waveguide lasers
EP1587151A3 (en) * 2004-04-17 2011-09-28 LG Electronics, Inc. Semiconductor light emitting device and fabrication method thereof
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
JP2007033698A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 光学部品実装用サブマウント、及び光送受信モジュール
JP4762729B2 (ja) * 2006-01-13 2011-08-31 シャープ株式会社 半導体レーザ素子の実装構造
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
WO2008007237A2 (en) * 2006-06-08 2008-01-17 Koninklijke Philips Electronics N.V. Submount for electronic components
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
KR101785645B1 (ko) * 2011-05-30 2017-10-16 엘지이노텍 주식회사 발광소자 모듈 및 이를 포함하는 조명 시스템

Also Published As

Publication number Publication date
WO2013184152A1 (en) 2013-12-12
EP2859583A1 (en) 2015-04-15
CN103650130A (zh) 2014-03-19
EP2859583A4 (en) 2016-07-20
US20140319677A1 (en) 2014-10-30
JP2015529965A (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
US7703993B1 (en) Wafer level optoelectronic package with fiber side insertion
EP0611975B1 (en) Subassembly for optoelectronic devices
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
US6935792B2 (en) Optoelectronic package and fabrication method
US7968429B2 (en) Method of manufacturing a semiconductor photodetector device by removing the semiconductor substrate on one surface after forming the light-transmitting layer on the opposing surface
US8757897B2 (en) Optical interposer
US7851818B2 (en) Fabrication of compact opto-electronic component packages
EP2940739A1 (en) Silica-on-silicon-based hybrid integrated optoelectronic chip and manufacturing method therefor
US6707161B2 (en) Optical module package of flip chip bonding
TW201335648A (zh) 基底上的光學平台及其形成方法
US10193302B2 (en) Light engine with integrated turning mirror for direct coupling to photonically-enabled complementary metal-oxide semiconductor (CMOS) die
JP4291521B2 (ja) 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置
WO2013112171A1 (en) Glass-silicon wafer-stacked opto-electronic platforms
US7021840B2 (en) Optical receiver and method of manufacturing the same
US7057255B2 (en) Photodiode, optical receiver device including the same, and method of making the photodiode
US20140029890A1 (en) Optical system with integrated photodetectors
KR20150020278A (ko) 전자, 광전자, 광학 또는 광자 컴포넌트를 위한 서브마운트
JP2005333087A (ja) 光半導体装置
JP2007019133A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP4038669B2 (ja) 光受信器及びその製造方法
WO2004068665A2 (en) Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
US20230021029A1 (en) Wafer-level optoelectronic packaging
JP2003131088A (ja) 光路変換体及びその製造方法並びにそれを用いた光モジュール
EP1189087A2 (en) A monolithic photonic receiver with self aligned fiber holder suitable for flip chip assembly
US8575714B2 (en) Backside illuminated semiconductor light-receiving device, optical receiver module, and optical transceiver

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid