CN103650130A - 用于电子、光电、光学或光子部件的底座 - Google Patents

用于电子、光电、光学或光子部件的底座 Download PDF

Info

Publication number
CN103650130A
CN103650130A CN201280001807.6A CN201280001807A CN103650130A CN 103650130 A CN103650130 A CN 103650130A CN 201280001807 A CN201280001807 A CN 201280001807A CN 103650130 A CN103650130 A CN 103650130A
Authority
CN
China
Prior art keywords
base
top surface
devices
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280001807.6A
Other languages
English (en)
Inventor
R·A·维斯
P·C·塞瑞卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp USA
Original Assignee
Hoya Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp USA filed Critical Hoya Corp USA
Publication of CN103650130A publication Critical patent/CN103650130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一个或多个金属触点在底座的顶表面上的凹陷区域中形成；粘片机的拾取工具接合底座的突出外围区域，从而不损坏凹陷区域中的金属触点或者金属凸部。半导体光学底座包括金属触点与半导体材料之间不连续的介电层，以便减小寄生电容。

Description

用于电子、光电、光学或光子部件的底座
技术领域
本发明的领域涉及用于电子、光电、光学或光子部件的底座。特别地，在此公开的底座（i）便于利用粘片机（die bonder）与衬底组装或者（ii）呈现减小的电容。
背景技术
底座在多种情况下用于间接地附连到衬底并支撑电子、光电、光学或光子部件。底座可以用于一种或多种用途，包括但不限于：机械支撑、定位或对准、散热、光信号重定向或者电连接。一个例子在例如于2005年7月26日授予Yang等人的、题为“Optical apparatus usingvertical light receiving element”的美国专利第6,921,956号中公开。
发明内容
底座是由一定体积的固体底座材料形成的。底座的顶表面包括在对应的接触区域上形成的一个或多个金属触点。金属触点布置成用于把部件附连到底座的顶表面。接触区域定位在底座顶表面的一个区域上，这个区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的而且（ii）其尺寸和形状设计成容纳至少部分地位于凹陷区域内的附连的部件。突出区域形成用于接合粘片机的拾取工具并且使粘片机把底座附连到衬底而无需要拾取工具与凹陷区域之间实质性接触的表面。
光学底座是由一定体积的半导体材料形成的，半导体材料在工作波长范围上是基本透明的。底座布置成引导或者透射光信号的一部分以在所述一定体积的半导体材料内传播，使得所述光信号的至少一部分透射通过底座顶表面的透射区域。底座的顶表面包括在对应接触区域上形成的两个或更多个独立的金属触点，所述接触区域与透射区域分开。金属触点布置成在如下位置把光电部件附连到底座的顶表面，所述位置使得该部件能够（i）接收通过透射区域离开底座的光信号的透射部分或者（ii）发射光信号使得其透射部分通过透射区域进入底座以在所述一定体积的半导体内传播。底座的顶表面包括每个金属触点与半导体材料之间第一介电层的对应区域。该第一介电层的区域是不连续的，由此使得金属触点相对于在两个或更多个金属触点与半导体材料之间延伸的第一介电层的单个连续区域所呈现的电容呈现出减小的电容。
当参考附图中例示并在以下说明或所附权利要求中公开的示例性实施方式时，关于底座的目的与优点会变得显见。
本发明内容部分被提供用于以简化的形式介绍在以下具体实施方式部分中进一步描述的概念的选择。本发明内容部分不是要识别所请求保护主题的关键特征或者本质特征，也不是要用于帮助确定所请求保护主题的范围。
附图说明
图1示意性地例示了示例性底座的立体图。
图2示意性地例示了图1的底座的顶视图。
图3示意性地例示了图1的底座的侧视图。
图4示意性地例示了图1的底座的截面侧视图。
图5示意性地例示了图1的底座及所安装部件的截面侧视图。
图6示意性地例示了与粘片机的拾取工具接合的图1的底座的截面侧视图。
图7示意性地例示了另一示例性底座的立体图。
图8示意性地例示了另一示例性底座的截面侧视图。
图9示意性地例示了另一示例性底座的截面侧视图。
图10示意性地例示了示例性光学底座的侧视图。
图11示意性地例示了另一示例性光学底座的侧视图。
图12示意性地例示了另一示例性光学底座的侧视图。
图13示意性地例示了另一示例性光学底座的侧视图。
图14示意性地例示了一种示例性光学底座与所安装部件的侧视图。
图15示意性地例示了一种示例性光学底座与所安装部件的侧视图。
图16A和16B分别示意性地例示了一种示例性光学底座的顶视图和侧视图。图16C是图16A/B的底座的测量到的电容作为偏置电压的函数的图。
图17A和17B分别示意性地例示了另一示例性光学底座的顶视图和侧视图。图17C是图17A/B的底座的测量到的电容作为偏置电压的函数的图。
图18A和18B分别示意性地例示了另一示例性光学底座的顶视图和侧视图。图18C是图18A/B的底座的测量到的电容作为偏置电压的函数的图。
图19A和19B分别示意性地例示了另一示例性光学底座的顶视图和侧视图。图19C是图19A/B的底座的测量到的电容作为偏置电压的函数的图。
应当指出，本公开内容中所述的实施方式仅仅是示意性地示出的，而且可能不是所有特征都全面详细地或者以正确的比例示出了。为了清晰，某些特征或结构可能相对于其它特征或结构夸大了。还应当指出，所示出的实施方式仅仅是示例性的，不应当认为是限制说明书或所附权利要求的范围。
具体实施方式
底座有时候用来把部件间接地附连到衬底；部件附连到底座，而底座又附连到衬底。底座在多种情况下用于间接地把电子、光电、光学或光子部件附连到衬底。底座可以用于一种或多种用途，包括但不限于：机械支撑、定位或对准、散热、光信号重定向或透射（在这种情况下它可以被称为光学底座）或者电连接。附连可以利用粘合剂、焊料或者其它合适的方式进行。如果采用焊料，那么就需要金属化的区域（即，金属触点），以便允许焊料粘附到非金属性的衬底、底座或者部件。这种金属触点与焊料可以用来只提供机械附连，或者除了提供机械附连之外还可以用来在所附连的元件之间（例如，部件到底座或者底座到衬底）提供电或热传导路径。
在许多情况下，为了把光信号转换成电信号（例如，利用光电二极管或者其它光电探测器）或者为了把电信号转换成光信号（例如，利用激光二极管或者其它光源），期望用于调节或处理电信号的高速性能。对于数字信号，高速性能可能需要大约108-1011比特/秒或者更多的比特率，或者，对于模拟信号，高速性能可能需要大约108-1011Hz的带宽。为了实现这种高速性能，寄生电容、电感和电阻必须保持低于某个水平。在有些情况下，只要零点几皮法或更少的寄生电容就会显著地劣化高速部件或电路的性能（例如，通过限制带宽或者通过造成串扰）。部件或组件的小型化会使这一问题恶化，因为电路元件之间越小的距离会造成越大的意外或不期望的电容或电感。在由半导体材料制造的部件上形成的金属触点（通过介电层与半导体隔开，以防止不期望的导电）自然充当电容器而且会显著地造成寄生电容。因此，由半导体材料制造并且利用金属触点和焊料固定到其光电部件的光学底座会充当不期望电容的源，因此期望把底座及其金属触点布置成减小这种电容。
常常期望采用标准的芯片接合机或粘片机来定位电子、光电、光子或光学部件并把其附连到衬底。这种接合机常常采用真空吸盘或者其它合适的拾取工具来抓住部件、移动部件并把它定位到衬底上，并使它保持在那里直到附连到衬底上。有些部件是极其小的（例如，宽度或长度为几百微米），在这种情况下，真空吸盘可以采取窄毛细管或钝探针的形式。真空吸盘的末端和部件的顶表面接触并且在把部件固定到吸盘上和随后把它放到衬底上的过程中会经受机械力和应力。部件应当承受这种接触，而不会损坏。粘片机类似地用于定位底座并把它附连到衬底，这一般是在对应的部件定位并附连到该底座之前（也是利用该粘片机）。底座的顶表面常常具有金属触点和所述触点上的金属凸部，以方便随后对应部件的附连。在底座放到并附连到衬底的过程中，那些金属触点和金属凸部常常很容易由于与粘片机的真空吸盘或其它拾取工具的接触而损坏。因此，期望把底座布置成减小这种对金属触点及其顶表面上金属凸部的损坏的可能性。
图1至9中示意性地例示了布置成方便由芯片接合机或粘片机放置并附连的底座500的示例性实施方式。底座500包括一定体积的固体材料。底座500的底表面可以以任何合适的方式布置成附连到衬底（底表面和衬底未示出）。底座500的顶表面包括在对应接触区域上形成的一个或多个金属触点520。在图1至9中示出了两个金属触点520；可以采用任何合适数量的一个或多个金属触点520。金属触点520布置成用于把部件590附连到底座500的顶表面（图5）。部件590可以包括电子、光电、光子、光学或其它部件。除了为部件590提供机械附着点，在有些实施方式中，金属触点520还可以用来在部件590和底座500之间提供电或热传导路径。如果用于电连接，那么金属触点520中的一个或多个可以包括引线接合区域520a，以使得，如果需要或者期望的话，方便经金属触点520到部件590的电连接。
一个或多个接触区域位于底座顶表面的区域504a上，该区域504a相对于底座顶表面的一个或多个突出区域504b是凹陷的。凹陷区域504a的大小和形状设计成容纳至少部分地在凹陷区域504a中定位的附连的部件590（图5）。突出区域504b中的一个或多个（这些区域优选地，但不是必须，是基本上共面的）形成用于接合粘片机的拾取工具（例如，真空吸盘580）并使得粘片机把底座500附连到衬底而无需拾取工具与凹陷区域504a之间实质性接触的表面（图6）。
底座500的顶表面上的凹陷区域504a和一个或多个突出区域504b可以以任何与金属触点520、部件590或者底座500顶表面上的其它结构的本质或布置相称的合适方式布置。凹陷区域504a的大小和形状可以使得部件590能够至少部分地收纳在凹陷区域504a中（图5）。突出区域504b相对于凹陷区域504a的高度应当足以使得当真空吸盘580与突出区域504b接合时没有凹陷区域504a上形成的结构与真空吸盘580有实质性接触（图6）。在该示例性实施方式中，每个金属触点520都在其上形成有一个或多个对应的金属凸部530。为了方便利用芯片接合机或粘片机对部件或底座的附连，常常采用包括金或金合金、铝或铝合金、任何合适类型或成分的焊料或者其它合适的金属或金属合金的金属凸部，但是，由于与粘片机的真空吸盘580的接触，这些金属凸部会遭受变形或损坏。在该示例性实施方式中，没有一个金属凸部530向上延伸超出一个或多个突出区域504b的接合表面（图3和4）。利用那种布置，粘片机可以用于把底座500附连到衬底，无需拾取工具（例如，真空吸盘580）和一个或多个金属凸部530之间的实质性接触（图6）。真空吸盘580与金属凸部530或金属触点520之间接触的实质性消除减小或消除了由于这种接触对金属凸部530或金属触点520造成损坏的可能性。
总的来说，底座500可以包括一定体积的任何合适的固体材料；适合性可以由可用性、成本、处理的简易性、尺寸稳定性、热传递性质或电输送性质或者其它相关的材料属性或参数中的任意一个或多个来确定。例子包括半导体材料（例如，掺杂或未掺杂的硅或另一种掺杂或未掺杂的IV族半导体、掺杂或未掺杂的III-V族半导体或者掺杂或未掺杂的II-VI族半导体）、介电材料（例如，玻璃质材料、晶体材料、陶瓷材料、金属氧化物或者半导体氧化物）或者金属或金属合金。对材料的选择可以至少部分地通过要由底座提供的功能性（如果有的话）来确定。例如，如果底座要用作散热器，那么金属材料可能是最合适的。如果底座500是布置成引导或者透射在其中传播的光信号的光学底座（例如，为了支撑光电探测器、光源或者其它的光电、光子或光学部件），那么一般选择在合适的工作波长范围上基本透明的材料。半导体或者介电材料会很好地适于形成光学底座。针对例如从大约1.2μm到大约1.7μm延伸的工作波长范围可以采用半导体材料。针对例如从大约0.4μm到大约2μm延伸的工作波长范围可以采用介电材料。也可以采用其它材料或者其它的工作波长范围。
凹陷区域504a的大小与形状使得部件590可以至少部分地收纳在凹陷区域504a中（图5）。在有些实施方式中，凹陷区域504a被布置为闭环的突出区域504b界定（图7）。在其它实施方式中，凹陷区域504a没有被突出区域504b界定。相反，突出区域504b中的一个或多个可以围绕凹陷区域504a外围的一个或多个部分布置（图1至6）。
在有些实施方式中，一个或多个突出区域504b是由构成底座500大部分的相同材料形成的（图4至6）。在一个例子中，凹陷区域504a可以通过空间选择性蚀刻形成，留下包括底座材料的突出区域504b。许多半导体材料和介电材料都很容易进行这种空间选择性蚀刻。在另一个例子中，附加的材料（构成底座500大部分的相同材料）可以被空间选择性淀积，以形成突出区域504b。
在有些其它实施方式中，一个或多个突出区域504b可以包括与构成底座500大部分的材料不同的一种或多种材料（关于成分是不同的，例如，半导体对氧化物，或者关于形态是不同的，例如，具有相同成分的晶态对非晶态形式）。在有些例子中，整个突出部分504b包括与底座500材料不同的材料（图8）。在其它例子中，突出部分504b包括底座500大部分的一些材料和与底座500大部分不同的一些材料（图9）。在那些例子中的任何一个当中，这一种或多种不同的材料可以在凹陷区域504a上缺少或者存在；如果在凹陷区域504a上存在，那么这一种或多种不同的材料的厚度可以与突出区域504b上的相同或者不同。用于形成突出区域504a的合适材料可以包括但不限于以下一种或多种：（i）玻璃质材料，（ii）晶体材料，（iii）陶瓷材料，（iv）金属或金属合金，（v）半导体材料，（vi）金属氧化物、氮化物或者氧氮化物或者（vii）半导体氧化物、氮化物或者氧氮化物。一种合适的示例性材料组合包括构成底座500大部分的半导体材料和构成突出区域504b至少一部分的半导体或金属氧化物。在有些例子中，不同材料的层可以被空间选择性淀积，或者可以均匀地生长或淀积然后再空间选择性蚀刻，以便在底座500的顶表面上形成突出区域504b。在有些其它例子中，突出区域504b可以部分地由底座500大部分的材料形成，然后不同材料的基本均匀的层可以在整个顶表面上淀积或生长；然后，淀积或生长的材料在突出区域504b上及凹陷区域504a上都存在。不管为了形成突出区域504b和凹陷区域504a而采用的生长、淀积、蚀刻或其它处理的顺序或者布置，可以根据需要或期望执行进一步的处理步骤，来形成或修改底座500的其它结构性特征。
在图10至15中示意性地例示了布置成呈现减小的电容的半导体光学底座700的示例性实施方式。光学底座700包括在工作波长范围上基本透明的一定体积的半导体材料；合适的半导体材料和波长范围的例子在上面给出了。底座700的底表面可以以任何合适的方式布置成附连到衬底（底表面和衬底未示出）。光学底座700布置成引导或透射光信号的一部分，以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座700的顶表面的透射区域。
底座700的底表面（未示出）可以以任何合适的方式布置成附连到衬底（未示出）。底座700可以以任何合适的方式布置，使得光信号可以被引导或透射通过底座顶表面的透射区域。对传播的光信号的引导或透射可以通过多种布置（都没有示出）来实现，而且可以包括例如从底座700刻面（facet）的内部或外部反射、透射进或透射出底座700时的折射或者通过另一个光学元件的反射或折射中的一种或多种。
底座700的顶表面包括在对应接触区域上形成的两个或更多个金属触点720。在图10至15中示出了两个金属触点720；在图16A、17A、18A和19A中示出了四个金属触点720；可以采用任何合适数量的一个或多个金属触点720。金属触点720布置成用于把部件790附连到底座700的顶表面（图14和15）；在有些例子中，可以采用金属凸部730。部件790可以包括电子、光电、光子、光学或者其它部件。在有些例子中，部件790包括布置成发射光信号140的激光二极管或者其它光源，使得光信号的一部分通过底座700顶表面上的透射区域701进入光学底座700（图14）。在其它例子中，部件790包括布置成接收通过透射区域701离开光学底座700的光信号的一部分的光电二极管（例如，p-i-n型或雪崩型）或其它光电探测器（图15）。除了为部件790提供机械附连点之外，在有些实施方式中，金属触点720中的至少一个还可以用于在部件790与底座700之间提供导电路径。如果用于电连接，那么金属触点720中的一个或多个可以包括引线接合区域720a，以使得，如果需要或者期望的话，方便经金属触点720到部件790的电连接。金属触点中的一个或多个还可以用于在部件790与光学底座700之间提供热传导路径。
在现在公开的光学底座的情况下，半导体光学底座700与金属触点720之间的导电性是不期望的。通常，当不期望金属与半导体之间的导电时，采用介电层作为金属材料与半导体材料之间的绝缘体。已经观察到，这种金属-绝缘体-半导体的结构会充当电容器。因此，每个金属触点720及其在连续介电层709上的对应区域（图16A和16B）会充当使部件790的高速性能劣化的不期望电容的源（图16C）。传统的底座构造成在底座的顶表面上有连续的介电层709，金属触点720在连续介电层709的对应区域上形成（图16A和16B）。
在现在公开的光学半导体底座中，金属触点720中的每一个都通过介电层710的对应区域与底座700的半导体材料的顶表面隔开。介电层710的区域是不连续的（即，它们在底座700的顶部构成独立的“岛”；图17A和17B）。不连续的布置可以通过介电层710的区域的空间选择性生长或淀积来实现，或者通过在更宽的区域上生长或淀积然后空间选择性地除去介电层710的部分（例如，通过蚀刻）来实现。相对于在两个或更多个金属触点720与半导体材料之间延伸的连续介电层709的情况所呈现出的电容，介电层710的区域的不连续布置使得金属触点呈现出减小的电容（图16C对图17C；图18C对图19C）。即使很小的电容减小（例如，大约0.1pF）也会改善部件790的高速性能。在安装到底座上并且耦合到跨阻放大器（其具有大约20kΩ的阻抗）的雪崩光电二极管（其具有大约0.35pF的电容）的一个例子中，如果杂散电容减小大约0.1pF，那么模型计算在雪崩光电二极管的灵敏度中产生大约0.2dB至大约0.7dB的改进。依赖光电探测器、底座、放大器或者其它耦合的电子器件的具体本质、属性和布置，给定状态下观察到的灵敏度的改进会广泛变化。
介电层710可以包括与底座700的半导体材料兼容的任何合适的介电材料。例子包括金属氧化物、氮化物或氧氮化物，或者半导体氧化物、氮化物或氧氮化物。一个具体的例子包括在包含硅（掺杂的或者未掺杂的）的半导体底座上的包含硅石（即，硅氧化物，掺杂的或者未掺杂的）的介电层710。越大的电阻减小来自于越厚的介电层710（在一定程度上（up to a point））。在有些例子中，介电层710大于大约1μm厚或者大于大约2μm厚。
在有些实施方式中，半导体光学底座700可以包括底座顶表面的透射区域上的介电抗反射层714。在有些例子中，抗反射层714具有与介电层710相同的厚度与材料成分。在这种例子中，抗反射层714可以与介电层710的全部都是不连续的（图11）或者可以与至多它们中的一个邻接（图12）。在其它例子中，在材料成分或者厚度方面，介电抗反射层714与介电层710不同。在那些例子中，介电层710和抗反射层714可以占据不连续的区域（图11），或者抗反射层714的对应区域可以存在于介电层710与半导体材料之间（图13）。在后一种布置中，透射区域上的抗反射层714可以与一个介电层710下面的抗反射层714的至多一个区域邻接。抗反射层714的区域的不连续布置可以通过抗反射层714的区域的空间选择性生长或淀积来实现，或者通过在更宽的区域上生长或淀积然后空间选择性地除去抗反射层714的部分（例如，通过蚀刻）来实现。就象关于介电层710一样，相对于在两个或更多个金属触点720或介电层710与半导体材料之间延伸的连续抗反射层的情况所呈现出的电容，抗反射层714的区域的不连续布置使得金属触点呈现出减小的电容。
抗反射层714可以包括与底座700的半导体材料兼容的任何合适的介电材料。例子包括金属氧化物、氮化物和氧氮化物，及半导体氧化物、氮化物和氧氮化物。一个具体的例子包括在包含硅（掺杂的或者未掺杂的）的半导体底座上的包含硅氮化物的抗反射层714。抗反射层714可以包括在工作波长范围内选定波长下的单个四分之一波（λ/4）层。例如，对于硅氮化物和大约1.2-1.7μm的工作波长范围，结果产生的厚度一般是在大约100nm和大约300nm之间。也可以采用其它的材料或厚度，或者抗反射层可以布置成在不同的工作波长范围上使用。也可以采用其它的抗反射层布置，例如，多层的抗反射涂层。
图16C、17C、18C和19C分别对于在图16A/B、17A/B、18A/B和19A/B中示出的四个金属触点720示出了由硅光学底座700呈现出的实测电容。最大的测量电容（在零偏置电压下是大约0.8pF）是由在全部金属触点720与半导体材料之间具有连续硅氮化物层709（168nm厚）的底座700呈现出来的（图16C）。把硅氮化物分成每个金属触点720下面对应的不连续区域710将测量电容减小到大约0.4pF（图17C）。在金属触点下面具有连续硅氮化物层（168nm厚）和硅氧化物（2μm厚）层的底座700呈现出大约0.05pF的测量电容（图18C）。而具有不连续硅氮化物层和硅氧化物层（分别为168nm和2μm厚）的底座700呈现出最低的测量电容（大约0.035pF；图19C）。
图16A/B、17A/B、18A/B和19A/B中所示的半导体光学底座每个都包括如上所述为方便使用芯片接合机或粘片机而布置的凹陷区域704a和一个或多个突出区域704b。以上所公开的或者在图1至9中所示出的任何布置或修改（为了方便用于放置和附连底座的芯片接合机或粘片机的使用）都可以按任何合适的方式与以上所公开的或者在图10至19C中所示出的任何布置或修改（为了减小半导体底座上金属触点的电容）组合；所有这种组合都将属于本公开内容或者所附权利要求的范围。
由本公开内容包含的示例性装置与方法包括但不限于以下例子：
例子1。一种装置，包括由一定体积的固体底座材料形成的底座，其中：（a）底座的顶表面包括在对应接触区域上形成的一个或多个金属触点，所述金属触点布置成用于把部件附连到底座的顶表面；（b）所述一个或多个接触区域定位在底座顶表面的一个区域上，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳至少部分地位于所述凹陷区域中的附连的部件；及（c）所述突出区域中的一个或多个形成用于接合粘片机的拾取工具并使得粘片机能够把底座附连到衬底而无需拾取工具与凹陷区域之间实质性接触的表面。
例子2。例子1的装置，其中：（d）底座材料在工作波长范围上是基本透明的；（e）底座布置成引导或透射光信号的一部分，以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座顶表面的透射区域；及（f）所述一个或多个金属触点布置成在如下位置把光电部件附连到底座的顶表面，所述位置使得该部件能够（i）接收通过透射区域离开底座的光信号的透射部分，或（ii）发射光信号使得其透射部分通过透射区域进入底座以便在所述一定体积的半导体中传播。
例子3。例子2的装置，其中工作波长范围从大约0.4μm延伸至大约2μm。
例子4。例子2的装置，其中工作波长范围从大约1.2μm延伸至大约1.7μm。
例子5。例子1至4中任何一个的装置，其中底座材料是半导体材料。
例子6。例子5的装置，其中半导体材料包括掺杂或未掺杂的IV族半导体、掺杂或未掺杂的III-V族半导体或者掺杂或未掺杂的II-VI族半导体。
例子7。例子5的装置，其中半导体材料是掺杂或未掺杂的硅。
例子8。例子1至4中任何一个的装置，其中底座材料是介电材料。
例子9。例子8的装置，其中介电材料包括（i）玻璃质材料、（ii）晶体材料、（iii）陶瓷材料、（iv）金属氧化物、氮化物或氧氮化物或者（v）半导体氧化物、氮化物或氧氮化物。
例子10。例子1的装置，其中底座材料是金属或者金属合金。
例子11。例子1至10中任何一个的装置，其中底座的顶表面包括每个接触区域上的一个或多个对应的金属凸部，而且每个金属凸部都没有向上延伸超出一个或多个突出区域的表面，由此使得粘片机能够把底座附连到波导衬底，而无需拾取工具与这一个或多个金属凸部之间的实质性接触。
例子12。例子11的装置，其中每个金属凸部包括金、铝或者焊料。
例子13。例子1至12中任何一个的装置，还包括至少部分地收纳到凹陷区域中并且经金属触点附连到底座顶表面的电子、光学、光电或光子部件。
例子14。例子1至13中任何一个的装置，其中金属触点中的一个或多个包括引线接合区域。
例子15。例子1至14中任何一个的装置，其中一个或多个突出区域包括所述一定体积的底座材料的从顶表面突出来的一个或多个部分。
例子16。例子1至15中任何一个的装置，其中一个或多个突出区域包括与底座材料不同的材料。
例子17。例子16的装置，其中一个或多个突出区域包括（i）玻璃质材料，（ii）晶体材料，（iii）陶瓷材料，（iv）金属或金属合金，（v）半导体材料，（vi）金属氧化物、氮化物或氧氮化物或者（vii）半导体氧化物、氮化物或氧氮化物。
例子18。用于制造例子1至17中任何一个的底座的方法，该方法包括：（a）形成底座顶表面的一个区域，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳附连部件；及（b）在所述凹陷区域上在对应接触区域上形成一个或多个独立的金属触点，所述金属触点布置成用于把部件附连到底座的顶表面。
例子19。一种方法，包括：（a）利用粘片机的拾取工具，接合由权利要求1至17中任何一个的底座的一个或多个突出区域形成的表面，而无需拾取工具与底座的凹陷区域之间的实质性接触；（b）利用粘片机，在衬底上的附连位置定位与拾取工具接合的底座；（c）在所述附连位置把底座固定到衬底；及（d）将拾取工具与底座脱离。
例子20。一种装置，包括由一定体积的半导体材料形成的光学底座，所述材料在工作波长范围上是基本透明的，其中：（a）底座布置成引导或透射光信号的一部分以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座的顶表面的透射区域；（b）底座的顶表面包括在对应接触区域上形成的两个或更多个独立金属触点，所述接触区域与透射区域分开，而且布置成在如下位置把光电部件附连到底座的顶表面，该位置使得该部件（i）接收通过透射区域离开底座的光信号的透射部分，或（ii）发射光信号使得其透射部分通过透射区域进入底座以便在所述一定体积的半导体中传播；（c）顶表面包括每个金属触点与半导体材料之间的第一介电层的对应区域；及（d）第一介电层的区域是不连续的，由此使得相对于利用在两个或更多个金属触点与半导体材料之间延伸的第一介电层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
例子21。例子20的装置，其中接触区域布置成用于在使得光电探测器能够接收通过透射区域离开底座的光信号的透射部分的位置把所述光电探测器附连到底座的顶表面。
例子22。例子21的装置，还包括光电探测器，该光电探测器在使得该光电探测器能够接收通过透射区域离开底座的光信号的透射部分的位置附连到底座的顶表面。
例子23。例子20的装置，其中接触区域布置成用于在使得光源能够发射光信号从而使其一部分通过透射区域进入底座的位置把所述光源附连到底座的顶表面。
例子24。例子20的装置，还包括光源，该光源在使得该光源能够发射光信号从而使其一部分通过透射区域进入底座的位置附连到底座的顶表面。
例子25。例子20至24中任何一个的装置，其中半导体材料包括掺杂或未掺杂的IV族半导体、掺杂或未掺杂的III-V族半导体或者掺杂或未掺杂的II-VI族半导体。
例子26。例子20至24中任何一个的装置，其中半导体材料是掺杂或未掺杂的硅。
例子27。例子20至26中任何一个的装置，其中工作波长范围在大约1.2μm和大约1.7μm之间。
例子28。例子20至27中任何一个的装置，其中金属触点中的一个或多个包括引线接合区域。
例子29。例子20至28中任何一个的装置，其中底座的顶表面包括在透射区域上形成的介电抗反射层。
例子30。例子20至29中任何一个的装置，其中第一介电层包括金属氧化物或者半导体氧化物。
例子31。例子20至30中任何一个的装置，其中第一介电层大于大约1μm厚。
例子32。例子20至31中任何一个的装置，其中第一介电层大于大约2μm厚。
例子33。例子20至32中任何一个的装置，其中底座的顶表面包括在透射区域上形成的介电抗反射层。
例子34。例子20至29中任何一个的装置，其中（i）底座的顶表面包括在透射区域上形成的介电抗反射层，而且（ii）第一介电层和介电抗反射层具有相同的厚度与材料成分。
例子35。例子20至32中任何一个的装置，其中（i）底座的顶表面包括在透射区域上形成的介电抗反射层，而且（ii）第一介电层和介电抗反射层关于厚度与材料成分不同。
例子36。例子35的装置，其中（i）顶表面包括每个金属接触区域与第一介电层的对应区域之间的介电抗反射层的对应附加区域，而且（ii）介电抗反射层的附加区域是不连续的，由此使得相对于利用金属触点与第一介电层的区域之间的介电抗反射层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
例子37。例子33至36中任何一个的装置，其中介电抗反射层包括硅氮化物或者硅氧氮化物。
例子38。例子33至37中任何一个的装置，其中介电抗反射层是用于工作波长范围内选定波长的单个四分之一波层。
例子39。权利要求33至38中任何一个的装置，其中介电抗反射层的厚度在大约100nm和大约300nm之间。
例子40。一种制造例子20至39中任何一个的光学底座的方法，该方法包括：（a）把底座布置成引导或透射光信号的一部分以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座的顶表面的透射区域，其中底座是由一定体积的半导体材料形成的，所述半导体材料在工作波长范围上是基本透明的；（b）在底座的顶表面上在对应的接触区域上形成两个或更多个独立的金属触点，所述接触区域与透射区域分开，而且布置成在如下位置把光电部件附连到底座的顶表面，该位置使得该部件（i）接收通过透射区域离开底座的光信号的透射部分，或（ii）发射光信号使得其透射部分通过透射区域进入底座以便在所述一定体积的半导体中传播；及（c）在每个金属触点与半导体材料之间形成第一介电层的对应区域，（d）其中，第一介电层的区域是不连续的，由此使得相对于利用在两个或更多个金属触点与半导体材料之间延伸的第一介电层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
例子41。例子20至39中任何一个的装置，其中：（e）透射区域和两个或更多个接触区域定位在底座顶表面的一个区域上，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳附连的光电探测器；及（f）突出区域中的一个或多个形成用于接合粘片机的拾取工具并且使粘片机能够把底座附连到波导衬底而无需拾取工具与凹陷区域之间的实质性接触的表面。
例子42。例子41的装置，其中底座的顶表面包括每个接触区域上的一个或多个对应的金属凸部，而且每个金属凸部都没有向上延伸超出一个或多个突出区域的表面，由此使得粘片机能够把底座附连到波导衬底，而无需拾取工具与这一个或多个金属凸部之间的实质性接触。
例子43。例子42的装置，其中每个金属凸部包括金、铝或者焊料。
例子44。例子41至43中任何一个的装置，其中一个或多个突出区域包括所述一定体积的半导体材料从底座的顶表面突出来的一个或多个部分。
例子45。例子41至43中任何一个的装置，其中一个或多个突出区域包括与半导体材料不同的材料。
例子46。例子45的装置，其中一个或多个突出区域包括玻璃质材料、晶体材料、陶瓷材料、金属氧化物或者半导体氧化物。
例子47。一种制造例子41至46中任何一个的光学底座的方法，该方法包括：（a）把底座布置成引导或透射光信号的一部分以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座的顶表面的透射区域，其中底座是由一定体积的半导体材料形成的，所述半导体材料在工作波长范围上是基本透明的；（b）形成底座顶表面的一个区域，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳附连的部件；及（c）在底座的顶表面上的凹陷区域上在对应的接触区域上形成两个或更多个独立的金属触点，所述接触区域与透射区域分开，而且布置成在如下位置把光电部件附连到底座的顶表面，该位置使得该部件（i）接收通过透射区域离开底座的光信号的透射部分，或（ii）发射光信号使得其透射部分通过透射区域进入底座以在所述一定体积的半导体中传播；及（d）在每个金属触点与半导体材料之间形成第一介电层的对应区域，（e）其中，第一介电层的区域是不连续的，由此使得相对于利用在两个或更多个金属触点与半导体材料之间延伸的第一介电层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
例子48。一种方法，包括：（a）利用粘片机的拾取工具，接合由例子41至46中任何一个的底座的一个或多个突出区域形成的表面，而无需拾取工具与底座的凹陷区域之间的实质性接触；（b）利用粘片机，在衬底上的附连位置定位与拾取工具接合的底座；（c）在所述附连位置，把底座固定到衬底；及（d）将拾取工具与底座脱离。
所公开示例性实施方式与方法的等同物将属于本公开内容或所附权利要求的范围。在仍属于本公开内容或所附权利要求范围的情况下，所公开示例性实施方式与方法及其等同物可以被修改。
在以上的“具体实施方式”中，为了精简所公开的内容，几种示例性实施方式中的各种特征可以组合到一起。公开内容的这种方法不应当解释为反映任何所述实施方式都需要比对应权利要求中明确阐述的情形更多特征的意图。相反，就像所附权利要求所反映的，发明性主题可以存在于少于单个所公开示例性实施方式的全部特征。因此，所附权利要求在此结合到“具体实施方式”中，每项权利要求都自己代表一种独立公开的实施方式。但是，本公开内容还应当被解释为隐式公开了具有本公开内容或所附权利要求中出现的一个或多个公开或保护特征的任何合适集合（即，不兼容或者相互排斥的特征集合）的任何实施方式，所述特征集合包括那些可能没有在此明确公开的集合。还应当指出，所附权利要求的范围不一定包含在此所公开的全部主题。
对于本公开内容和所附权利要求来说，除非：（i）明确地另外陈述，例如，通过使用“不是…就是…”、“只有其中一个”或者类似的语言；或者（ii）所列出的备选方案中的两个或者更多个在特定的背景下相互排斥，在这种情况下“或者”将只包含涉及非相互排排斥选方案的那些组合，否则连接词“或者”应当认为是包含性的（例如，“一只狗或者一只猫”将解释为“一只狗或者一只猫或者二者兼有”；例如，“一只狗、一只猫或者一只老鼠”将解释为“一只狗或者一只猫或者一只老鼠或者任何两个或者全部三个”）。对于本公开内容或所附权利要求来说，不管在哪里出现，措辞“包含”、“包括”、“具有”及其变体都应当认为是开放性术语，具有就象在其每个实例之后附上短语“至少”一样的意义。
在所附权利要求中，如果在装置权利要求中期望引用美国法典第35卷112节第6段的规定，那么措辞“装置（means）”将出现在那项设备（apparatus）权利要求中。如果在方法权利要求中期望引用那些规定，那么措辞“用于…的步骤”将出现在那项方法权利要求中。相反，如果措辞“装置”或“用于…的步骤”没有在一项权利要求中出现，那么对那项权利要求就不打算引用美国法典第35卷112节第6段的规定。
如果任何一个或多个公开物要通过引用并入于此而且这种引入的公开物部分或全部与本公开内容冲突或者其范围与本公开内容不同，那么，就冲突、更广的公开内容或者术语的更广定义而言，以本公开内容为准。如果这种引入的公开物彼此部分或全部冲突，那么，就冲突而言，以日期在后的公开物为准。
按照要求提供了摘要，作为对本专利著作中具体主题的那些搜索的帮助。但是，摘要不是要暗示所陈述的任何元件、特征或限制有必要被任何特定的权利要求包含。由每项权利要求包含的主题的范围应当只由那项权利要求的陈述来确定。

Claims (34)

1.一种装置，包括由一定体积的固体底座材料形成的底座，其中：
（a）底座的顶表面包括在对应接触区域上形成的一个或多个金属触点，所述金属触点布置成用于把部件附连到底座的顶表面；
（b）所述一个或多个接触区域定位在底座顶表面的一个区域上，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳至少部分地位于所述凹陷区域中的附连的部件；及
（c）所述突出区域中的一个或多个形成用于接合粘片机的拾取工具并使得粘片机能够把底座附连到衬底而无需拾取工具与凹陷区域之间实质性接触的表面。
2.如权利要求1所述的装置，其中：
（d）底座材料在工作波长范围上是基本透明的；
（e）底座布置成引导或透射光信号的一部分，以在一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座的顶表面的透射区域；及
（f）所述一个或多个金属触点布置成在如下位置把光电部件附连到底座的顶表面，该位置使得所述部件能够（i）接收通过所述透射区域离开底座的光信号的透射部分，或者（ii）发射光信号使得其透射部分通过所述透射区域进入底座以便在一定体积的半导体中传播。
3.如权利要求1所述的装置，其中底座材料是半导体材料。
4.如权利要求3所述的装置，其中半导体材料是掺杂的或未掺杂的硅。
5.如权利要求1所述的装置，其中底座材料是介电材料。
6.如权利要求5所述的装置，其中介电材料包括（i）玻璃质材料，（ii）晶体材料，（iii）陶瓷材料，（iv）金属氧化物、氮化物或者氧氮化物，或者（v）半导体氧化物、氮化物或者氧氮化物。
7.如权利要求1所述的装置，其中底座的顶表面包括每个接触区域上的对应的一个或多个金属凸部，而且每个金属凸部都没有向上延伸超出所述一个或多个突出区域的表面，由此使得粘片机能够把底座附连到波导衬底，而无需拾取工具与所述一个或多个金属凸部之间的实质性接触。
8.如权利要求7所述的装置，其中每个金属凸部包括金、铝或者焊料。
9.如权利要求1所述的装置，还包括至少部分地收纳到凹陷区域中并且经金属触点附连到底座顶表面的电子、光学、光电或光子部件。
10.如权利要求1所述的装置，其中所述金属触点中的一个或多个包括引线接合区域。
11.如权利要求1所述的装置，其中所述一个或多个突出区域包括所述一定体积的底座材料从顶表面突出来的一个或多个部分。
12.如权利要求1所述的装置，其中所述一个或多个突出区域包括与底座材料不同的材料。
13.如权利要求12所述的装置，其中所述一个或多个突出区域包括（i）玻璃质材料，（ii）晶体材料，（iii）陶瓷材料，（iv）金属或金属合金，（v）半导体材料，（vi）金属氧化物、氮化物或者氧氮化物，或者（v）半导体氧化物、氮化物或者氧氮化物。
14.一种装置，包括由一定体积的半导体材料形成的光学底座，所述半导体材料在工作波长范围上是基本透明的，其中：
（a）底座布置成引导或透射光信号的一部分以在所述一定体积的半导体材料中传播，使得光信号的至少一部分透射通过底座的顶表面的透射区域；
（b）底座的顶表面包括在对应接触区域上形成的两个或更多个独立的金属触点，所述接触区域与透射区域分开，而且布置成在如下位置把光电部件附连到底座的顶表面，该位置使得所述部件能够（i）接收通过所述透射区域离开底座的光信号的透射部分，或（ii）发射光信号使得其透射部分通过所述透射区域进入底座以便在所述一定体积的半导体中传播；
（c）顶表面包括每个金属触点与半导体材料之间的第一介电层的对应区域；及
（d）第一介电层的区域是不连续的，由此使得相对于利用在两个或更多个金属触点与半导体材料之间延伸的第一介电层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
15.如权利要求14所述的装置，其中接触区域布置成用于在使得光电探测器能够接收通过透射区域离开底座的光信号的透射部分的位置把光电探测器附连到底座的顶表面。
16.如权利要求15所述的装置，还包括光电探测器，该光电探测器在使得该光电探测器能够接收通过透射区域离开底座的光信号的透射部分的位置附连到底座的顶表面。
17.如权利要求14所述的装置，其中接触区域布置成用于在使得光源能够发射光信号从而使其一部分通过透射区域进入底座的位置把光源附连到底座的顶表面。
18.如权利要求14所述的装置，还包括光源，该光源在使得该光源能够发射光信号从而使其一部分通过透射区域进入底座的位置附连到底座的顶表面。
19.如权利要求14所述的装置，其中半导体材料是掺杂的或未掺杂的硅。
20.如权利要求14所述的装置，其中金属触点中的一个或多个包括引线接合区域。
21.如权利要求14所述的装置，其中底座的顶表面包括在透射区域上形成的介电抗反射层。
22.如权利要求14所述的装置，其中第一介电层包括金属氧化物或者半导体氧化物。
23.如权利要求14所述的装置，其中第一介电层的厚度大于大约1μm。
24.如权利要求14所述的装置，其中第一介电层的厚度大于大约2μm。
25.如权利要求14所述的装置，其中底座的顶表面包括在透射区域上形成的介电抗反射层。
26.如权利要求14所述的装置，其中（i）底座的顶表面包括在透射区域上形成的介电抗反射层，而且（ii）第一介电层和介电抗反射层具有相同的厚度与材料成分。
27.如权利要求14所述的装置，其中（i）底座的顶表面包括在透射区域上形成的介电抗反射层，而且（ii）第一介电层和介电抗反射层关于厚度与材料成分不同。
28.如权利要求27所述的装置，其中（i）顶表面包括每个金属接触区域与第一介电层的对应区域之间的介电抗反射层的对应附加区域，而且（ii）介电抗反射层的附加区域是不连续的，由此使得相对于利用金属触点与第一介电层的区域之间的介电抗反射层的单个连续区域的情况所呈现出的电容，金属触点呈现出减小的电容。
29.如权利要求14所述的装置，其中：
（e）透射区域与两个或更多个接触区域定位在底座顶表面的一个区域上，该区域（i）相对于底座顶表面的一个或多个突出区域是凹陷的，而且（ii）其大小和形状设计成容纳附连的光电探测器；及
（f）突出区域中的一个或多个形成用于接合粘片机的拾取工具并且使粘片机能够把底座附连到波导衬底而无需拾取工具与凹陷区域之间的实质性接触的表面。
30.如权利要求29所述的装置，其中底座的顶表面包括每个接触区域上的对应的一个或多个金属凸部，而且每个金属凸部都没有向上延伸超出所述一个或多个突出区域的表面，由此使得粘片机能够把底座附连到波导衬底，而无需拾取工具与所述一个或多个金属凸部之间的实质性接触。
31.如权利要求30所述的装置，其中每个金属凸部包括金、铝或者焊料。
32.如权利要求29所述的装置，其中所述一个或多个突出区域包括所述一定体积的半导体材料从底座的顶表面突出来的一个或多个部分。
33.如权利要求29所述的装置，其中所述一个或多个突出区域包括与所述半导体材料不同的材料。
34.如权利要求33所述的装置，其中所述一个或多个突出区域包括玻璃质材料、晶体材料、陶瓷材料、金属氧化物或者半导体氧化物。
CN201280001807.6A 2012-06-08 2012-06-08 用于电子、光电、光学或光子部件的底座 Pending CN103650130A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/041774 WO2013184152A1 (en) 2012-06-08 2012-06-08 Submount for electronic, optoelectronic, optical, or photonic components

Publications (1)

Publication Number Publication Date
CN103650130A true CN103650130A (zh) 2014-03-19

Family

ID=49712406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001807.6A Pending CN103650130A (zh) 2012-06-08 2012-06-08 用于电子、光电、光学或光子部件的底座

Country Status (6)

Country Link
US (1) US20140319677A1 (zh)
EP (1) EP2859583A4 (zh)
JP (1) JP2015529965A (zh)
KR (1) KR20150020278A (zh)
CN (1) CN103650130A (zh)
WO (1) WO2013184152A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311642B2 (ja) * 2015-04-23 2018-04-18 三菱電機株式会社 波長多重光通信モジュールの製造方法
US11682752B2 (en) * 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907151A (en) * 1996-05-24 1999-05-25 Siemens Aktiengesellschaft Surface mountable optoelectronic transducer and method for its production
US20070273019A1 (en) * 2006-04-17 2007-11-29 Siliconware Precision Industries Co., Ltd. Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20120012880A1 (en) * 2011-05-30 2012-01-19 Lee Gun Kyo Light emitting device module and lighting system including the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
JP3619065B2 (ja) * 1999-07-16 2005-02-09 株式会社山武 圧力センサ
JP2001068741A (ja) * 1999-08-24 2001-03-16 Toshiba Electronic Engineering Corp 半導体発光装置
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6483161B1 (en) * 2001-08-14 2002-11-19 Sumitomo Electric Industries, Ltd. Submount with filter layers for mounting a bottom-incidence type photodiode
JP2003142699A (ja) * 2001-11-06 2003-05-16 Sumitomo Electric Ind Ltd サブマウント及びこれを用いた光受信器
JP2003209279A (ja) * 2002-01-11 2003-07-25 Mitsubishi Electric Corp 光モジュール
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US6935792B2 (en) * 2002-10-21 2005-08-30 General Electric Company Optoelectronic package and fabrication method
WO2005011072A1 (en) * 2003-06-24 2005-02-03 Emcore Corporation Mechanical protection for semiconductor edge-emitting ridge waveguide lasers
EP1587151A3 (en) * 2004-04-17 2011-09-28 LG Electronics, Inc. Semiconductor light emitting device and fabrication method thereof
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
JP2007033698A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 光学部品実装用サブマウント、及び光送受信モジュール
JP4762729B2 (ja) * 2006-01-13 2011-08-31 シャープ株式会社 半導体レーザ素子の実装構造
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US8259460B2 (en) * 2006-06-08 2012-09-04 Koninklijke Philips Electronics N.V. Submount for electronic components
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907151A (en) * 1996-05-24 1999-05-25 Siemens Aktiengesellschaft Surface mountable optoelectronic transducer and method for its production
US20070273019A1 (en) * 2006-04-17 2007-11-29 Siliconware Precision Industries Co., Ltd. Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20120012880A1 (en) * 2011-05-30 2012-01-19 Lee Gun Kyo Light emitting device module and lighting system including the same

Also Published As

Publication number Publication date
KR20150020278A (ko) 2015-02-25
US20140319677A1 (en) 2014-10-30
EP2859583A1 (en) 2015-04-15
EP2859583A4 (en) 2016-07-20
JP2015529965A (ja) 2015-10-08
WO2013184152A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
US11762146B2 (en) Photonics fabrication process performance improvement
US9360623B2 (en) Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
US7851818B2 (en) Fabrication of compact opto-electronic component packages
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
TW201335648A (zh) 基底上的光學平台及其形成方法
US20220115563A1 (en) Light-emitting diode and method for manufacturing thereof
EP2807509B1 (en) Glass-silicon wafer-stacked opto-electronic platforms
CN108054182B (zh) 一种化合物半导体硅基混合器件及其制备方法
US11340398B2 (en) Waveguide structure and optoelectronic device comprising the same
EP1466348A2 (en) Optical chip packaging via through hole
US10748844B2 (en) Stress isolation for silicon photonic applications
CN103650130A (zh) 用于电子、光电、光学或光子部件的底座
US20140029890A1 (en) Optical system with integrated photodetectors
US20210384700A1 (en) Method for Processing a Laser Device
US20040008947A1 (en) Photodiode, optical receiver device including the same, and method of making the photodiode
JP2010199324A (ja) 半導体レーザ素子アレイの実装構造
JP7132073B2 (ja) 光デバイス
US11835757B2 (en) Optoelectronic package and method for manufacturing the same
JP4038669B2 (ja) 光受信器及びその製造方法
JP4438038B2 (ja) 面型受光素子、およびその製造方法
CN101996947B (zh) 一种硅基光电器件集成方法
CN113113838B (zh) 集成激光器件及其制备方法
US12038610B2 (en) Wafer-level optoelectronic packaging
TW202434927A (zh) 形成光子半導體裝置之方法、及光子半導體裝置系統
KR100480305B1 (ko) 광통신 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140319