CN102341906A - 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少 - Google Patents

通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少 Download PDF

Info

Publication number
CN102341906A
CN102341906A CN200980157723XA CN200980157723A CN102341906A CN 102341906 A CN102341906 A CN 102341906A CN 200980157723X A CN200980157723X A CN 200980157723XA CN 200980157723 A CN200980157723 A CN 200980157723A CN 102341906 A CN102341906 A CN 102341906A
Authority
CN
China
Prior art keywords
siliceous
threshold value
semiconductor
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980157723XA
Other languages
English (en)
Other versions
CN102341906B (zh
Inventor
S·克朗霍尔兹
A·奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical Advanced Micro Devices Inc
Publication of CN102341906A publication Critical patent/CN102341906A/zh
Application granted granted Critical
Publication of CN102341906B publication Critical patent/CN102341906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

在增强沉积均匀性的基础上，为晶体管的一类型可选择性提供阈值调整半导体材料，如硅/锗合金。为此目的，可沉积半导体合金在任何晶体管的有源区，随后可在高度可控的图案化模式的基础上图案化。因此，可降低阈值变异。

Description

通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少
技术领域
总的来说，本发明是有关包含先进的晶体管元件的复杂的集成电路，其包括包含含金属电极和相比栅极电介质(如二氧化硅以及氮化硅)增加的介电常数的高-K栅极电介质的高电容栅极结构。
背景技术
先进的集成电路的制造，如CPU，储存器件，ASICs(applicationspecific integrated circuits，专用集成电路)和之类的，需要大量的电路元件以依据指定的电路布局形成在给定的芯片区域上，其中场效晶体管代表电路元件之一重要类型，其实质确定集成电路的性能。一般来说，目前实行的多个工艺技术，其中对于包括场效晶体管的复杂的电路的很多种类而言，鉴于运行速度和/或功耗和/或成本效益，MOS技术由于优越的特性，是目前前途最有希望的方法之一。在制造复杂集成电路，使用例如，MOS技术，数百万晶体管，例如，n-沟道晶体管和/或p-沟道晶体管，形成在包括结晶半导体层的衬底上。场效应晶体管，不论是否考虑n-沟道晶体管或p-沟道晶体管，通常包括所谓的PN结，通过高掺杂区域的接口形成，称为漏和源区域，稍掺或不掺区域，如沟道区域，置于毗邻高掺杂的区域。在场效应晶体管，沟道区域的导电，即导电沟道的驱动电流能力，是通过邻近沟道区域形成的栅电极控制和通过薄绝缘层由此分离。导电沟道形成后沟道区域的导电性，由于适当的控制电压应用于栅电极，取决于掺杂浓度，电荷载体的流动性，和-在晶体管宽度方向的沟道区域的给定扩展-源极和漏极区域之间的距离，也被称为沟道长度。因此，控制电压应用于栅电极之后，在绝缘层下，结合迅速创建导电沟道的能力，沟道区域的导电性实质影响MOS晶体管的性能。因此，创建沟道的速度，此取决于栅电极的导电性，和沟道电阻率实质确定晶体管特性，沟道长度的缩放-与其相关的沟道电阻率的减少和栅极电阻率的减少-是占主导地位的设计标准，以完成集成电路的运行速度的增加。目前，由于硅实质的无限可用性，硅和相关材料的特点，和在过去50年积累的工艺和经验，绝大多数集成电路在硅的基础上制造。因此，在可预见的将来为大众产品设计的电路产生，硅可保持选择的材料。在制造半导体器件，硅的重要性的原因之一是硅/二氧化硅接口的优越的特点，可实现不同的区域彼此的可靠的电气绝缘。在高温，硅/二氧化硅接口稳定，从而使随后高温度工艺的性能，如需要的例如为退火周期，以激活掺杂物和固化晶体损伤，而不牺牲接口的电气特性。
对于上文指出的原因，最好使用二氧化硅作为场效应晶体管的分离栅电极的栅极绝缘层，常由从硅沟道区域的多晶硅或其他含金属材料组成。在稳定提高场效应晶体管的器件性能，沟道区域的长度不断下降以提高切换速度和驱动电流能力。因通过提供栅电极的电压控制晶体管性能以反转沟道区域的表面到足够高的电荷密度，对于给定的供应电压提供了所需的驱动电流，通过栅电极形成的电容器提供的一定程度的电容耦合，沟道区域和之间的二氧化硅必须被维持。结果，减少沟道长度需要增加的电容耦合，以避免在晶体管操作的所谓的短沟道行为。短沟道行为可能导致增加的泄漏电流和沟道长度上的阈值电压的显着依赖。用相对较低的供应电压活性缩小晶体管器件，从而降低的阈值电压可能受到漏电流的指数增加，同时也需要栅电极的增强电容耦合到沟道区域。因此，为栅极和沟道区域之间的所需的电容必须相应减少二氧化硅层的厚度。例如，约为0.08μm的沟道长度，可能需要二氧化硅制成的栅极电介质薄约1.2纳米。虽然有极短沟道的高速晶体管元件的普遍使用可能限制高速应用，而有较长的沟道的晶体管元件可用于不太重要的应用，如存储晶体管元件，通过超薄二氧化硅栅极绝缘层的电荷载体的直接隧穿造成的相对较高的漏电流可能达到在范围的氧化层厚度的值或1-2nm，可能不再兼容性能驱动电路的要求。
因此，取代二氧化硅，或其至少一部分，已考虑栅极绝缘层的材料，特别是极薄的二氧化硅栅极层。可能的替代电介质包括显示显着较高的介电常数的材料，使相应形成栅极绝缘层的物理上较大厚度尽管如此提供电容耦合，通过非常薄的二氧化硅层获得。一般情况下，实现指定的电容耦合二氧化硅要求的厚度，被称为电容等效厚度(CET)。因此，在乍看之下，似乎只以高-k材料更换二氧化硅是直接的的方式来获取1纳米和更小的范围的电容等效厚度。
因此建议，以高介电常数的材料，如K约25的氧化钽(Ta2O5)，K约150的锶钛氧化物(SrTiO3)，氧化铪(HfO2)，HfSiO，氧化锆(ZrO2)，以及类似的取代二氧化硅。
此外当推进到先进的基于高k电介质的栅极结构，晶体管性能也可通过为栅电极提供适当的导电材料而提高，以取代通常使用的多晶硅材料，因为多晶硅可能遭受接口至栅极介质邻域的电荷载体耗尽，从而减少沟道区域和栅电极之间的有效电容。因此，已建议栅极堆栈，其中高k介电材料提供增强的电容，即使相比二氧化硅层不是太关键的厚度，而另外维持漏电流在可接受的水平。另一方面可形成含金属非多晶硅材料，如氮化钛，氧化铝和之类的，从而直接连接到高k电介质材料，因此实质避免了耗尽区的存在。因为通常晶体管的低阈值电压代表导电沟道形成在沟道区域的电压，希望获得高驱动电流，通常各自沟道的可控性要求复杂的横向掺杂轮廓和掺杂梯度，至少在PN结邻域。因此，通过离子注入通常形成所谓的光环区域，以引进掺杂种其导电类型对应其余沟道的导电类型和半导体区域，从而形成各自的扩展和深的漏极和源区域后“加强”产生的PN结掺杂梯度。这样，晶体管的阈值电压明显决定沟道的可控性，其中可为减少的栅极长度观察阈值电压的重大变异。因此，通过提供适当的光环注入区域沟道的可控性增强，从而也减少阈值电压的变异，也称为阈值滚降(roll off)，也减少具有在栅极长度变异的晶体管性能的显着变异。由于通过接触栅极电介质材料的栅极材料的功函数，显着的影响晶体管的阈值电压，必须保证关于晶体管的导电类型的有效的功函数的适当的调整。
例如，适当的含金属栅电极材料如氮化钛，氧化铝之类的频繁使用，其中可调整相应的功函数，以适当晶体管的一类型，如n-沟道晶体管，而p-沟道晶体管可需要不同的功函数和因此不同处理的含金属电极材料，以获得所需的阈值电压。
在这种情况下，需要复杂和精良的制造模式以提供不同的栅电极材料在符合不同晶体管类型的要求。基于这个原因，通过在高-k电介质材料和晶体管器件的沟道区域之间的接口提供专门设计的半导体材料，也已建议适当调整晶体管器件的阈值电压以适当地“适应”专门设计的半导体材料的带隙至含金属栅电极材料的功函数，从而获得晶体管所需的低阈值电压。通常情况下，通过外延生长技术，可提供相应的专门设计的半导体材料，如硅/锗和之类的，可能也存在一个额外的复杂的工艺步骤，但相比不同的含金属栅极电极材料的提供，可以提供降低的整体工艺复杂性或在获得适当的晶体管特性可提供更大的灵活性。
然而，事实证明，提供阈值调整半导体合金的制造序列，在半导体芯片或衬底，阈值变异上可有重大影响，将在参考图1A至1D详细解释。
图1A示意说明半导体器件100的横截面视图，包括衬底101，其上形成具有适当的厚度的含硅半导体材料103，其中和其上形成晶体管元件。在这个例子所示，埋绝缘层102，例如二氧化硅材料的形式，位在衬底101和含硅半导体层103之间。此外，隔离结构104，如浅沟槽隔离，形成在半导体层103之中以定义第一结晶“有源”区域103A和第二有源区103B。在这背景下，有源区理解为一种半导体材料，在其中创建适当的掺杂轮廓，从而为一或更多的晶体管元件形成PN结。在这个例子所示，第一有源区103A可对应p-沟道晶体管，而第二有源区103B可对应于n-沟道晶体管。此外，可形成掩膜层105，例如，在二氧化硅材料之类的形式，以至少覆盖第一和第二有源区103A，103B，而取决于形成掩膜层105的工艺可暴露隔离结构104。此外，提供蚀刻掩膜106，例如，抗蚀掩模(resist mask)的形式，其覆盖第二有源区103B和暴露第一有源区103A。
如图1A所示的半导体器件100通常是在以下工艺技术的基础上形成。首先，行之有效的光刻，蚀刻，沉积，平坦化和退火技术的基础上形成隔离结构104，其中，例如，光刻工艺的基础上在半导体层103形成沟槽，随后以合适的绝缘材料(如二氧化硅，氮化硅，等等)填充。移除多余材料和平坦化表面构形后，通常是使用适当的掩膜模式，通过执行活性注入序列，继续进一步的处理，以引入相应的掺杂种在有源区103A，103B产生基本掺杂浓度对应其中以及其上形成的晶体管的类型。激活掺杂种和重结晶注入引起的损伤后，通过形成掩膜层105(例如氧化工艺等等的基础上)继续进一步处理。接下来，通过采用光刻技术形成抗蚀掩模106，以暴露部分掩膜层105，其在蚀刻工艺107移除，其可执行为当掩膜层105是由二氧化硅组成时使用例如氢氟酸(HF)湿化学蚀刻步骤。此外，移除蚀刻掩膜106后，可处理暴露的表面区以为硅/锗合金的选择性沉积准备第一有源区103A，硅/锗合金为结合在后制造阶段形成的含金属电极材料用于调整阈值电压或带隙能量的适当设计。
图1B示意的说明在选择性外延生长工艺108的半导体器件100，其中按照行之有效的方法选择工艺参数，使显着材料沉积可限制在暴露的有源区103A，而电介质表面区的材料沉积可能是微不足道的。因此，在选定的外延生长工艺108中，硅/锗合金109可选择性地在有源区103A上形成，而可抑制隔离结构104上和掩膜层105上其沉积。例如，在复杂的应用，硅/锗合金109可提供厚度约10nm或更小，而锗浓度可约25原子百分比。应该意识到硅/锗合金109的材料组成以及其厚度，对最后得到的阈值电压和因此最后得到的晶体管特性可有重大影响。
图1C示意图说明在进一步先进的制造阶段的半导体器件100。如图所示，器件100暴露在蚀刻环境110，例如，在湿化学蚀刻环境的形式提供，其中掩膜层105(参见图1B)选择性移除有关有源区103B的材料和以前沉积的硅/锗合金109。例如，氢氟酸的基础上执行蚀刻工艺110，其可以关于材料103B和109的高度的选择性移除二氧化硅材料。此后，通过形成栅电极结构和完成基本的晶体管配置可继续进一步的处理。
图1D示意说明了在先进的制造阶段的半导体器件100。在这个阶段，p-沟道晶体管150A形成在有源区103A中和之上和n沟道晶体管150B形成在有源区103B中和之上。晶体管150A，150B包括包含栅极绝缘层151B的电极结构151，如前所述，包括高k电介质材料。此外，含金属电极材料，如氧化铝，氮化钛之类的，可形成在栅极绝缘层151B上，接着是进一步的电极材料如多晶硅151C。如图所示，在p-沟道晶体管150A，栅极绝缘层151B形成在硅/锗合金109上，使晶体管150A的阈值电压，即形成在沟道区域153的导电沟道上的电压，可通过合金109和材料151B和151A的特性结合漏极和源极区域154相应的特性确定，如前所述，也可在复杂的掺杂轮廓的基础上形成。另一方面，晶体管150B的沟道区域153的带隙配置是适当的接合材料151B，151A。
行之有效的制造技术的基础上，包括栅极绝缘层151B，电极材料151A和多晶硅材料151C的沉积和使用先进的光刻和蚀刻技术的使其图案化，可形成晶体管150A，150B。此后，可以结合形成间隔结构152的制造序列执行相应的注入序列，以为漏和源区域154适当定义纵向和横向的掺杂轮廓。在用于激活掺杂物和重结晶注入损伤的相应退火工艺后，如果需要，通过在漏极和源极区域154和多晶硅材料151C形成金属硅化区域(未显示)，可完成基本晶体管配置。
通过提供硅/锗合金109也可有效地调整p-沟道晶体管150A的阈值电压，可观察到p-沟道晶体管的阈值电压显着的变异，特别是可观察在高密度封装器件区和器件区的p-沟道晶体管的阈值电压的重大偏差。因此，对于复杂的应用需要50纳米和更小的栅极长度的高缩放晶体管元件，由于在传统的工艺流程中获得的高阈值变异，调整包括先进的高-K金属栅电极结构的晶体管的阈值电压的传统的战略可能不甚理想。
鉴于上述情况，本发明是针对制造技术和半导体器件，其中沟道区域中提供的半导体合金的基础上可实现有效的阈值调整，同时可避免或至少减少以上所指出的或多个问题的影响的各种方法。
发明内容
一般情况下，本发明提供半导体器件和制造技术，其中包括阈值调整半导体合金的晶体管的阈值变异，可通过减少在阈值调整半导体材料的沉积的工艺非均匀性而显着减少。为此，在外延生长工艺中“图案负载(pattern loading)的程度”用于沉积阈值调整半导体材料可降低，从而在个别半导体芯片和整个衬底获得高度均匀性。在这方面，“图案负载”一词，可以被理解为在沉积工艺取决于区的“邻域”的层度和/或材料成分的变异的效果，其上沉积相应的材料。也就是说，通常情况下，沉积行为可取决于局部的沉积条件，反过来可通过沉积区的邻域确定，其中，尤其是可观察到高密度封装器件区和非高密度封装器件区之间的显着差异。因此，依据披露的原则，通过以更“全局”的方式沉积阈值调整材料和在随后的均匀和可控图案化序列的图案化，相应的局部沉积条件可更均匀。
在此披露的例示的方法包括在第一含硅结晶半导体区域和第二含硅结晶半导体区域上形成含硅半导体合金层。该方法还包括从所述第二含硅结晶半导体区域选择性地移除所述含硅半导体合金层。此外，该方法包括在所述含硅半导体合金层上形成第一晶体管的第一栅电极结构，其中所述第一栅电极结构包含高k电介质栅极绝缘层和形成在所述高k电介质栅极绝缘层上的含金属栅电极材料。最后，该方法包括在所述第二含硅结晶半导体区域上面形成第二晶体管的第二栅电极结构，其中所述第二栅电极结构包括高k电介质栅极绝缘层和形成其上的含金属栅电极材料。
在此披露的另例示的方法包括在在第一和第二含硅半导体区域形成阈值调整半导体材料。此外，通过使用注入掩膜覆盖所述第一含硅半导体区域，引入掺杂种至所述第二含硅半导体区域中。该方法还包括在所述注入掩膜的基础上，从所述第二含硅半导体区域选择性地移除所述阈值调整半导体材料。最后，该方法包括在所述阈值调整半导体材料上形成第一晶体管的第一栅电极结构和在所述第二含硅半导体区域上形成第二晶体管的第二栅电极结构，所述第一和第二栅电极结构包括高-k介电质材料和形成在所述高k电介质材料上的含金属电极材料。
在此披露的又另例示的半导体器件包括第一器件区包括定义大约100纳米或更小的间距的多个密集第一p-沟道晶体管。每个所述第一p-沟道晶体管形成在第一含硅半导体区域内及上面，并包含阈值调整半导体合金的第一层在每一所述第一p-沟道晶体管的沟道区域内。所述半导体器件还包括第二器件区包括定义大于100纳米的间距的多个第二p-沟道晶体管，其中每个所述第二p-沟道晶体管形成在第二含硅半导体区域内及上面，并包含所述阈值调整半导体合金的第二层在每一所述第二p-沟道晶体管的沟道区域内。此外，至少一材料组成的均匀程度和阈值调整半导体合金的第一和第二层的层厚度约为±2％。
附图说明
本明的进一步实施方式定义于附加的权利要求以及参考以下结合附加图式的说明会更理解，且其中：
图A至1D示意性的说明依据现有技术的提供阈值调整硅/锗合金的各个制作阶段的包括p-沟道和n-沟道晶体管的先进的半导体器件的横截面视图；
图2A至2E示意性的说明依据说明性的实施例的具有增强的均匀在相应的半导体区域上选择性地形成阈值调整半导体合金的各个制作阶段的半导体器件的横截面视图；
图2F示意性的说明依据进一步说明性的实施例的形成相应的隔离结构之前可形成阈值调整半导体合金的半导体器件的横截面视图；
图2G到2K示意性的说明依据说明性的实施例的用于在有源区定义基本掺杂使用的注入掩膜的基础上可形成阈值调整半导体合金的各个生产阶段的半导体器件的横截面视图；
图2L示意性的说明依据说明性的实施例的半导体器件，其中提供阈值调整半导体合金后可形成隔离结构；
图2M示意性的说明在进一步的先进的制作阶段的半导体器件的横截面视图，其中依据说明性的实施例多个p-沟道晶体管可相对于材料成分和/或层厚度的具有减少的变异程度的阈值调整半导体合金。
具体实施方式
虽然本发明是参阅以下具体实施方式所述的实施方式及附图来说明，应了解以下具体实施方式及附图并非用以限制本文所披露的具体说明的实施方式的主要内容，而所述的说明实施方式仅示范本发明的各种态样，其范畴是通过附加的权利要求来定义。
一般而言，本文中所披露的标的提供了半导体器件和技术，其中复杂的栅电极结构，可在高k电介质材料和电极包含电极材料的基础上在早期制造阶段形成。在这种情况下，通过在相应晶体管的沟道区域提供适当的半导体材料可调整一种晶体管类型的阈值电压，可在具有增强均匀性的制造工艺的基础上完成，从而减少阈值的变异，其可通过在层厚度即使是很小的偏差和/或约±5％的材料组成造成。也就是说，如前参照半导体器件100所解释，在传统的制造战略中，相对于相应目标值对于层厚度和/或锗浓度具有约5％的变异的硅/锗合金的提供可能会导致显着的阈值变异，可能无法兼容复杂的集成电路的要求，其中约50纳米及以下的关键尺寸的基础上可形成晶体管。人们已经认识到，在形成阈值调整半导体合金的沉积工艺中这种图案(pattern)相关的均匀性可重大影响产生的阈值变异，特别是关于包括高密度封装晶体管元件的器件区和具有不太关键的堆积密度的器件区。因此，依据一些说明性的实施例，可在先进的表面条件的基础上执行形成阈值调整半导体合金的关键的外延沉积工艺，即关于沉积表面区和非沉积区的均匀性增加程度，使可增加半导体合金的均匀性的产生的程度。在这方面，均匀性程度可理解为相应参数的给定目标值的约±3％的偏差。例如，阈值调整半导体材料的材料组成可变化约3％或以下，即±3％相比于目标值，可取自大量的相应的材料样品定义平均值。在其他情况下，关于相应目标厚度，层的厚度可偏离约±3％或以下。
在一些说明的实施例中，均匀性增强程度可通过以“非选择性”的方式沉积阈值调整半导体合金而完成，其中，半导体合金可沉积在任何类型的晶体管的有源区域上和随后可从一种类型晶体管(如，可控良好的蚀刻工艺的基础上的n沟道晶体管)移除。应该明白这个词“非选择性”沉积也可指其中虽然结晶半导体表面和电介质的表面区之间可实现选择性的程度的情况，其可以隔离结构等等的形式提供。因此，即使半导体合金的沉积可能限于结晶半导体表面，可实现在整个半导体芯片或包括多个半导体芯片的衬底显着提高沉积条件，因为在局部范围上可实现非常相似的沉积条件如晶体管通常的两种类型可位在靠近，不论是考虑高密度封装或非高密度封装的器件区域。在其他说明的实施例，以高度非选择性的方式沉积半导体合金后可形成隔离结构，从而进一步增强沉积条件的均匀性。在本文中所披露的一些说明性的实施例，可实现半导体合金的图案化，而无需额外的光刻步骤，从而提供高效的整体生产流程。
参考图2A至2N，现在将更详细的描述实施例，其中如果需要，也可参考图1A至1D。
图2A示意性的说明半导体器件200的横截面视图，包括衬底201和含硅半导体层203。此外，在一些说明性的实施例，例如如图2a所示，器件200的至少一部分包括SOI架构，其中埋绝缘层202可在衬底201和含硅半导体层203之间。然而，应察知本文中所披露的原理也容易适用于“大块(bulk)”的配置，其中可以省略埋绝缘层202，至少在器件200一些器件区。此外，隔离结构204，如浅沟槽隔离，可提供在半导体层203中，从而定义第一有源区203A和第二有源区203B。在图中所示的实施例，有源区203A，203B可包括用于定义仍形成在有源区203A，203B之中及之上的相应的晶体管的导电类型的基本掺杂。在说明性的实施例，有源区203A可代表n-掺杂区域，以形成p-沟道晶体管。同样，有源区域203B可代表n-沟道晶体管的有源区。在以下，将讨论制造序列，其中阈值调整半导体合金可选择性形成在有源区203A上，以为其中形成的晶体管提供相应的阈值电压。然而，应察知，依据不同的整体器件和工艺要求，用于调整阈值电压的相应机制可被应用在形成在有源区203B的晶体管或两个晶体管。
此外，关于迄今描述的组件和关于其形成的任何制造技术，相同的准则可适用如前参考半导体器件100所述的。在所示的实施例，形成隔离结构204和在有源区203A，203B定义基本掺杂之后，器件200可受清洗工艺200，其可在建立良好的湿化学配方的基础上进行。例如，可移除在前面的生产步骤已形成的任何原生氧化物。
图2B示意性的说明在外延生长工艺208的半导体器件200，其中半导体合金209，例如以硅/锗材料和之类的形式，可在相对于传统战略增强均匀性的表面状况的基础上沉积。也就是说，在说明性的实施例，可在良好建立的工艺参数的基础上进行外延生长工艺208，如“选择性”沉积方法，其中在暴露的晶体表面区域上可实质上出现材料附着，如，区域203A，203B，而电介质表面区上明显的材料沉积，如隔离结构204可被抑制。从这个意义上说，工艺208可作为选择性外延生长工艺，然而，其中，半导体合金209可相对于有源区203A，203B以非选择性的方式形成。也就是说，与传统方法相反，直接在区域203A，203B的表面区的任何前驱材料的沉积速率和/或存在可很类似，甚至整个衬底201，因为有源区203A的沉积的局部邻域可以是类似的，不论在相应的器件区的整体堆积密度，因为通常一个或多个进一步晶体管元件或有源区是位在靠近区域203A，如区域203B，其上材料209的沉积是传统方式抑制。因此，相应的“边缘条件“对于对应晶体管型的任何有源区，可以是相似的，而材料209的沉积是必需的。因此，材料209的厚度209T相比整个衬底201的相应的代表性的平均值，可有高度均匀性且变化约±3％或更低。在其他说明性的实施例，厚度的变化可甚至为约2％更少。例如，半导体合金209可代表具有约10纳米更少的厚度的硅/锗合金，例如9nm而锗浓度可约25at.％和更少，取决于结合相应的含金属电极材料提供的二极管带隙偏离(off-set)。因此，由于在沉积工艺208中气体流量的增强的均匀性，也可增强材料组成的变异，即，取决于使用的半导体合金209型，可减少各组件(如硅，锗和之类的)的比例，并相对代表性的平均值或目标值可在约±3％或更少之内。
图2C示意性的说明在进一步先进的制造阶段的半导体器件200的横截面视图。如图所示，掩膜层205形成在半导体层209上和可包括任何适当的材料，如二氧化硅，氮化硅，等等。在一些说明性的实施例，掩膜层205可形成材料209的氧化物，因此相应的组件也可沉积在掩膜层205。完善沉积技术的基础上，可形成层205，如等离子辅助CVD(化学气相沉积)热激活CVD和之类的。在其他情况下，可执行氧化工艺例如，热氧化，等离子体辅助氧化，湿化学氧化之类的，其中相应氧化工艺的高度可控，可使初始层209的材料消耗精确控制。也就是说，由于多个氧化方法的众所周知的和稳定的氧化率，材料消耗的程度可事先确定和可在沉积适当的初始厚度的层209时考虑。由于相应的氧化工艺的高度均匀性，其些氧化工艺的基础上，掩膜层205的氧化可实质没有助于额外的总体工艺非均匀性。
图2D示意性的说明在制造阶段的半导体器件200，其中可提供掩膜206以便覆盖有源区203A和形成其上的相应的材料层209和205，而暴露的有源区203B和形成其上的相应的材料至蚀刻环境207，此设计以移除至少掩膜层205的材料。在实施例中所示，可进行蚀刻工艺207以相对于材料209选择性地移除材料205，当掩膜层205是由二氧化硅组成时，例如在氢氟酸的基础上，材料209可完成。在其他情况下，可以使用任何其他的选择性蚀刻方法以便有选择性地移除层205的暴露部分。
图2E示意性的说明半导体器件200，当暴露在进一步的蚀刻环境212，其可在相对于至少掩膜层205选择性移除层209的材料的适当蚀刻化学的基础上建立。在说明性的实施例，化学剂的基础上，蚀刻工艺212可进行为湿化学蚀刻工艺使去除材料209，如硅/锗合金选择性对于可由二氧化硅，氮化硅等组成的掩膜层205。在蚀刻工艺212中可以适当地选择工艺参数，如化学剂的浓度，处理时间和之类的，因此不会过分消耗有源区203B的材料。在一说明性的实施例，在已知的移除抗蚀材料的化学品，四甲基氢氧化铵(TMAH)的基础上可进行蚀刻工艺212，然而，四甲基氢氧化铵(TMAH)也可有效地去除硅基材料并在较高浓度与在高温下提供。此外，相对于二氧化硅和氮化硅材料，TMAH也可出现明显的选择性。因此，以高度的可控性可移除层209而不影响有源区203A上的材料层209的完整性，即使可在蚀刻工艺212移除抗蚀掩模206(参见图2D)。在其他情况下，开始蚀刻工艺212前可移除抗蚀掩模以进一步提高整个工艺均匀性。因此，在暴露有源区203B的图案化序列时，可在掩膜层205的基础上保持材料209的整体完整性。此后，掩膜层205可从有源区203A上面移除，其中可应用类似的工艺技术，如之前参照半导体器件100解释蚀刻工艺110(参见图1C)。暴露半导体合金209后，形成复杂的栅电极结构的工艺技术的基础上可继续进一步处理，如前所述。
图2F示意性的说明依据进一步的说明性的实施例的半导体器件200，其中形成隔离结构之前，可建立对区域203A，203B的基本掺杂。此外，器件200可暴露到外延生长工艺208以在任何适当沉积方法的基础上形成半导体合金209，其中由于缺少隔离结构则可实现进一步沉积条件的强化程度。因此，也在这种情况下，相对于材料的组成和层的厚度，可提供具高度均匀性的材料209，如前所述。形成半导体合金209后，通过图案化层209和形成隔离结构可继续进一步处理，其中，用于维持增强的工艺均匀性的适当的制造战略可在后面参考图2L说明。
参考图2G到2J，现在进一步描述说明的实施例，其中，阈值调整半导体合金的图案化可在用于定义在有源区之一的基本掺杂浓度的注入掩膜基础上完成。
图2G示意性的说明在制造阶段的半导体器件200，其中一说明性的实施例，可形成隔离结构204以分离有源区203A，203B，然而，同时，可能尚未建立相应的基本掺杂水平。在其他说明性的实施例，在这制造阶段可不形成隔离结构204，如虚线所示，而可在以后的制造阶段形成，如前参考图2F所述，将参考图2L详细解释。此外，器件200暴露到工艺208的沉积环境，以形成具有优越均匀性的半导体合金209，如前解释。应该认识到半导体合金209可不形成在隔离结构204上，如果在这制造阶段已经存在。
图2H示意性的说明在进一步先进的制造阶段的半导体器件200。如图所示，掩膜层205可形成在半导体合金209上，其中掩膜层205可由任何适当的材料组成，如前所述。此外，可以抗蚀掩模的形式提供注入掩膜214A以暴露有源区203A，即其上形成掩膜层205，而覆盖有源区203B。此外，器件200受离子注入工艺213A旨在引入掺杂种到有源区203A，其可在行之有效的注入方法的基础上完成，然而，其中，可相对于半导体合金209和掩膜层205的存在适当地调整相应的工艺参数，如注入能源，等等。然而，通常可提供适度小的层厚度的两种材料层，使相应的适应可在传统战略的基础上很容易地就完成。
图2I示意性的说明在进一步先进的制造阶段的半导体器件200，其中注入掩膜214A(参见图2H)去除后，进一步的注入掩膜214B可暴露有源区域203B，即形成其上的材料层205，209，而覆盖形成在有源区203A上的相应材料层。此外，可执行注入工艺213B以依据整体器件要求引入掺杂种到有源区203B。
图2J示意性的说明当暴露在蚀刻环境207的半导体器件200，例如以湿化学蚀刻环境的形式提供，其中注入掩膜214B的基础上可图案化掩膜层205。因此，可避免图案化掩膜层205的任何额外的光刻步骤，从而有助于非常高效的整体工艺流程。
图2K示意性的说明当暴露在蚀刻环境212的半导体器件200，用于掩膜层205的基础上从有源区203B上移除半导体合金209的暴露部分。相对于蚀刻工艺212的任何工艺方法，可适用相同的准则，如前所述。另外，在这种情况下，在高效率的制作流程的基础上可提供具高度均匀性的半导体合金209，而无需任何额外的光刻步骤。蚀刻工艺212后，可继续进一步的处理，如前所述，即可移除掩膜层205和可通过形成先进的栅电极结构继续进一步处理，如前参考晶体管元件150A，150B(参见图1D)解释。
图2L示意性的说明依据进一步说明的实施例的半导体器件200，其中图案化半导体合金209后的隔离结构204。例如，在上面参考图2G到2K描述的工艺序列中，形成隔离结构之前，半导体合金209可在注入掩膜的基础上图案化，而在另一些情况下，在区域203A，203B中形成基本掺杂浓度后可图案化半导体合金209，如参考图2F解释。在任何的这些情况中，在半导体合金209和掩膜层205的剩余部分的基础上，可继续进一步的处理，其可保持从而提高材料209的完整性，以在提供隔离结构204的制造序列中减少任何可能存在的工艺非均匀。在一说明性的实施例中，如图2L说明的停止层215，即可形成蚀刻停止材料和/或CMP(化学机械抛光)停止材料，如氮化硅材料，其可在任何适当的沉积方法的基础上沉积。依据整个工艺的策略，如果需要的话，器件200的表面构形可平坦化，而在其他情况下，层215的基础上可继续进一步处理而不用进一步表面处理。因此，该层215可作为进一步处理的平台，即行之有效的沉积方法的基础上定义蚀刻掩膜和蚀刻沟槽到半导体层203和填充此物的序列。此后，可移除任何多余的材料，例如通过CMP，其中层215可以为停止层。此后，层215的残留可被移除，其中掩膜层205可仍然保持半导体合金209的完整。此后，掩膜层205可被移除，举例来说，任何工艺技术的基础上，如前面描述的，并在此后可继续进一步的处理形成复杂的栅电极结构。
图2M示意性的说明在先进制作阶段的半导体器件200。如图所示，器件200可包括包含多个第一晶体管250A的第一器件区域270A，如p-沟道晶体管，以及一个或多个n-沟道晶体管，250B。此外，可提供第二器件区270B，其中可形成多个第三晶体管250C，如p-沟道晶体管，可能组合一个或多个n-沟道晶体管(未显示)。在实施例中所示，晶体管250A，250C可代表其中有形成阈值调整半导体合金209的先进的晶体管元件，以提供如前面所讨论的所需的晶体管特性。在另一方面，晶体管250B可以代表晶体管，其中半导体合金的基础上相应的阈值调整可以不是必需的。晶体管250A，250B和250C可各包括栅电极结构251，其可依序包括高k电介质材料的基础上形成的栅极绝缘层251A，如前所述。此外，含金属电极材料251A，如氧化铝，氮化钛和之类可形成在相应的栅极绝缘层251B上，其中，如果需要的话，额外的电极材料，如多晶硅材料和之类251C可形成在电极材料251A上。此外可提供先进的漏极和源极区域254以获得所需的整体晶体管特性，如前面所讨论的。
任何适当的制造策略的基础上可形成晶体管250A，250B和250C，例如，正如前面所讨论的，其中，在每个晶体管250A，250C的半导体合金209的增强的均匀可提供产生的晶体管特性的优越的均匀性。例如，在器件270A，相邻的晶体管250A之间的距离或间距250P，可对应到最低临界距离，以获得所需的高堆积密度。例如，在复杂的应用，间距250P可约100纳米及以下，而栅极长度，即在图2M电极材料251A的横向延伸可约50纳米和更小。另一方面，取决于整体器件的要求，相邻的晶体管250C之间的相应的距离或间距可显着更高，然而不论相应的距离250P，250Q，相应半导体合金209的均匀的强化程度可提供减少的晶体管变异。如前所述，在半导体合金209的沉积期间，可在增强的工艺条件的基础上完成，因为在局部来说，对每个晶体管250C，250A可实现非常相似的邻域。例如，晶体管250B可以代表对各自晶体管250C，250A之一的“下一”邻域，从而在形成材料209的沉积工艺中提供类似的局部邻域，如先前解释。
因此，目前的披露提供半导体器件和制造技术，其中通过为每种类型的晶体管沉积材料在有源区上和其后在高度可控的图案化序列的基础上图案化半导体合金，可减少形成阈值调整半导体合金的沉积有关的非均匀。因此，包括高k电介质材料和含金属电极材料的复杂的栅电极结构可在早期制作阶段形成，即形成漏和源区域之前，阈值调整半导体合金的基础上，如硅/锗材料，其中在阈值调整材料的选择性形成的增强均匀可导致减少的阈值变异，即使考虑极其规模的半导体器件。
鉴于此说明，本发明的其它修改及变化对于此技术领域具有通常技艺人士是明显的。因此，可理解此说明仅为说明且为教示此技术领域具有通常技艺人士执行本文所教示的一般方法的目的。应了解的是，本文所描述及显示的内容的形式是视为目前较佳的实施方式。

Claims (25)

1.一种方法，包括下列步骤：
在第一含硅结晶半导体区域和第二含硅结晶半导体区域上形成含硅半导体合金层；
从所述第二含硅结晶半导体区域选择性地移除所述含硅半导体合金层；
在所述含硅半导体合金层上形成第一晶体管的第一栅电极结构，所述第一栅电极结构包含高k电介质栅极绝缘层和形成在所述高k电介质栅极绝缘层上的含金属栅电极材料；及
在所述第二含硅结晶半导体区域上面形成第二晶体管的第二栅电极结构，所述第二栅电极结构包括高k电介质栅极绝缘层和形成在所述第二栅电极结构的所述高k电介质栅极绝缘层上的含金属栅电极材料。
2.如权利要求1所述的方法，其中移除所述含硅半导体合金层包括在所述第一含硅结晶半导体区域上面选择性形成硬掩膜层和在所述硬掩膜层的基础上执行蚀刻工艺。
3.如权利要求2所述的方法，其中执行所述蚀刻工艺包括施以湿化学蚀刻方法。
4.如权利要求3所述的方法，其中执行所述蚀刻工艺包括四甲基氢氧化铵(TMAH)的基础上施以湿化学蚀刻方法。
5.如权利要求1所述的方法，进一步包括执行进一步的蚀刻工艺，以移除所述硬掩膜层。
6.如权利要求1所述的方法，其中形成所述含硅半导体合金层包含执行选择性外延生长工艺，以抑制横向分离所述第一和第二含硅结晶半导体区域的隔离结构上的材料沉积。
7.如权利要求1所述的方法，进一步包括在形成所述含硅半导体合金层之前形成隔离结构，其中，所述隔离结构横向分离所述第一和第二含硅结晶半导体区域。
8.如权利要求1所述的方法，进一步包括在形成所述含硅半导体合金层之后形成隔离结构，其中，所述隔离结构横向分离所述第一和第二含硅结晶半导体区域。
9.如权利要求1所述的方法，进一步包括在形成所述含硅半导体合金层后，引入第一掺杂种至所述第一含硅结晶半导体区域中和引入第二掺杂种至所述第二含硅结晶半导体区域中。
10.如权利要求9所述的方法，进一步包括在引入第一和第二掺杂种之前在所述含硅半导体合金层上面形成掩膜层。
11.如权利要求10所述的方法，进一步包括在引入所述第一掺杂种使用的注入掩膜的基础上，从所述第二含硅结晶半导体区域上面移除所述掩膜层。
12.如权利要求11所述的方法，进一步包括在形成所述含硅半导体合金层之前，形成在所述第一和第二含硅结晶半导体区域之间横向的隔离结构。
13.如权利要求11所述的方法，进一步包括在形成所述含硅半导体合金层之后，形成在所述第一和第二含硅结晶半导体区域之间横向的隔离结构。
14.如权利要求1所述的方法，其中所述半导体合金包括硅/锗合金。
15.一种方法包括：
在第一和第二含硅半导体区域形成阈值调整半导体材料；
通过使用注入掩膜覆盖所述第一含硅半导体区域，引入掺杂种至所述第二含硅半导体区域中；
在所述注入掩膜的基础上，从所述第二含硅半导体区域选择性地移除所述阈值调整半导体材料；以及
在所述阈值调整半导体材料上形成第一晶体管的第一栅电极结构和在所述第二含硅半导体区域上形成第二晶体管的第二栅电极结构，所述第一和第二栅电极结构包括高-k介电质材料和形成在所述高k电介质材料上的含金属电极材料。
16.如权利要求15所述的方法，其中从所述第二含硅半导体区域选择性地移除所述阈值调整半导体材料包括形成掩膜层，通过使用所述注入掩膜图案化所述掩膜层和通过使用所述图案化掩膜层作为蚀刻掩膜蚀刻所述阈值调整半导体材料。
17.如权利要求16所述的方法，其中蚀刻所述阈值调整材料包括执行湿化学蚀刻工艺。
18.如权利要求17所述的方法，其中在四甲基氢氧化铵(TMAH)的基础上进行所述湿化学蚀刻工艺。
19.如权利要求15所述的方法，进一步包括在形成所述阈值调整半导体材料之前，形成在所述第一和第二含硅半导体区域之间横向的隔离结构。
20.如权利要求15所述的方法，进一步包括在形成所述阈值调整半导体材料之后，形成在所述第一和第二含硅半导体区域之间横向的隔离结构。
21.如权利要求15所述的方法，其中所述阈值调整半导体材料包括硅/锗合金。
22.一种半导体器件包括：
第一器件区，包括定义大约100纳米或更小的间距的多个密集第一p-沟道晶体管，每个所述第一p-沟道晶体管形成在第一含硅半导体区域内及上面，并包含阈值调整半导体合金的第一层在每一所述第一p-沟道晶体管的沟道区域内；
第二器件区，包括定义大于100纳米的间距的多个第二p-沟道晶体管，每个所述第二p-沟道晶体管形成在第二含硅半导体区域内及上面，并包含所述阈值调整半导体合金的第二层在每一所述第二p-沟道晶体管的沟道区域内，其中至少一材料组成的均匀程度和所述阈值调整半导体合金的所述第一和第二层的层厚度约为加/减2％。
23.如权利要求22所述的半导体器件，其中所述第一和第二p-沟道晶体管的所述栅电极结构包括分别形成在所述阈值调整半导体材料的第一和第二层上面的高-k电介质材料，和形成在所述高k电介质材料上的含金属电极材料。
24.如权利要求22所述的半导体器件，其中所述阈值调整半导体材料的层的目标厚度大约是10纳米或更小。
25.如权利要求24所述的半导体器件，其中所述阈值调整半导体合金包括具有大约20原子百分比或更多的锗浓度的硅/锗合金。
CN200980157723.XA 2008-12-31 2009-12-29 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少 Active CN102341906B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008063402A DE102008063402B4 (de) 2008-12-31 2008-12-31 Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102008063402.6 2008-12-31
US12/637,112 2009-12-14
US12/637,112 US8236654B2 (en) 2008-12-31 2009-12-14 Reduction of threshold voltage variation in transistors comprising a channel semiconductor alloy by reducing deposition non-uniformities
PCT/EP2009/009307 WO2010076018A1 (en) 2008-12-31 2009-12-29 Reduction of threshold voltage variation in transistors comprising a channel semiconductor alloy by reducing deposition non-uniformities

Publications (2)

Publication Number Publication Date
CN102341906A true CN102341906A (zh) 2012-02-01
CN102341906B CN102341906B (zh) 2014-10-15

Family

ID=42234616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157723.XA Active CN102341906B (zh) 2008-12-31 2009-12-29 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少

Country Status (6)

Country Link
US (1) US8236654B2 (zh)
JP (1) JP5669752B2 (zh)
KR (1) KR101539416B1 (zh)
CN (1) CN102341906B (zh)
DE (1) DE102008063402B4 (zh)
WO (1) WO2010076018A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006886B4 (de) * 2009-01-30 2012-12-06 Advanced Micro Devices, Inc. Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
JP5605134B2 (ja) * 2010-09-30 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
US8609509B2 (en) * 2011-09-22 2013-12-17 Globalfoundries Inc. Superior integrity of high-k metal gate stacks by forming STI regions after gate metals
US8377773B1 (en) * 2011-10-31 2013-02-19 Globalfoundries Inc. Transistors having a channel semiconductor alloy formed in an early process stage based on a hard mask
US8541281B1 (en) 2012-08-17 2013-09-24 Globalfoundries Inc. Replacement gate process flow for highly scaled semiconductor devices
US8969190B2 (en) 2012-08-24 2015-03-03 Globalfoundries Inc. Methods of forming a layer of silicon on a layer of silicon/germanium
US9029919B2 (en) 2013-02-01 2015-05-12 Globalfoundries Inc. Methods of forming silicon/germanium protection layer above source/drain regions of a transistor and a device having such a protection layer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69609313T2 (de) * 1995-12-15 2001-02-01 Koninkl Philips Electronics Nv Halbleiterfeldeffektanordnung mit einer sige schicht
JP2000353753A (ja) * 1999-06-14 2000-12-19 Hitachi Ltd 半導体装置の製造方法
JP4866534B2 (ja) * 2001-02-12 2012-02-01 エーエスエム アメリカ インコーポレイテッド 半導体膜の改良された堆積方法
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
JP2004006959A (ja) * 2001-04-12 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6794252B2 (en) * 2001-09-28 2004-09-21 Texas Instruments Incorporated Method and system for forming dual work function gate electrodes in a semiconductor device
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
EP1488461A1 (en) * 2002-03-28 2004-12-22 Advanced Micro Devices, Inc. Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
JP2003332458A (ja) * 2002-05-09 2003-11-21 Fujitsu Ltd 半導体装置及びその製造方法
KR20030090411A (ko) * 2002-05-23 2003-11-28 삼성전자주식회사 선택적 성장을 이용한 씨모스 게이트 및 그 제조방법
CN100483666C (zh) * 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US6828181B2 (en) * 2003-05-08 2004-12-07 International Business Machines Corporation Dual gate material process for CMOS technologies
CN100536167C (zh) * 2003-08-05 2009-09-02 富士通微电子株式会社 半导体装置及其制造方法
US7223679B2 (en) * 2003-12-24 2007-05-29 Intel Corporation Transistor gate electrode having conductor material layer
EP1748482A1 (en) * 2004-04-30 2007-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor manufacturing method and semiconductor device
JP2008513979A (ja) * 2004-09-14 2008-05-01 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 基板上でのＳｉ−Ｇｅ半導体材料およびデバイスの成長方法
JP2006108251A (ja) * 2004-10-01 2006-04-20 Rohm Co Ltd 半導体装置の製造方法
JP2006202928A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置の製造方法
US7132322B1 (en) * 2005-05-11 2006-11-07 International Business Machines Corporation Method for forming a SiGe or SiGeC gate selectively in a complementary MIS/MOS FET device
TWI267926B (en) * 2005-09-23 2006-12-01 Ind Tech Res Inst A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
JP4795817B2 (ja) * 2006-03-02 2011-10-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006332687A (ja) * 2006-07-10 2006-12-07 Fujitsu Ltd Ｃｍｏｓ半導体装置
KR100809327B1 (ko) * 2006-08-10 2008-03-05 삼성전자주식회사 반도체 소자 및 그 제조방법
US7750374B2 (en) * 2006-11-14 2010-07-06 Freescale Semiconductor, Inc Process for forming an electronic device including a transistor having a metal gate electrode
KR100773359B1 (ko) * 2006-11-20 2007-11-05 삼성전자주식회사 높은 이동도를 갖는 트랜지스터들의 제조방법 및 그에 의해제조된 트랜지스터들
US7598142B2 (en) * 2007-03-15 2009-10-06 Pushkar Ranade CMOS device with dual-epi channels and self-aligned contacts
JP4898517B2 (ja) * 2007-03-27 2012-03-14 シャープ株式会社 半導体装置の製造方法
US7709331B2 (en) * 2007-09-07 2010-05-04 Freescale Semiconductor, Inc. Dual gate oxide device integration
US20090108294A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US8053306B2 (en) * 2007-12-13 2011-11-08 International Business Machines Corporation PFET with tailored dielectric and related methods and integrated circuit
JP2010157570A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US8236654B2 (en) 2012-08-07
JP5669752B2 (ja) 2015-02-18
CN102341906B (zh) 2014-10-15
WO2010076018A1 (en) 2010-07-08
US20100164014A1 (en) 2010-07-01
JP2012514318A (ja) 2012-06-21
KR101539416B1 (ko) 2015-07-27
DE102008063402B4 (de) 2013-10-17
DE102008063402A1 (de) 2010-07-08
KR20120067973A (ko) 2012-06-26

Similar Documents

Publication Publication Date Title
CN102341906B (zh) 通过减少非均匀性沉积的包括沟道半导体合金的晶体管中的阈值电压变异的减少
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
CN103053025B (zh) 具有阈值电压设定掺杂剂结构的先进晶体管
US6392271B1 (en) Structure and process flow for fabrication of dual gate floating body integrated MOS transistors
US9576952B2 (en) Integrated circuits with varying gate structures and fabrication methods
CN101542699B (zh) 半导体器件和制造半导体器件的方法
CN103081091B (zh) 具有阈值电压设置凹槽的晶体管及其制造方法
CN101192605B (zh) 半导体器件及其制造方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
CN102388451B (zh) 形成半导体器件的方法
CN103811326B (zh) 用于中间隙半导体设备的金属栅极结构及其制造方法
CN102460683A (zh) 包含金属栅极与形成于绝缘结构上的含硅电阻器的半导体装置
US8486786B2 (en) Enhancing uniformity of a channel semiconductor alloy by forming STI structures after the growth process
TW201214709A (en) Polysilicon resistors formed in a semiconductor device comprising high-k metal gate electrode structures
US10347494B2 (en) Devices with multiple threshold voltages formed on a single wafer using strain in the high-k layer
CN107887396A (zh) 用于在fdsoi技术中形成不同厚度的半导体层的方法
US11031406B2 (en) Semiconductor devices having silicon/germanium active regions with different germanium concentrations
KR20190044485A (ko) 다중 문턱 전압 장치 및 그 제조 방법
US20040256699A1 (en) Method of fabricating a semiconductor device comprising a gate dielectric made of high dielectric permittivity material
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
CN103779227A (zh) 鳍型场效应晶体管的制造方法
US8377773B1 (en) Transistors having a channel semiconductor alloy formed in an early process stage based on a hard mask

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY COMPANY + CO. KG

Effective date: 20120207

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120207

Address after: American California

Applicant after: Advanced Micro Devices Inc.

Address before: American California

Applicant before: Advanced Micro Devices Inc.

Co-applicant before: AMD FAB 36 limited liability company

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant