CN102315340A - 制造半导体发光器件的方法及半导体发光器件 - Google Patents

制造半导体发光器件的方法及半导体发光器件 Download PDF

Info

Publication number
CN102315340A
CN102315340A CN2011101857333A CN201110185733A CN102315340A CN 102315340 A CN102315340 A CN 102315340A CN 2011101857333 A CN2011101857333 A CN 2011101857333A CN 201110185733 A CN201110185733 A CN 201110185733A CN 102315340 A CN102315340 A CN 102315340A
Authority
CN
China
Prior art keywords
uneven structure
light emitting
semiconductor device
emitting semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101857333A
Other languages
English (en)
Other versions
CN102315340B (zh
Inventor
金台勋
金起范
许元九
金荣善
金起成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung LED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung LED Co Ltd filed Critical Samsung LED Co Ltd
Publication of CN102315340A publication Critical patent/CN102315340A/zh
Application granted granted Critical
Publication of CN102315340B publication Critical patent/CN102315340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种制造半导体发光器件的方法及半导体发光器件。本方法包括：提供具有彼此相对的第一主表面和第二主表面的基板，并在第一主表面中形成第一不平坦结构；在基板的第一主表面上形成牺牲层；在所述牺牲层上形成具有开口区域的掩模，从而使牺牲层的上表面的一部分暴露；通过经由开口区域蚀刻牺牲层和基板而在基板上形成第二不平坦结构；从基板上去除牺牲层和掩模；以及在基板的第一不平坦结构和第二不平坦结构上形成发光堆。

Description

制造半导体发光器件的方法及半导体发光器件
相关申请的交叉引用
本申请要求于2010年7月2日向韩国知识产权局提交的韩国专利申请No.10-2010-0063790的优先权，其公开内容通过引证结合到本文中。
技术领域
本发明涉及一种半导体发光器件及制造该半导体发光器件的方法。
背景技术
发光二极管(LED)是一类半导体发光器件。在LED中，由于p-n结结构中的电子-空穴重组而导致能量以光的形式释放出来。也就是说，当将正向电压施加到特定元件的半导体上时，电子通过p-n结与电子空穴重组，并且其中的能量级变得低于电子与空穴分开的情况中的能量级。由于此能量差，LED向外发光。
此时，从有源层产生光，此光经过构成发光器件的单独的堆(stack)，并最终向外射出。同时，形成发光器件的外层大气的空间层是折射率近似为1的低折射率层，而发光器件的最外层具有相对高的折射率。通常，当使光从具有较高折射率的层入射到具有较低折射率的层上时，入射光并非完全地射出而是部分地反射，由此削弱了发光器件的光提取效率。因此，从发光区域发出的光的一部分可能被困在发光结构内而没有向外射出，由此破坏了光提取效率。为了解决现有技术中的这一问题，已尝试通过在发光结构的外部或基板的表面中形成不平坦结构来引发光路的改变。
发明内容
本发明的一个方面提供了一种半导体发光器件及制造该半导体发光器件的方法，本半导体发光器件具有多个不平坦结构，以由此实现提高的光提取效率。
根据本发明的一个方面，提供了一种制造半导体发光器件的方法，本方法包括：提供具有彼此相对的第一主表面和第二主表面的基板，并在第一主表面中形成第一不平坦结构；在基板的第一主表面上形成牺牲层(sacrificial layer)；在牺牲层上形成具有开口区域的掩模，从而使牺牲层的上表面的一部分暴露；通过经由开口区域蚀刻牺牲层和基板而在基板中形成第二不平坦结构；从基板上去除牺牲层和掩模；以及在基板的第一不平坦结构和第二不平坦结构上形成发光堆。
掩模的形成可包括：在牺牲层上形成金属层；以及使金属层聚集以形成多个簇(cluster)。
金属层可具有在10··到250··范围内的厚度。通过金属层的聚集而形成的多个簇在尺寸和间隔上可以是不规则的。
掩模的开口区域的至少一部分可以是纳米尺寸的。
可通过使金属层受到热处理来执行金属层的聚集。在300℃到650℃之间的温度条件下进行此热处理。
可通过蚀刻第一不平坦结构的凸出部分来形成第二不平坦结构的至少一部分。
牺牲层可包含从二氧化硅、氮化硅以及氧化钛所构成的组中选出的材料。
可使牺牲层形成为具有与第一不平坦结构的形状相对应的形状。
牺牲层可由多孔材料形成。
从基板去除掩模和牺牲层可包括蚀刻牺牲层以使掩模与基板分离。
可通过使用湿蚀刻工艺来执行牺牲层的蚀刻。湿蚀刻工艺可形成基板中的另一不平坦结构。此另一不平坦结构在尺寸上可小于第一不平坦结构和第二不平坦结构。
第一不平坦结构在尺寸上可大于第二不平坦结构。
第一不平坦结构可以是微米(μm)等级的，而第二不平坦结构可以是纳米(nm)等级的。
第一不平坦结构可包括在形状和间隔上恒定的凸出部分。
第一不平坦结构可包括具有穹顶(dome)形状的凸出部分。
第一不平坦结构可包括具有圆锥形状或多棱锥形状的凸出部分。
通过蚀刻牺牲层和基板而在基板中形成第二不平坦结构可通过使用干蚀刻工艺来执行。
干蚀刻工艺可同时蚀刻牺牲层和基板。
本方法可进一步包括在发光堆(stack)的形成之后使基板与发光堆分离。
在基板的分离中，可将基板的第一不平坦结构和第二不平坦结构转印(transfer)到发光堆的一个表面上。
发光堆的形成可包括在基板的第一不平坦结构和第二不平坦结构上相继生长第一传导率型半导体层、有源层以及第二传导率型半导体层。
可生长第一传导率型半导体层以填充第二不平坦结构。
可生长第一传导率型半导体层但不填充第二不平坦结构。
根据本发明的另一方面，提供了一种半导体发光器件，包括：基板，具有第一主表面和第二主表面；第一不平坦结构，形成在基板的第一主表面中并包括凸出部分；第二不平坦结构，形成在基板的第一主表面中且其尺寸小于第一不平坦结构的尺寸，所述第二不平坦结构在尺寸和间隔上是不规则的；以及发光堆，形成在基板的第一不平坦结构和第二不平坦结构上并具有第一传导率型半导体层和第二传导率型半导体层以及介于所述第一传导率型半导体层与所述第二传导率型半导体层之间的有源层。
第一不平坦结构的凸出部分在形状和间隔上可以是恒定的。
第一不平坦结构的凸出部分可具有穹顶形状。
第一不平坦结构的凸出部分可具有圆锥形状或多棱锥形状。
第二不平坦结构的至少一部分可以是纳米尺寸的。
基板可具有电绝缘性和透光性。
第一传导率型半导体层可布置成不填充第二不平坦结构。
第二不平坦结构和第一传导率型半导体层可具有介于其间的气隙。
第一传导率型半导体层可布置成同时填充第二不平坦结构。
附图说明
从以下结合附图获得的详细描述中，将更清楚地理解本发明的上述和其它方面、特征和其它优点，附图中：
图1-图13是用于说明根据本发明的一示例性实施例的制造半导体发光器件的方法的示意性横截面图；
图14和图15是用于说明根据本发明的另一示例性实施例的制造半导体发光器件的方法的示意性横截面图；以及
图16是示出了根据本发明的另一示例性实施例的制得的半导体发光器件的示意性横截面图。
具体实施方式
现在将参考附图将详细地描述本发明的示例性实施例。然而，本发明可以以许多不同的形式来体现，而不应被解释成限于本文中所阐述的实施例。相反地，提供这些实施例，从而使本公开将是详尽完整的，并将本发明的范围完全传达给本领域的技术人员。在各图中，为了清楚起见，扩大了层和区域的厚度。在各图中，相似的参考标号表示相似的元件。
在下文中，将描述本发明的示例性实施例。
图1至图12是示出了根据本发明的一示例性实施例的制造半导体发光器件的方法的示意性横截面图。首先，如图1所示，在基板101中形成第一不平坦结构P1。具体地，基板101具有第一主表面S1和第二主表面S2。在第一主表面S1中形成第一不平坦结构P1。将半导体生长基板用作基板101，并可采用由诸如蓝宝石、SiC、MgAl2O4、MgO、LiAlO2、LiGaO2、GaN等的绝缘材料或传导材料形成的基板。在这种情况中，具有电绝缘性和透光性的蓝宝石可能是最令人满意的材料。蓝宝石是具有六菱形R3c对称(Hexa-Rhombo R3c symmetry)的晶体，并沿C轴线具有13.001··的晶格常数，且沿A轴线具有4.758··的晶格常数。蓝宝石基板的定位平面包括C(0001)平面、A(1120)平面、R(1102)平面等。在这种情况中，C平面主要用作用于氮生长的基板，这是因为其相对而言有助于氮膜的生长且在高温下是稳定的。
可通过使用诸如各向异性蚀刻的已知图案化工艺来形成第一不平坦结构P1，并且上述第一不平坦结构可具有凸出部分，这些凸出部分具有如图1所示的大体穹顶形状。与稍后将描述的第二不平坦结构不同，可将第一不平坦结构P1的凸出部分布置成在尺寸和间隔方面是恒定的，并可具有微米(μm)等级的尺寸。
此后，如图2所示，在基板101上形成牺牲层102。提供牺牲层102是为了易于在后续工艺中在基板101上形成不平坦部分之后去除金属簇掩模。可由诸如SiO2、SiNx、TiO2、聚酰亚胺等的材料来形成牺牲层102。将不特别说明形成牺牲层102的方法，因为其可通过使用与诸如PECVD或MOCVD的普通外延薄膜形成方法、或者旋涂方法(在聚酰亚胺的情况中)等效的方法来形成。此时，可在约100℃到300℃的温度条件下形成牺牲层102，上述温度略低于通常形成二氧化硅等的温度。因此，牺牲层102可具有多孔性，并且牺牲层102的多孔性可有助于在后续蚀刻工艺中去除上述牺牲层。
此后，如图3所示，在牺牲层102上形成金属层103。金属层103作为用于经历后续聚集工艺的掩模，并可通过诸如沉积或溅射等的已知工艺来形成。
随后，如图4所示，使金属层103聚集，以由此形成具有使牺牲层102暴露的开口区域的金属簇掩模104。由于金属层103关于牺牲层102的界面张力的高等级，金属层103在加热时经历金属微粒之间的聚集，由此形成纳米等级的簇，也就是说，形成金属簇掩模104。图5是示出了如何形成细微的纳米等级的金属簇的微观图像。当将簇104用作蚀刻工艺中的掩模时，蚀刻暴露在簇之间的下面的牺牲层102和基板101，以由此形成细微的纳米等级的蚀刻图案。因此，可为基板101提供除第一不平坦结构P1以外的额外的细微图案。在此，考虑到更细微的簇对于形成更细微的蚀刻图案的而言是更有利的，金属层103可具有250··或更小的厚度，优选地，具有100··或更小的厚度。
因为金属层103的这种小的厚度在形成这种细微的簇104时不会带来任何的限制，因此不特别限制金属层103的厚度。但是，由于考虑到工艺限制，金属层103的厚度可以是1··或更大，且优选地，上述金属层的厚度是10··或更大，以获得充足的金属簇104的频率。此外，金属层103在热处理中可能不需要过高的温度，并由于考虑到金属层103作为掩模，上述金属层可由诸如Au、Pt、Ni、Ru、Al、Ag、Co及其合金等的材料形成。
同时，不必在使金属熔化的温度下执行用于形成金属簇掩模104的热处理，并且通常可在100℃或更高的温度下执行该热处理。而且，过高的温度可能带来对下面的透明电极层或半导体层的严重热损坏，且因此，可在1000℃或更低的温度下执行该热处理。由于当在充足的时间量内将热施加到簇上时能实现簇104的完全形成，因此该热处理可执行10秒或更长。但是，即使长时间地执行该热处理，也没有获得其效果的额外增加，并可能带来对基板101的热损坏。考虑到这一点，可将热处理的持续时间限制在10000秒或更少，优选地，限制在1000秒或更少。可通过典型的装置(例如，像RTA这样的红外灯加热元件)或典型的熔炉来执行该热处理。通过这样的热处理形成的金属簇掩模104通常具有1μm的粒度，且因此可使通过使用此金属簇掩模104获得的蚀刻图案形成为纳米等级的图案，并且在间隔和形状上可以是不规则的。
在图4中，将牺牲层102示出为具有一平的表面，并且所述牺牲层上形成有掩模104。但是，可与基板101的第一不平坦结构P1的形状相对应地形成牺牲层102。也就是说，如图6所示，当牺牲层102′具有相对小的厚度时，上述牺牲层可具有与第一不平坦结构P1的形状相对应的形状，且因此，可将金属簇掩模104′布置成具有与上述牺牲层的形状类似的形状。
此后，如图7所示，经由金属簇掩模104的开口区域来蚀刻牺牲层102和基板101。为了与后续蚀刻工艺相区别，可将此蚀刻工艺称作第一蚀刻工艺。可通过使用任何典型地所使用的蚀刻方法来形成第一蚀刻工艺，并且特别地，可使用干蚀刻方法。作为干蚀刻方法，可采用使用气体的蚀刻方法，并且在这种情况中，气体可采用Cl2、BCl3、CH4等，此蚀刻方法能够蚀刻牺牲层102和基板101两者。通过这样的蚀刻工艺，可同时蚀刻牺牲层102和基板101。并且，用于干蚀刻的设备可采用诸如感应耦合等离子体(ICP)、反应离子蚀刻(RIE)等的设备。通过第一蚀刻工艺，在其整个厚度上蚀刻直接位于金属簇掩模104之下的牺牲层102，而在其厚度方向上仅部分地蚀刻位于上述牺牲层下方的基板101。
随后，为了去除金属簇掩模104和牺牲层102，执行另一蚀刻工艺(即，第二蚀刻工艺)。通过此蚀刻工艺形成的基板101中的不平坦结构包括如图8所示的第一不平坦结构P1和第二不平坦结构P2。如上所述，由纳米等级的图案形成的第二不平坦结构P2可小于第一不平坦结构P1的等级，并在尺寸、形状、布署(例如，间隔)等方面是不规则的。根据该示例性实施例，基板101具有包括第一不平坦结构P1和第二不平坦结构P2的多个不平坦结构，从而能增大向外提取从有源层发出的光而非将光困在基板101内的可能性。而且，由于使用金属簇掩模来形成此另一不平坦结构(即，第二不平坦结构P2)，因此不需要使用用于光刻、纳米压印等的昂贵设备，由此提高了生产率。
对于第二蚀刻工艺，可使用仅用于溶解牺牲层102的选择性溶解方法。在这种情况中，对于是否与牺牲层102一起蚀刻金属簇掩模104不是一个问题。这是因为金属簇104与基板101之间不存在结合关系，且因此仅揭开(lift off)其间的牺牲层102可自动导致金属簇掩模104的去除。因此，不必使用具有高酸度级的强酸蚀刻溶液来溶解金属簇掩模104。满足前述条件的蚀刻方法可包括湿蚀刻方法。对于用于此湿蚀刻方法的蚀刻溶液，可将缓冲氧化蚀刻剂等用作能够选择性地去除牺牲层102的一种溶液。此外，可使用各种类型的溶液，并且可将对蚀刻溶液的选择看作是本领域的普通技术人员所做出的简单修改。
并且，如图9所示，可在湿蚀刻工艺中在基板101中形成另一不平坦结构P3，上述另一不平坦结构小于第一不平坦结构P1和第二不平坦结构P2，由此进一步提高光提取效率。在该示例性实施例中，将第一不平坦结构P1示出为具有穹顶状的凸出部分；但是，根据实施例，这些凸出部分可具有如图10所示的圆锥形状或多棱锥形状。
在于基板101中形成多个不平坦结构(即，第一不平坦结构P1和第二不平坦结构P2)之后，在上述不平坦结构上形成发光堆。如图11所示，发光堆由相继堆叠的第一传导率型半导体层105、有源层106以及第二传导率型半导体层107组成。当在基板101的第一不平坦结构P1和第二不平坦结构P2上生长这些半导体层时，能有效地防止位错，这种位错由与基板101的晶格常数的差值而引起。
第一传导率型半导体层105和第二传导率型半导体层107可分别是n型半导体层和p型半导体层，并可由氮化物半导体形成。因此，尽管不限于此，但可将本示例性实施例中的第一传导率型和第二传导率型分别理解成是指n型和p型。并且，第一传导率型半导体层105和第二传导率型半导体层107可由氮化物半导体(也就是说，AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)或AlInGaP基的材料)形成。设置在第一传导率型半导体层105与第二传导率型半导体层107之间的有源层106通过电子-空穴重组而发出具有预定能量级的光，并可采用交替地堆叠有量子阱和量子势垒的多量子阱(MQW)结构，例如，InGaN/GaN结构。构成发光堆的第一传导率型半导体层105和第二传导率型半导体层107以及其间的有源层106通过诸如MOCVD、MBE、HVPE等的已知工艺来生长。
此后，如图12所示，部分地去除发光堆，以使第一传导率型半导体层105的表面暴露。这样，提供了用于电极连接的区域。此后，将第一电极108和第二电极109分别电连接到第一传导率型半导体层105和第二传导率型半导体层107。如图12所示，当将电信号施加到第一电极108和第二电极109上时，存在于第一传导率型半导体层105与基板101之间的界面中的第一不平坦结构P1和第二不平坦结构P2增大了在向外射出从有源层106发出的光而非将光困在基板101内之后使光朝着基板101行进的可能性。与仅采用第一不平坦结构P1的情况相比，当在第一不平坦结构P1等的凸出部分中形成细微的图案(也就是说，第二不平坦结构P2)时，光路可变得更多样。因此，在这种情况中，能期待光发射效率的提高。
根据本发明的此示例性实施例，生长第一传导率型半导体层105，从而填充与基板101中的第二不平坦结构P2相对应的空间。但是，如图13所示，第一传导率型半导体层105可没有填满(occupy)第二不平坦结构P2。没有用第一传导率型半导体层105来填充第二不平坦结构P2的条件会受第一不平坦结构P1和第二不平坦结构P2的形状、尺寸等影响，并可主要通过在相对长的时间段内执行用于形成第二不平坦结构P2的蚀刻工艺而增加第二不平坦结构P2的蚀刻深度来满足。这利用了当蚀刻周期延长时第二不平坦结构P2的下部没有形成C平面这一事实，由此使得难于从其上生长氮化物半导体。如图13所示的示例性实施例中，如果第一传导率型半导体层105没有填满第二不平坦结构P2，则其间可形成有气隙‘a’。这意味着其间插入了具有低折射率的细微区域，且因此更多的光能从基板101朝着有源层106反射。
图14和图15是示出了根据本发明的另一示例性实施例的制造半导体发光器件的方法的示意性横截面图。在前一实施例中，将第一电极和第二电极两者布置成面向器件的上部，并且在最终的器件中包括具有多个不平坦结构的基板101。但是，在此示例性实施例的情况中，在关于图11描述的工艺之后，去除基板101。也就是说，如图14所示，在使支撑基板200与发光堆相结合之后，使基板101与发光堆分离。支撑基板200作为在用于去除为了半导体生长而提供的基板101的工艺(诸如激光揭开工艺)中支撑发光堆的支撑件。支撑基板200可由包括Au、Ni、Al、Cu、W、Si、Se以及GaAs中的一者的材料形成，并采用例如SiAl基板。
此后，如图15所示，在通过去除基板101而暴露的第一传导率型半导体层105上形成电极201。在这种情况中，可将与第一传导率型半导体层105相连接的电极看作是第一电极，并可将支撑基板200看作是第二电极。在该示例性实施例中，可将形成在基板101中的多个不平坦结构转印到第一传导率型半导体层105上，从而使第一传导率型半导体层105具有与之相对应的不平坦形状。通过转印到第一传导率型半导体层105上的多个不平坦结构能期待光提取效率的提高。根据该示例性实施例，与使用湿蚀刻来形成第一传导率型半导体层105的平的表面中的细微图案的典型技术不同，使微米(μm)和纳米(nm)等级的多个不平坦结构受到用于形成额外的图案的湿蚀刻。由于以这种方式使不平坦形状多样化，因此能实现更有效的向外的光提取。
图16是示出了根据本发明的另一示例性实施例的制得的半导体发光器件的示意性横截面图。在图15的前一实施例中，支撑基板200与第二传导率型半导体层107电连接。但是，根据该示例性实施例，支撑基板200与第一传导率型半导体层105电连接。为此，电连接至支撑基板200的传导通路(via)v穿透有源层106和第二传导率型半导体层107，因此连接到第一传导率型半导体层105。在这种情况中，可设置有绝缘体204，从而使传导通路v与有源层106和第二传导率型半导体层107绝缘。接触层203设置在第二传导率型半导体层107与支撑基板200之间并与第二传导率型半导体层107电连接。接触层203的暴露表面上可形成有电极202，以用于供应外部电信号。即使在该示例性实施例中，由于形成在第一传导率型半导体层105中的多个不平坦结构，也能期待光提取效率的提高。
如上所述，根据本发明的示例性实施例，提供了具有能够改进光提取效率的多个不平坦结构的半导体发光器件。并且，通过使用本发明所提出的制造方法，能在半导体发光器件中高效地形成这样的多个不平坦结构。
虽然已结合示例性实施例示出和描述了本发明，但是对于本领域的技术人员将显而易见的是，在不背离如所附权利要求限定的本发明的精神和范围的前提下，能做出修改和改变。

Claims (36)

1.一种制造半导体发光器件的方法，所述方法包括：
提供具有彼此相对的第一主表面和第二主表面的基板，并在所述第一主表面中形成第一不平坦结构；
在所述基板的所述第一主表面上形成牺牲层；
在所述牺牲层上形成具有开口区域的掩模，从而使所述牺牲层的上表面的一部分暴露；
通过经由所述开口区域蚀刻所述牺牲层和所述基板而在所述基板中形成第二不平坦结构；
从所述基板上去除所述牺牲层和所述掩模；以及
在所述基板的所述第一不平坦结构和所述第二不平坦结构上形成发光堆。
2.根据权利要求1所述的制造半导体发光器件的方法，其中，所述掩模的形成包括：
在所述牺牲层上形成金属层；以及
使所述金属层聚集以形成多个簇。
3.根据权利要求2所述的制造半导体发光器件的方法，其中，所述金属层具有在10··到250··范围内的厚度。
4.根据权利要求2所述的制造半导体发光器件的方法，其中，通过所述金属层的聚集而形成的所述多个簇在尺寸和间隔上是不规则的。
5.根据权利要求2所述的制造半导体发光器件的方法，其中，所述掩模的所述开口区域的至少一部分是纳米尺寸的。
6.根据权利要求2所述的制造半导体发光器件的方法，其中，通过使所述金属层受到热处理来执行所述金属层的聚集。
7.根据权利要求6所述的制造半导体发光器件的方法，其中，在300℃到650℃之间的温度条件下进行所述热处理。
8.根据权利要求1所述的制造半导体发光器件的方法，其中，通过蚀刻所述第一不平坦结构的凸出部分来形成所述第二不平坦结构的至少一部分。
9.根据权利要求1所述的制造半导体发光器件的方法，其中，所述牺牲层包含从二氧化硅、氮化硅以及氧化钛所构成的组中选出的材料。
10.根据权利要求1所述的制造半导体发光器件的方法，其中，使所述牺牲层形成为具有与所述第一不平坦结构的形状相对应的形状。
11.根据权利要求1所述的制造半导体发光器件的方法，其中，所述牺牲层由多孔材料形成。
12.根据权利要求1所述的制造半导体发光器件的方法，其中，从所述基板去除所述掩模和所述牺牲层包括蚀刻所述牺牲层以使所述掩模与所述基板分离。
13.根据权利要求12所述的制造半导体发光器件的方法，其中，通过使用湿蚀刻工艺来执行所述牺牲层的蚀刻。
14.根据权利要求13所述的制造半导体发光器件的方法，其中，所述湿蚀刻工艺形成所述基板中的另一不平坦结构。
15.根据权利要求14所述的制造半导体发光器件的方法，其中，所述另一不平坦结构在尺寸上小于所述第一不平坦结构和所述第二不平坦结构。
16.根据权利要求1所述的制造半导体发光器件的方法，其中，所述第一不平坦结构在尺寸上大于所述第二不平坦结构。
17.根据权利要求1所述的制造半导体发光器件的方法，其中，所述第一不平坦结构是微米等级的，而所述第二不平坦结构是纳米等级的。
18.根据权利要求1所述的制造半导体发光器件的方法，其中，所述第一不平坦结构包括在形状和间隔上恒定的凸出部分。
19.根据权利要求1所述的制造半导体发光器件的方法，其中，所述第一不平坦结构包括具有穹顶形状的凸出部分。
20.根据权利要求1所述的制造半导体发光器件的方法，其中，所述第一不平坦结构包括具有圆锥形状或多棱锥形状的凸出部分。
21.根据权利要求1所述的制造半导体发光器件的方法，其中，通过使用干蚀刻工艺来执行通过蚀刻所述牺牲层和所述基板而在所述基板中形成所述第二不平坦结构。
22.根据权利要求21所述的制造半导体发光器件的方法，其中，所述干蚀刻工艺同时蚀刻所述牺牲层和所述基板。
23.根据权利要求1所述的制造半导体发光器件的方法，进一步包括在所述发光堆的形成之后使所述基板与所述发光堆分离。
24.根据权利要求23所述的制造半导体发光器件的方法，其中，在所述基板的分离中，将所述基板的所述第一不平坦结构和所述第二不平坦结构转印到所述发光堆的一个表面上。
25.根据权利要求1所述的制造半导体发光器件的方法，其中，所述发光堆的形成包括在所述基板的所述第一不平坦结构和所述第二不平坦结构上相继生长第一传导率型半导体层、有源层以及第二传导率型半导体层。
26.根据权利要求25所述的制造半导体发光器件的方法，其中，生长所述第一传导率型半导体层以填充所述第二不平坦结构。
27.根据权利要求25所述的制造半导体发光器件的方法，其中，生长所述第一传导率型半导体层但不填充所述第二不平坦结构。
28.一种半导体发光器件，包括：
基板，具有第一主表面和第二主表面；
第一不平坦结构，形成在所述基板的所述第一主表面中并包括凸出部分；
第二不平坦结构，形成在所述基板的所述第一主表面中，并且所述第二不平坦结构的尺寸小于所述第一不平坦结构的尺寸，所述第二不平坦结构在尺寸和间隔上是不规则的；以及
发光堆，形成在所述基板的所述第一不平坦结构和所述第二不平坦结构上，并具有第一传导率型半导体层和第二传导率型半导体层以及介于所述第一传导率型半导体层与所述第二传导率型半导体层之间的有源层。
29.根据权利要求28所述的半导体发光器件，其中，所述第一不平坦结构的凸出部分在形状和间隔上是恒定的。
30.根据权利要求28所述的半导体发光器件，其中，所述第一不平坦结构的凸出部分具有穹顶形状。
31.根据权利要求28所述的半导体发光器件，其中，所述第一不平坦结构的凸出部分具有圆锥形状或多棱锥形状。
32.根据权利要求28所述的半导体发光器件，其中，所述第二不平坦结构的至少一部分是纳米尺寸的。
33.根据权利要求28所述的半导体发光器件，其中，所述基板具有电绝缘性和透光性。
34.根据权利要求28所述的半导体发光器件，其中，所述第一传导率型半导体层布置成不填充所述第二不平坦结构。
35.根据权利要求34所述的半导体发光器件，其中，所述第二不平坦结构和所述第一传导率型半导体层具有介于其间的气隙。
36.根据权利要求28所述的半导体发光器件，其中，所述第一传导率型半导体层布置成同时填充所述第二不平坦结构。
CN201110185733.3A 2010-07-02 2011-07-04 制造半导体发光器件的方法及半导体发光器件 Active CN102315340B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100063790A KR101673955B1 (ko) 2010-07-02 2010-07-02 반도체 발광소자 및 이를 제조하는 방법
KR10-2010-0063790 2010-07-02

Publications (2)

Publication Number Publication Date
CN102315340A true CN102315340A (zh) 2012-01-11
CN102315340B CN102315340B (zh) 2014-12-31

Family

ID=45428313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110185733.3A Active CN102315340B (zh) 2010-07-02 2011-07-04 制造半导体发光器件的方法及半导体发光器件

Country Status (3)

Country Link
US (1) US9172000B2 (zh)
KR (1) KR101673955B1 (zh)
CN (1) CN102315340B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226144A (zh) * 2015-11-16 2016-01-06 河北工业大学 具有双层微纳米阵列结构的led图形化衬底的制作方法
CN106384770A (zh) * 2016-10-31 2017-02-08 华南理工大学 纳米/微米复合图形化蓝宝石衬底及其制备方法
CN110047981A (zh) * 2013-10-11 2019-07-23 王子控股株式会社 半导体发光元件用基板以及半导体发光元件
CN115020564A (zh) * 2022-06-06 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003684A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
KR101278063B1 (ko) * 2012-02-06 2013-06-24 전남대학교산학협력단 나노포러스 구조를 이용한 반도체소자 분리방법
KR101335614B1 (ko) * 2012-07-13 2013-12-02 (재)한국나노기술원 수직형 발광다이오드 소자 및 그 제조방법
KR102013363B1 (ko) 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR102382440B1 (ko) 2015-06-22 2022-04-05 삼성전자주식회사 반도체 발광소자
US10243638B2 (en) * 2016-10-04 2019-03-26 At&T Intellectual Property I, L.P. Forward error correction code selection in wireless systems
CN107561611B (zh) * 2017-08-04 2020-04-28 东莞市中图半导体科技有限公司 一种蓝宝石基板的表面图案化加工方法
CN113363360B (zh) * 2021-05-21 2022-09-09 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844569B1 (en) * 2003-12-20 2005-01-18 Samsung Electro-Mechanics Co., Ltd. Fabrication method of nitride-based semiconductors and nitride-based semiconductor fabricated thereby
KR100593939B1 (ko) * 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US20070018187A1 (en) * 2005-07-22 2007-01-25 Samsung Electro-Mechanics Co., Ltd. Vertical GaN-based LED and method of manfacturing the same
US20080035953A1 (en) * 2006-08-14 2008-02-14 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based light emitting diode and method of manufacturing the same
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same
TW201013778A (en) * 2008-09-19 2010-04-01 Fujifilm Corp Mask for surface processing, method of forming the mask, surface processing method, particle-containing film, and method of forming the film

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242352A (ja) * 1995-03-02 1996-09-17 Mitsubishi Electric Corp ファクシミリ装置の画像伝送制御方法
US6780491B1 (en) * 1996-12-12 2004-08-24 Micron Technology, Inc. Microstructures including hydrophilic particles
US7253445B2 (en) * 1998-07-28 2007-08-07 Paul Heremans High-efficiency radiating device
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR20080034444A (ko) * 2005-08-05 2008-04-21 히다치 막셀 가부시키가이샤 결정 실리콘소자 및 그 제조방법
KR100618086B1 (ko) * 2006-02-14 2006-08-30 나이넥스 주식회사 반도체 발광 소자 제조 방법 및 상기 방법을 이용한 발광 다이오드
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
KR20080081676A (ko) 2007-03-06 2008-09-10 서울옵토디바이스주식회사 패터닝된 기판을 가지는 발광 다이오드 및 그 제조방법
US20100021985A1 (en) * 2007-03-20 2010-01-28 The Regents Of The University Of California Mechanical process for creating particles in fluid
JP2008270416A (ja) 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
JP2008311585A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 配線構造及び半導体装置、並びにそれらの製造方法
KR101405790B1 (ko) * 2007-09-21 2014-06-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101371819B1 (ko) 2007-11-08 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法
JP5512109B2 (ja) * 2008-09-12 2014-06-04 株式会社東芝 半導体発光素子
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844569B1 (en) * 2003-12-20 2005-01-18 Samsung Electro-Mechanics Co., Ltd. Fabrication method of nitride-based semiconductors and nitride-based semiconductor fabricated thereby
KR100593939B1 (ko) * 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US20070018187A1 (en) * 2005-07-22 2007-01-25 Samsung Electro-Mechanics Co., Ltd. Vertical GaN-based LED and method of manfacturing the same
US20080035953A1 (en) * 2006-08-14 2008-02-14 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based light emitting diode and method of manufacturing the same
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same
TW201013778A (en) * 2008-09-19 2010-04-01 Fujifilm Corp Mask for surface processing, method of forming the mask, surface processing method, particle-containing film, and method of forming the film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047981A (zh) * 2013-10-11 2019-07-23 王子控股株式会社 半导体发光元件用基板以及半导体发光元件
CN105226144A (zh) * 2015-11-16 2016-01-06 河北工业大学 具有双层微纳米阵列结构的led图形化衬底的制作方法
CN105226144B (zh) * 2015-11-16 2017-12-26 河北工业大学 具有双层微纳米阵列结构的led图形化衬底的制作方法
CN106384770A (zh) * 2016-10-31 2017-02-08 华南理工大学 纳米/微米复合图形化蓝宝石衬底及其制备方法
CN115020564A (zh) * 2022-06-06 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构
CN115020564B (zh) * 2022-06-06 2023-10-20 淮安澳洋顺昌光电技术有限公司 一种复合图形化衬底的制备方法及具有空气隙的外延结构

Also Published As

Publication number Publication date
CN102315340B (zh) 2014-12-31
US20120025246A1 (en) 2012-02-02
KR20120003119A (ko) 2012-01-10
KR101673955B1 (ko) 2016-11-08
US9172000B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN102315340B (zh) 制造半导体发光器件的方法及半导体发光器件
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
KR101554032B1 (ko) 나노구조 반도체 발광소자
TWI504020B (zh) 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
TWI434433B (zh) 形成發光二極體裝置的方法
US9514926B2 (en) Substrate recycling method
JP2005317959A (ja) 光結晶発光装置
CN105009309A (zh) 制造纳米结构半导体发光器件的方法
JP5679869B2 (ja) 光半導体素子の製造方法
TW201944627A (zh) 用於直視型顯示器之子像素發光二極體及其製造方法
EP3891816A1 (en) Light emitting diodes containing deactivated regions and methods of making the same
TWI493747B (zh) 發光二極體及其形成方法
TWI469382B (zh) 發光二極體結構與元件以及其製造方法
KR20220140608A (ko) 고해상도 모놀리식 rgb 어레이
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
KR20150012538A (ko) 발광 소자 제조 방법
KR100930187B1 (ko) 수직구조 반도체 발광소자 제조방법
CN114788003A (zh) 形成单片发光二极管前驱体的方法
JP5281536B2 (ja) 半導体発光装置の製造方法
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR20100078778A (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
WO2022011635A1 (zh) 半导体结构及其制作方法
KR20120010351A (ko) 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121009

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121009

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung LED Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant