CN102270661A - 单边栅极鳍状场效晶体管及其制造方法 - Google Patents
单边栅极鳍状场效晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102270661A CN102270661A CN2011100654524A CN201110065452A CN102270661A CN 102270661 A CN102270661 A CN 102270661A CN 2011100654524 A CN2011100654524 A CN 2011100654524A CN 201110065452 A CN201110065452 A CN 201110065452A CN 102270661 A CN102270661 A CN 102270661A
- Authority
- CN
- China
- Prior art keywords
- monolateral
- grid
- effect transistor
- fin
- shaped field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 13
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000009413 insulation Methods 0.000 claims abstract description 59
- 230000005669 field effect Effects 0.000 claims description 69
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims 2
- 238000002955 isolation Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000000463 material Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002262 irrigation Effects 0.000 description 3
- 238000003973 irrigation Methods 0.000 description 3
- 238000006396 nitration reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种单边栅极鳍状场效晶体管，包含一有源鳍状结构、一漏极掺杂区与一源极掺杂区、一绝缘区域、一沟渠绝缘结构以及一单边侧壁栅极。有源鳍状结构包含两相邻的增大头部、一超薄基部，以及衔接各增大头部与超薄基部的一渐缩颈部。漏极掺杂区与源极掺杂区分别位于两相邻的增大头部。绝缘区域位于增大头部间。沟渠绝缘结构位于音叉形鳍状结构的一侧。单边侧壁栅极位于沟渠绝缘结构相反侧的有源鳍状结构的侧壁上。
Description
技术领域
本发明涉及一种单边栅极鳍状场效晶体管，具体涉及一种具有超薄基部的单边栅极鳍状场效晶体管。
背景技术
动态随机存储器為一种随机存储器器，其将每一位的数据存入集成电路的电容器中。一般而言，动态随机存储器以方形数组排列，每存储单元由一晶体管及一电容器所构成。晶体管作为一开关装置，包含了一栅极以及其下一硅质通道通道区域。硅质通道区域则位于一对源/漏极区域间的半导体基底中，而栅极藉由控制所述硅质通道区域使源/漏极区域电连接。
目前，垂直式双栅极鳍状场效晶体管是已发展用于下一4F2动态随机存储器技术世代，其中F代表光刻工艺的最小线宽。然而，在尝试制造垂直式双栅极场效晶体管装置的庞大数组以应用于半导体动态随机存储器时，维持装置的适当效能及组件特性方面却有其困难性。举例来说，随着两相邻的字符线间距持续地缩小，动态随机存储器制造者在缩小单元记忆胞面积时面临到严峻挑战。对于高速操作的动态随机存储器应用而言，当两个排列非常靠近的字符线间距不断地缩小将容易发生电耦合的问题。此外，此晶体管结构的一严重问题为源/漏极接触区域面积不足。
因此，产业上亟需一改良的鳍状场效晶体管结构及其制造方法以解决上述问题。
发明内容
本发明的目的在于解决动态随机存储器因字符线间距等不断地缩小，所产生的电耦合的问题。
为达上述目的，本发明提供一种单边栅极鳍状场效晶体管包含有一有源鳍状结构、一漏极掺杂区与一源极掺杂区、一绝缘区域、一沟渠绝缘结构以及一单边侧壁栅极。有源鳍状结构包含有两相邻的增大头部、一超薄基部，以及衔接各增大头部与超薄基部的一渐缩颈部。漏极掺杂区与源极掺杂区分别位于两相邻的增大头部。绝缘区域位于增大头部间。沟渠绝缘结构位于音叉形鳍状结构的一侧。单边侧壁栅极位于沟渠绝缘结构相反侧的有源鳍状结构的侧壁上。
本发明提供一种单边栅极鳍状场效晶体管，包含有一有源鳍状结构、一沟渠绝缘结构以及一单边侧壁栅极。有源鳍状结构包含有两相邻的头部，各头部均向下渐缩衔接至一颈部，而颈部再向下衔接一基部。基部具有一位于两相邻的头部间的超薄通道区域，其中各头部相对于颈部具有一增大的表面区域。沟渠绝缘结构位于有源鳍状结构的一侧。单边侧壁栅极，位于沟渠绝缘结构相反侧的有源鳍状结构的侧壁上，使单边侧壁栅极与沟渠绝缘结构夹住有源鳍状结构。
本发明提供一种单边栅极鳍状场效晶体管包含有一有源鳍状结构、一沟渠绝缘结构以及一单边侧壁栅极。有源鳍状结构包含有两相邻的头部，各头部均向下渐缩衔接至一颈部，而颈部再向下衔接一基部。基部具有一位于两相邻的头部间的超薄通道区域，其中各头部相对于颈部具有一增大的接触面积，且各头部的宽度大于基部的宽度。沟渠绝缘结构，位于有源鳍状结构的一侧。单边侧壁栅极，位于沟渠绝缘结构相反侧的有源鳍状结构的侧壁上，使单边侧壁栅极与沟渠绝缘结构夹住有源鳍状结构。
本发明提供一种动态随机存储器数组，包含有一由多个鳍状场效晶体管构成的数组、一沟渠绝缘结构以及一单边侧壁栅极。由多个鳍状场效晶体管构成的数组包含有至少两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管，分别排列在动态随机存储器数组中的相邻的两行，且位于同一列中，其中各单边栅极鳍状场效晶体管设于一有源鳍状结构中，有源鳍状结构包含有两相邻的增大头部、一超薄基部，以及衔接各增大头部与超薄基部的一渐缩颈部。沟渠绝缘结构位于有源鳍状结构的一侧。单边侧壁栅极位于沟渠绝缘结构相反侧的有源鳍状结构的侧壁上，使单边侧壁栅极与沟渠绝缘结构夹住有源鳍状结构。
本发明提供一种鳍状场效晶体管数组，包含有至少两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管、一瓶状沟渠绝缘结构以及一单边侧壁栅极。至少两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管分别排列在鳍状场效晶体管数组中的相邻的两行，且位于同一列中，其中各单边栅极鳍状场效晶体管包含有一有源鳍状结构，其包含一基部，其中设有一通道区域，两相邻的头部位于基部上，其中头部在结构上较基部是相对的增大，以及一渐缩颈部，衔接两相邻的头部与基部。瓶状沟渠绝缘结构位于两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管间。单边侧壁栅极位于瓶状沟渠绝缘结构相反侧的有源鳍状结构的侧壁上，使单边侧壁栅极与瓶状沟渠绝缘结构夹住有源鳍状结构。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为本发明的一优选实施例的动态随机存储器数组的部分布局图。
图2为图1沿着切线A-A’及切线B-B’的单边栅极鳍状场效晶体管的剖面图。
图3为本发明一优选实施例的单边栅极鳍状场效晶体管的立体图。
图4-12为本发明一优选实施例的单边栅极鳍状场效晶体管的制作工艺示意图。
其中，附图标记说明如下：
具体实施方式
虽然本发明以实施例揭露如下，然其并非用以限定本发明，任何本领域技艺人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定为标准，且为了不致使本发明的精神难懂，一些公知结构与工艺步骤的细节将不再于此揭露。
同样地，图示所表示为实施例中的装置示意图但并非用以限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分组件的尺寸是可能放大呈现于图中。再者，多个实施例中所揭示相同的组件者，将标示相同或相似的符号以使说明更容易且清晰。
本说明书所指的「水平」是定义为一平面，其与公知半导体基底的主要平面或表面平行，而不论及其方向或走向。「垂直」是指垂直于「水平」的方向。其它像是「上」、「下」、「底部」、「顶部」、「侧面」、「高于」、「低于」等等皆是相较于水平面来定义。此外，在实施例中，源极与漏极可互相交换。
图1为依据本发明的一优选实施例所绘示的动态随机存储器数组的部分布局图。图2分别为图1沿着切线A-A’(参考坐标Y轴方向)及切线B-B’(参考坐标X轴方向)的单边栅极鳍状场效晶体管的剖面图。图1仅显示动态随机存储器数组的一小部分，其中包含八个单边栅极鳍状场效晶体管呈四行(C1～C4)及二列(R1及R2)的数组排列，例如，八个单边栅极鳍状场效晶体管包含单边栅极鳍状场效晶体管100及单边栅极鳍状场效晶体管200，其中单边栅极鳍状场效晶体管100及200排列在同一列(R1)及二相邻行(C2及C3)。
单边栅极鳍状场效晶体管100及200是分别形成于有源鳍状结构101及201中，其中单边栅极鳍状场效晶体管100及200彼此紧邻且于图中以虚线表示。在本实施例中，各单边栅极鳍状场效晶体管及其对应的电容组件(未绘示)可构成一组件面积4F2甚至更小的动态随机存储器单元。侧边字符线12a，12b，14a及14b配置于各行晶体管的侧边且沿着参考坐标Y轴延伸。
侧边字符线12a及12b埋入线型沟槽122中且配置于线型沟槽122的相对两侧壁，其中通过有源鳍状结构101的侧边字符线12b并作为单边栅极鳍状场效晶体管100的一单边侧壁栅极，通过有源鳍状结构201的侧边字符线14a并作为单边栅极鳍状场效晶体管200的一单边侧壁栅极。线型沟槽122及124可以绝缘层28填充，例如氧化硅等绝缘层。本文中的「单边」一词是指栅极12a仅仅形成于晶体管的一侧边，与过去的双栅极鳍状场效晶体管结构有所不同。
在一实施例中，制造于有源鳍状结构101中的单边栅极鳍状场效晶体管100包含彼此分隔的一漏极掺杂区102与一源极掺杂区104、位于漏极掺杂区102与源极掺杂区104下方的一下凹式U型通道110、作为栅极电极的字符线12a，以及位于U型通道110及字符线12a间的一栅极介电层106。同样地，制造于有源鳍状结构201中的单边栅极鳍状场效晶体管200包含彼此分隔的一漏极掺杂区202与源极掺杂区204、位于漏极掺杂区102与源极掺杂区204下方的一下凹式U型通道210、作为一栅极电极的字符线14a，以及位于U型通道210及字符线14a间的一栅极介电层206。
在本实施例中，单边栅极鳍状场效晶体管100及单边栅极鳍状场效晶体管200相对于中心线150彼此镜像对称。如图2沿A-A’剖面所示，有源鳍状结构101在于一音叉型硅质岛状结构，具有一绝缘区域26夹置于漏极掺杂区102与源极掺杂区104间。绝缘区域26是位于漏极掺杂区102与源极掺杂区104间的U型通道210上方。基本上，形成于漏极掺杂区102与源极掺杂区104间的凹槽宽度及深度实质上决定了U型通道110的通道长度。单边栅极鳍状场效晶体管100藉由瓶状沟渠绝缘结构24与单边栅极鳍状场效晶体管200电性绝缘，其中瓶状沟渠绝缘结构24沿着参考坐标Y轴延伸。瓶状沟渠绝缘结构24具有一较宽的下端部，其可提供优选的电性绝缘并减少相邻的晶体管或动态随机存储器单元彼此的讯号干扰。瓶状沟渠绝缘结构24的下端部是沿着列(row)方向拓宽，在此在于参考坐标X轴方向。
如图1及图2所示，绝缘区域26是沿着参考坐标X轴方向延伸而单边侧壁栅极12a及14a是沿着参考坐标Y轴方向延伸，其中参考坐标Y轴方向与参考坐标X轴方向互相垂直，而绝缘区域26与单边侧壁栅极12a及14a直接接触。在一实施例，绝缘区域26是沿着参考坐标X轴方向延伸而沟渠绝缘结构24是沿着参考坐标Y轴方向延伸，其中参考坐标Y轴方向与参考坐标X轴方向垂直，而绝缘区域26与沟渠绝缘结构24直接接触。
为了满足组件隔离的需求，提供多个线型浅沟隔离区22埋入基底10中以使装置的二相邻列电性绝缘。如图1所示，每一线型浅沟隔离区22是沿着参考坐标X轴方向延伸并与侧边字符线12a、12b、14a以及14b交错。
如图1及图2所示，于此定义至少包含四个关键特征或设计参数。这些关键特征或参数包含：(1)参数A：埋入同一沟槽中的两相邻侧边字符线的间距；(2)参数B：漏极掺杂区与源极掺杂区在参考坐标X轴方向上的尺寸；(3)参数C：晶体管的通道区域(或基部)的厚度；(4)参数D：位于两镜像对称晶体管间的瓶状沟渠绝缘结构的宽度，其中参数A，B及D尽可能越大越好，而参数C则要尽可能的越小越好。这是因为增加两相邻侧边字符线的间距A以及增加瓶状沟渠绝缘结构的宽度，可减少晶体管间的互相电性干扰，而参数B的增加可增大漏极/源极接触面积，如此有助于动态随机存储器装置微小化。
本发明借由减少参数C而提供超薄基部，其伴随的优点包括：(1)因缩短通道而具有良好的短通道行为表现及较高的驱动电流；以及(2)因通道容积反转导致具有更高的迁移率(驱动电流)。根据本发明一实施例，参数B大于参数C。也就是說，本发明在通道区域保持一超薄基部的同时，其单边栅极鳍状场效晶体管结构还能够提供出较大的漏极/源极接触面积。
图3所示为本发明图1的单边栅极鳍状场效晶体管100及200的侧视立体图，其中为能更清晰简明揭示本发明细部结构，省略填入某些绝缘区域的介电层。如图3所示，在一实施例中，有源鳍状结构101例如包含两个增大的音叉型头部108a，且漏极掺杂区102与源极掺杂区104形成于此，以及一渐缩颈部108b连接增大头部108a及超薄基部108c，其中U型通道110形成于漏极掺杂区102与源极掺杂区104的下方。在一实施例中，每一有源鳍片结构101及201类似一具有二较宽顶部的音叉，且此二较宽的顶部分别构成漏极掺杂区102与源极掺杂区104。
参考图3，本文中的「增大」以及「超薄」等词是比较头部108a及其下方的基部108c的相对尺寸，因而使本领域技艺人员能理解而进一步绘示出顶部108a大于基部108c的结构特征。根据本发明，头部108a在于相对于其下基部108c增大，而渐缩颈部108b连接顶部108a及基部108c且其截面由基部108c向上至顶部108a逐渐增大。「超薄」一词是指晶体管的通道区域的厚度，而「增大」一词则指顶部108a相较于渐缩颈部108b具有一增大的表面接触面积。图3亦绘示一单栅极鳍式场效晶体管数组，其具有至少二镜像对称的单栅极鳍式场效晶体管及位于其间的沟渠绝缘结构24。此单栅极鳍式场效晶体管数组在维持一超薄基部于通道区域的同时，亦提供一较大的漏极/源极接触面积。
纵上所述，本发明提供一鳍式场效晶体管结构以及其动态随机存取器数组，具有二彼此相对的头部108a分别结合较薄的颈部区域108b，最后在共同连结至基部区域108c，且基部区域108c具有绝缘沟渠24于其中。基部区域108c可呈U型或V型。单边栅极12a及14a位于绝缘沟渠区域的相对两侧边。头部108a为已掺杂，意指其表面区域较公知技艺更大。
图4-12所绘示为本发明一优选实施例的单边栅极鳍状场效晶体管的制作工艺示意图，其中为求一致，图中相同的符号用来代表相同的材料层、区域或组件。
如图4所示，提供一基底10。基底10可例如为硅基底、具有外延层的基底、硅锗基底、硅覆绝缘基底、砷化镓基底、磷砷化镓基底、磷化铟基底、砷化镓铝基底或磷化铟镓基底等半导体基底，但本发明不以此为限。一垫氧化层302及一垫氮化层304可形成于基底10的主表面上。进行一浅沟隔离工艺以形成埋入于基底10的线型浅沟隔离区22。线型浅沟隔离区22使二相邻列的装置彼此电性绝缘。
根据本发明一实施例，各线型浅沟隔离区22是沿着参考坐标X轴方向延伸，且线型浅沟隔离区22可以旋布介电层间隙填入法(SOD gap-fill)形成。浅沟隔离沟渠21中可形成一衬垫层22a。衬垫层22a可包含氧化硅层、氮化硅层或其组合。在一实施例，衬垫层22a可包含一氧化硅层(未绘示)，其形成于浅沟隔离沟渠21的内表面，以及一氮化硅层(未绘示)，位于氧化硅层上。衬垫层22a可避免填入间隙的旋布介电层消耗基底10。
接着，于一漏极掺杂区与一源极掺杂区间的基底10中形成一绝缘区域26，其中绝缘区域26是沿着参考坐标X轴方向延伸。同样地，绝缘区域26亦可由旋布介电层间隙填入法形成。凹陷沟槽126中可形成一衬垫层26a，用以衬垫凹陷沟槽126的内表面。衬垫层22a及26a可避免填入间隙的旋布介电层，固化期间消耗基底10中的硅材。其后，进行一研磨工艺，例如，化学机械研磨工艺，移除垫氧化层302与垫氮化层304。
如图5所示，在移除垫氧化层302以及垫氮化层304后，形成一氧化硅层312、一氮化硅层314以及一多晶硅硬掩膜316于基底10的表面。进行一光刻工艺及一干蚀刻工艺以形成一沿着参考坐标Y轴方向延伸的线型沟槽324，而线型沟槽324分别截断并贯穿线型浅沟隔离区22及绝缘区域26。
如图6所示，接着，于线型沟槽324侧壁的上端部上形成一颈保护层326，并暴露出线型沟槽324的下端部及底面。根据本发明一实施例，颈保护层326可包含氮化硅层。于基底10上涂布一旋布介电层间隙填入材料330，且填入线型沟槽324中，其中旋布介电层间隙填入材料330可包含聚硅氮烷前体，但本发明不以此为限。
如图7所示，进行一固化工艺以将旋布介电层间隙填入材料330转换为氧化硅间隙材料330a，例如，可使用蒸汽在高温下进行一固化工艺。在固化期间，消耗掉线型沟槽324的下端部以及底面的部分硅材，而线型沟槽324的颈部则由颈保护层326所保护。由此，生成一瓶状沟渠绝缘结构24。当然瓶状沟渠绝缘结构24亦可由本领域所熟知的其它工艺所形成，例如使用湿蚀刻的方法。
如图8所示，在形成瓶状沟渠绝缘结构24后，自基底10表面完全移除多晶硅硬掩膜316，因而形成沿着参考坐标Y轴延伸的脊部340，其中颈保护层326覆盖各脊部340的相对两侧壁。
如图9所示，形成一侧壁子材料层(未绘示)全面的覆盖基底10，且侧壁子材料层覆盖脊部340以及氮化硅层314。在一实施例中，侧壁子材料层可包含氧化硅、氮氧或碳，但本发明不以此为限。接着，进行一各向异性干蚀刻工艺以蚀刻侧壁子材料层，而于各脊部340的相对两侧壁形成一对侧壁子342。
在一实施例中，侧壁子342具有一底部宽度，其实质上与参数B相等。也就是說，侧壁子的横向厚度(参考坐标X轴方向)实质上决定漏极掺杂区与源极掺杂区的接触区域的尺寸以及超薄基部的厚度。
如图10所示，使用侧壁子342为一蚀刻硬掩膜，进行一自动对准的各向异性干蚀刻工艺，以蚀除未被侧壁子342所覆盖的部分氮化硅层314、氧化硅层312以及基底10，而形成一线形突出结构400，以及位于线型突出结构400两侧的线型沟槽122及124，其中线型突出结构400是沿着Y轴方向延伸。有源鳍状结构101及201形成于线型突出结构400中。详细而言，线型突出结构400是沿着Y轴方向延伸，且包含有源鳍状结构101及201、位于有源鳍状结构101及201间的氧化硅间隙材料330a、颈保护层326、氧化硅层312、氮化硅层314、侧壁子342、绝缘区域26以及线型浅沟隔离区域22。
如图11所示，在形成线型沟槽122及124后，移除剩余的侧壁子342，并再移除氮化硅层314及氧化硅层312以暴露出漏极掺杂区102、202与源极掺杂区104、204。此外，脊部340及颈保护层326的上端部可在此步骤移除。
如图12所示，于线型突出结构400的相对两侧形成一栅极介电层106及206，其中栅极介电层106及206可由原位水汽生长法(ISSG)或其它本领域所熟知的方法所形成。接着，侧边字符线12a及14a可例如形成于线型突出结构400的相对两侧。侧边字符线12a及14a可由金属、多晶硅或其它导电材料所组成。其后，线型沟槽122及124可由绝缘介电材料填充，而后将其平坦化。最后，进行一源/漏极离子注入，以掺杂形成漏极掺杂区102、202与源极掺杂区所在区域104、204。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (23)
1.一种单边栅极鳍状场效晶体管，其特征在于，包含：
一有源鳍状结构，包含两相邻的增大头部、一超薄基部，以及衔接各所述增大头部与所述超薄基部的一渐缩颈部；
一漏极掺杂区与一源极掺杂区，分别位于所述两相邻的增大头部；
一绝缘区域，位于所述增大头部间；
一沟渠绝缘结构，位于所述有源鳍状结构的一侧；以及
一单边侧壁栅极，位于所述沟渠绝缘结构相反侧的所述有源鳍状结构的侧壁上。
2.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，各所述增大头部的宽度大于所述超薄基部的宽度。
3.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，所述沟渠绝缘结构在于一瓶状沟渠绝缘结构。
4.如权利要求3所述的单边栅极鳍状场效晶体管，其特征在于，所述瓶状沟渠绝缘结构的一上端部与各所述增大头部间设有一颈保护层。
5.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，一U型通道区域是位于所述漏极掺杂区与所述源极掺杂区间的所述超薄基部中。
6.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，另包含一栅极介电层，位于所述单边侧壁栅极与所述有源鳍状结构间。
7.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域设于一凹陷沟槽中，且所述凹陷沟槽内设有一衬垫层。
8.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域是沿着一第一方向延伸，而所述单边侧壁栅极是沿着一第二方向延伸，其中所述第一方向垂直所述第二方向。
9.如权利要求8所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域是与所述单边侧壁栅极直接接触。
10.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域是沿着一第一方向延伸，而所述沟渠绝缘结构是沿着一第二方向延伸，其中所述第一方向垂直所述第二方向。
11.如权利要求10所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域是与所述沟渠绝缘结构直接接触。
12.如权利要求1所述的单边栅极鳍状场效晶体管，其特征在于，所述绝缘区域是位于所述漏极掺杂区与所述源极掺杂区间的一通道区域的上方。
13.一种单边栅极鳍状场效晶体管，其特征在于，包含：
一有源鳍状结构，包含两相邻的头部，各所述头部均向下渐缩衔接至一颈部，而所述颈部再向下衔接一基部，所述基部具有一位于所述两相邻的头部间的超薄通道区域，其中各所述头部相对于所述颈部具有一增大的表面区域；
一沟渠绝缘结构，位于所述有源鳍状结构的一侧；以及
一单边侧壁栅极，位于所述沟渠绝缘结构相反侧的所述有源鳍状结构的侧壁上，使所述单边侧壁栅极与所述沟渠绝缘结构夹住所述有源鳍状结构。
14.一种单边栅极鳍状场效晶体管，其特征在于，包含：
一有源鳍状结构，包含两相邻的头部，各所述头部均向下渐缩衔接至一颈部，而所述颈部再向下衔接一基部，所述基部具有一位于所述两相邻的头部间的超薄通道区域，其中各所述头部相对于所述颈部具有一增大的接触面积，且各所述头部的宽度大于所述基部的宽度；
一沟渠绝缘结构，位于所述有源鳍状结构的一侧；以及
一单边侧壁栅极，位于所述沟渠绝缘结构相反侧的所述有源鳍状结构的侧壁上，使所述单边侧壁栅极与所述沟渠绝缘结构夹住所述有源鳍状结构。
15.一种动态随机存储器数组，其特征在于，包含：
一由多个鳍状场效晶体管构成的数组，包含至少两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管，分别排列在所述动态随机存储器数组中的相邻的两行，且位于同一列中，其中各所述单边栅极鳍状场效晶体管设于一有源鳍状结构中，所述有源鳍状结构包含有两相邻的增大头部、一超薄基部，以及衔接各所述增大头部与所述超薄基部的一渐缩颈部；
一沟渠绝缘结构，位于所述有源鳍状结构的一侧；以及
一单边侧壁栅极，位于所述沟渠绝缘结构相反侧的所述有源鳍状结构的侧壁上，使所述单边侧壁栅极与所述沟渠绝缘结构夹住所述有源鳍状结构。
16.如权利要求15所述的动态随机存储器数组，其特征在于，所述沟渠绝缘结构在于一直线型绝缘结构，且沿着一第一方向延伸。
17.如权利要求16所述的动态随机存储器数组，其特征在于，所述单边侧壁栅极亦沿着所述第一方向延伸。
18.如权利要求16所述的动态随机存储器数组，其特征在于，另包含一漏极掺杂区与一源极掺杂区，分别植入于所述两相邻的增大头部。
19.如权利要求15所述的动态随机存储器数组，其特征在于，各所述增大头部的宽度大于所述超薄基部的宽度。
20.如权利要求15所述的动态随机存储器数组，其特征在于，所述沟渠绝缘结构在于一瓶状沟渠绝缘结构。
21.权利要求20所述的动态随机存储器数组，其特征在于，所述瓶状沟渠绝缘结构的一上端部与各所述增大头部的间设有一颈保护层。
22.如权利要求15所述的动态随机存储器数组，其特征在于，另包含一栅极介电层，位于所述单边侧壁栅极与所述有源鳍状结构间。
23.一种鳍状场效晶体管数组，其特征在于，包含：
至少两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管，分别排列在所述鳍状场效晶体管数组中的相邻的两行，且位于同一列中，其中各所述单边栅极鳍状场效晶体管包含有一有源鳍状结构，其包含一基部，其中设有一通道区域，两相邻的头部位于所述基部上，其中所述头部在结构上较所述基部是相对的增大，以及一渐缩颈部，衔接所述两相邻的头部与所述基部；
一瓶状沟渠绝缘结构，位于所述两相邻且结构上呈镜像对称的单边栅极鳍状场效晶体管间；以及
一单边侧壁栅极，位于所述瓶状沟渠绝缘结构相反侧的所述有源鳍状结构的侧壁上，使所述单边侧壁栅极与所述瓶状沟渠绝缘结构夹住所述有源鳍状结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10005773.6 | 2010-06-02 | ||
| EP10005773A EP2393118A1 (en) | 2010-06-02 | 2010-06-02 | Single-gate FinFET and fabrication method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102270661A true CN102270661A (zh) | 2011-12-07 |
Family
ID=42342824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100654524A Pending CN102270661A (zh) | 2010-06-02 | 2011-03-17 | 单边栅极鳍状场效晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110298041A1 (zh) |
| EP (1) | EP2393118A1 (zh) |
| JP (1) | JP2011254062A (zh) |
| CN (1) | CN102270661A (zh) |
| TW (1) | TW201145509A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000203A1 (zh) * | 2013-07-03 | 2015-01-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105405841A (zh) * | 2014-09-10 | 2016-03-16 | 中国科学院微电子研究所 | 一种U型FinFET与非门结构及其制造方法 |
| CN105405886A (zh) * | 2014-09-10 | 2016-03-16 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN105470299A (zh) * | 2014-09-10 | 2016-04-06 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN107017164A (zh) * | 2015-11-30 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101205037B1 (ko) * | 2011-02-28 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| US8969154B2 (en) * | 2011-08-23 | 2015-03-03 | Micron Technology, Inc. | Methods for fabricating semiconductor device structures and arrays of vertical transistor devices |
| JP2013115272A (ja) * | 2011-11-29 | 2013-06-10 | Toshiba Corp | 半導体装置とその製造方法 |
| WO2014042233A1 (ja) * | 2012-09-12 | 2014-03-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびその製造方法 |
| KR102003276B1 (ko) | 2013-02-14 | 2019-07-24 | 삼성전자 주식회사 | 반도체 소자 제조 방법 |
| US20140306286A1 (en) | 2013-04-10 | 2014-10-16 | International Business Machines Corporation | Tapered fin field effect transistor |
| US9773888B2 (en) * | 2014-02-26 | 2017-09-26 | Micron Technology, Inc. | Vertical access devices, semiconductor device structures, and related methods |
| WO2015195134A1 (en) * | 2014-06-20 | 2015-12-23 | Intel Corporation | Monolithic integration of high voltage transistors & low voltage non-planar transistors |
| KR102202753B1 (ko) | 2014-08-11 | 2021-01-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9837405B1 (en) | 2016-08-02 | 2017-12-05 | International Business Machines Corporation | Fabrication of a vertical fin field effect transistor having a consistent channel width |
| US10164111B2 (en) * | 2016-08-03 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US9859420B1 (en) * | 2016-08-18 | 2018-01-02 | International Business Machines Corporation | Tapered vertical FET having III-V channel |
| US10262890B1 (en) | 2018-03-09 | 2019-04-16 | International Business Machines Corporation | Method of forming silicon hardmask |
| US20230180467A1 (en) * | 2021-12-02 | 2023-06-08 | Micron Technology, Inc. | Vertical access line in a folded digitline sense amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026530A1 (en) * | 2007-07-17 | 2009-01-29 | Micron Technology, Inc. | Methods of fabricating dual fin structures and semiconductor device structures with dual fins |
| US20090026522A1 (en) * | 2007-07-09 | 2009-01-29 | Venkatesan Ananthan | Semiconductor device comprising transistor structures and methods for forming same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7326619B2 (en) * | 2003-08-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device including recessed channel transistor |
| DE10361695B3 (de) * | 2003-12-30 | 2005-02-03 | Infineon Technologies Ag | Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs |
| KR100732304B1 (ko) * | 2006-03-23 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7573108B2 (en) * | 2006-05-12 | 2009-08-11 | Micron Technology, Inc | Non-planar transistor and techniques for fabricating the same |
| US7902057B2 (en) * | 2007-07-31 | 2011-03-08 | Micron Technology, Inc. | Methods of fabricating dual fin structures |
-
2010
- 2010-06-02 EP EP10005773A patent/EP2393118A1/en not_active Withdrawn
-
2011
- 2011-01-09 US US12/987,153 patent/US20110298041A1/en not_active Abandoned
- 2011-01-24 TW TW100102466A patent/TW201145509A/zh unknown
- 2011-02-02 JP JP2011020934A patent/JP2011254062A/ja active Pending
- 2011-03-17 CN CN2011100654524A patent/CN102270661A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026522A1 (en) * | 2007-07-09 | 2009-01-29 | Venkatesan Ananthan | Semiconductor device comprising transistor structures and methods for forming same |
| US20090026530A1 (en) * | 2007-07-17 | 2009-01-29 | Micron Technology, Inc. | Methods of fabricating dual fin structures and semiconductor device structures with dual fins |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015000203A1 (zh) * | 2013-07-03 | 2015-01-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105405841A (zh) * | 2014-09-10 | 2016-03-16 | 中国科学院微电子研究所 | 一种U型FinFET与非门结构及其制造方法 |
| CN105405886A (zh) * | 2014-09-10 | 2016-03-16 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| WO2016037396A1 (zh) * | 2014-09-10 | 2016-03-17 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN105470299A (zh) * | 2014-09-10 | 2016-04-06 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN105405886B (zh) * | 2014-09-10 | 2018-09-07 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN105470299B (zh) * | 2014-09-10 | 2018-10-02 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN107017164A (zh) * | 2015-11-30 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN107017164B (zh) * | 2015-11-30 | 2019-10-25 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110298041A1 (en) | 2011-12-08 |
| JP2011254062A (ja) | 2011-12-15 |
| TW201145509A (en) | 2011-12-16 |
| EP2393118A1 (en) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270661A (zh) | 单边栅极鳍状场效晶体管及其制造方法 | |
| US9634012B2 (en) | Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device | |
| CN102034761B (zh) | 存储单元结构、存储器阵列及其制造方法 | |
| CN100536141C (zh) | 具有鳍形沟道晶体管的半导体器件及其制造方法 | |
| US11158639B2 (en) | Asymmetric FinFET in memory device, method of fabricating same and semiconductor device | |
| US9613967B1 (en) | Memory device and method of fabricating the same | |
| KR100869353B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| US9461051B2 (en) | Methods of forming electronic devices having pads using first and second masks | |
| KR100910870B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| US8431933B2 (en) | Memory layout structure and memory structure | |
| KR20080113858A (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| US20230363146A1 (en) | Semiconductor memory device | |
| US7994061B2 (en) | Mask layout and method for forming vertical channel transistor in semiconductor device using the same | |
| US8614481B2 (en) | Semiconductor device and method for fabricating the same | |
| TW201618307A (zh) | 半導體元件及其製造方法 | |
| KR20110135079A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100920045B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101959388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI471947B (zh) | 電晶體元件及其製造方法 | |
| CN103151372B (zh) | 具有加强帽盖层的半导体结构及其制作方法 | |
| US20230008188A1 (en) | Semiconductor memory device | |
| JP2009009988A (ja) | 半導体装置及びその製造方法 | |
| KR100466688B1 (ko) | 부동체 효과가 없는 ｓｏｉ ｄｒａｍ | |
| JP2012079931A (ja) | 半導体装置およびその製造方法 | |
| CN212085005U (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111207 |