CN105470299B

CN105470299B - 一种FinFET结构及其制造方法

Info

Publication number: CN105470299B
Application number: CN201410459172.5A
Authority: CN
Inventors: 刘云飞; 尹海洲; 李睿
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2014-09-10
Filing date: 2014-09-10
Publication date: 2018-10-02
Anticipated expiration: 2034-09-10
Also published as: CN105470299A

Abstract

本发明提供了一种FinFET结构及其制造方法，包括：衬底；第一鳍片和第二鳍片，所述第一、第二鳍片位于所述衬底上方，彼此平行；栅极叠层，所述栅极叠层覆盖所述衬底和部分第一、第二鳍片的侧壁；源区，所述源区位于所述第一鳍片未被栅极叠层所覆盖的区域；漏区，所述漏区位于所述第二鳍片未被栅极叠层所覆盖的区域；侧墙，所述侧墙位于所述第一、第二鳍片两侧，栅极叠层上方，用于隔离源区、漏区和栅极叠层。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。

Description

一种FinFET结构及其制造方法

技术领域

本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。

技术背景

摩尔定律指出：集成电路上可容纳的晶体管数目每隔18个月增加一倍，性能也同时提升一倍。目前，随着集成电路工艺和技术的发展，先后出现了二极管、MOSFET、FinFET等器件，节点尺寸不断减小。然而，2011年以来，硅晶体管已接近了原子等级，达到了物理极限，由于这种物质的自然属性，除了短沟道效应以外，器件的量子效应也对器件的性能产生了很大的影响，硅晶体管的运行速度和性能难有突破性发展。因此，如何在在无法减小特征尺寸的情况下，大幅度的提升硅晶体管的性能已成为当前亟待解决的技术难点。

发明内容

本发明提供了一种U型FinFET结构及其制造方法，在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。具体的，该结构包括：

衬底；

第一鳍片和第二鳍片，所述第一、第二鳍片位于所述衬底上方，彼此平行；

栅极叠层，所述栅极叠层覆盖所述衬底和部分第一、第二鳍片的侧壁；

源区，所述源区位于所述第一鳍片未被栅极叠层所覆盖的区域；

漏区，所述漏区位于所述第二鳍片未被栅极叠层所覆盖的区域。

其中，该结构还包括侧墙，所述侧墙位于所述第一、第二鳍片两侧，用于隔离源区、漏区和栅极叠层。

其中，所述第一、第二鳍片具有相同的高度、厚度和宽度。

其中，所述栅极叠层依次包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。

其中，所述栅极叠层的高度为所述第一、第二鳍片高度的1/2～3/4。

相应的，本发明还提供了一种U型FinFET器件制造方法，包括：

a.提供衬底，在所述衬底上形成第一鳍片和第二鳍片；

b.在所述衬底、所述第一、第二鳍片上方形成栅极叠层；

c.去除所述第一、第二鳍片上方的栅极叠层，形成源漏区；

d.在未被所述栅极叠层覆盖的第一、第二鳍片两侧形成侧墙。

其中，所述第一、第二鳍片具有相同的高度、厚度和宽度。

其中，形成所述第一、第二鳍片的方法为各向异性刻蚀。

其中，形成所述栅极叠层的方法为原子层淀积。

其中，去除部分栅极叠层的方法为各向异性选择性刻蚀。

其中，形成所述源漏区的方法为倾斜的离子注入。

其中，形成所述源漏区的方法为侧向散射。

本发明还提供了另一种U型FinFET器件制造方法，包括：

a.提供衬底，在所述衬底上依次形成沟道材料层和源漏材料层；

b.对所述沟道材料层和源漏材料层进行刻蚀，形成第一鳍片和第二鳍片；

c.在所述衬底、所述第一、第二鳍片上方形成栅极叠层；

d.去除所述第一、第二鳍片上方的栅极叠层，漏出源漏区；

e.在未被所述栅极叠层覆盖的第一、第二鳍片两侧形成侧墙。

其中，形成所述沟道材料层和源漏材料层的方法为外延生长。

其中，所述源漏材料层具有源漏区所需的掺杂分布，该分布在形成源漏材料层时通过原位掺杂实现。

其中，所述第一、第二鳍片具有相同的高度、厚度和宽度。

其中，形成所述第一、第二鳍片的方法为各向异性刻蚀。

其中，其特征在于，所述栅极叠层依次包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。

其中，所述栅极叠层的高度等于所述沟道材料区的厚度，为所述第一、第二鳍片高度的1/2～3/4。

其中，形成所述栅极叠层的方法为原子层淀积。

其中，去除部分栅极叠层的方法为各向异性选择性刻蚀。

本发明在现有FinFET工艺的基础上提出了一种新的U型器件结构，与现有技术中相比，该结构使器件具有垂直的沟道，因而在footprint尺寸不变的情况下，器件可以通过改变鳍片的高度来调节栅长，改善短沟道效应。由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方，与衬底天然分离，因而使得该器件的无法发生源漏穿通，从而具有较低的亚阈态斜率及漏电流。由于器件具有U型垂直沟道结构，器件源漏相互平行且悬于衬底上方，有效隔离了器件漏端电场对源端的影响，因而进一步改善了器件的短沟道效应，使器件具有较小的DIBL。同时，由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方且位于同一平面内，因而便于制作源漏接触。本发明提出的器件结构在制作工艺上与现有FinFET工艺完全兼容，极大地提高了器件性能。

附图说明

图1～图8示意性地示出了根据本发明中实施例1中的方法形成U型FinFET器件各阶段的剖面图；

图9示意性地示出了根据本发明中的实施例2所述的方法形成的器件的最终结构；

图10～图12示意性地示出了根据本发明中实施例3中的方法形成U型FinFET器件各阶段的剖面图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

参见图7，本发明提供了一种FinFET结构，包括：衬底100；第一鳍片210和第二鳍片220，所述第一鳍片210和第二鳍片220位于所述衬底100上方，彼此平行；栅极叠层300，所述栅极叠层覆盖所述衬底和部分第一鳍片210和第二鳍片220的侧壁；源区410，所述源区位于所述第一鳍片210未被栅极叠层所覆盖的区域；漏区420，所述漏区位于所述第二鳍片220未被栅极叠层所覆盖的区域。

其中，该结构还包括侧墙230，所述侧墙230位于所述第一鳍片210和第二鳍片220两侧，用于隔离源区、漏区和栅极叠层。

其中，所述第一鳍片210和第二鳍片220具有相同的高度、厚度和宽度。

其中，所述栅极叠层依次包括：界面层310、高K介质层320、金属栅功函数调节层330以及多晶硅340。

其中，所述栅极叠层300的高度为所述第一、第二鳍片210、220高度的1/2～3/4。

本发明在现有FinFET工艺的基础上提出了一种新的U型器件结构，与现有技术中相比，该结构使器件具有垂直的沟道，因而在footprint尺寸不变的情况下，器件可以通过改变Fin的高度来调节栅长，改善短沟道效应。由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方，与衬底天然分离，因而使得该器件的无法发生源漏穿通，从而具有较低的亚阈态斜率及漏电流。由于器件具有U型垂直沟道结构，器件源漏相互平行且悬于衬底上方，有效隔离了器件漏端电场对源端的影响，因而进一步改善了器件的短沟道效应，使器件具有较小的DIBL。同时，由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方且位于同一平面内，因而便于制作源漏接触。本发明提出的器件结构在制作工艺上与现有FinFET工艺完全兼容，极大地提高了器件性能。

以下将参照附图更详细地描述本实发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如Si或Ge，或III-V族半导体，如GaAs、InP、GaN、SiC，或上述半导体材料的叠层。

首先结合附图对本发明的实施例1进行详细描述。

参见图1，示出了本发明中的第一衬底100。所述第一衬底材料为半导体材料，可以是硅，锗，砷化镓等，优选的，在本实施例中，所用衬底为硅衬底。

接下来，在所述衬底100上依次外延生长沟道材料层110和源漏材料层120。所述沟道材料层110在经过后续工艺的处理后为器件沟道区的主要部分，可以轻掺杂或者不掺杂；掺杂类型根据器件的类型而定。对于N型器件，沟道材料层的掺杂类型为P型，可采用的掺杂杂质为硼等三族元素；对于P型器件，沟道材料层的掺杂类型为N型，可采用的掺杂杂质为磷、砷等五族元素。在本实施例中，后续工艺中形成的沟道区具有1e15cm^-3的掺杂浓度，所采用的掺杂元素为硼，该掺杂通过外延时原位掺杂形成，具体的工艺步骤与现有工艺相同，在此不再赘述。

所述源漏材料层120在经过后续工艺的处理后，将成为器件源漏区的主要部分，其掺杂浓度与源漏区所需浓度相等；掺杂类型根据器件的类型而定。对于N型器件，沟道材料层的掺杂类型为N型，可采用的掺杂杂质为磷、砷等五族元素；对于P型器件，沟道材料层的掺杂类型为P型，可采用的掺杂杂质为硼等三族元素。在本实施例中，后续工艺中形成的源漏区具有1e19cm^-3的掺杂浓度，所采用的掺杂元素为砷，该掺杂通过外延时原位掺杂形成，具体的工艺步骤与现有工艺相同，在此不再赘述。

形成源漏材料层120之后的结构如图2所示，图中所示沟道材料层110的厚度为H2，等于器件形成之后栅极叠层高度。源漏材料层120的厚度为H1。

接下来，经过投影，曝光，显影，刻蚀等常规工艺对所述沟道材料层110和源漏材料层120进行刻蚀，形成第一鳍片210和第二鳍片220，所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。如图3所示，所述第一鳍片210和第二鳍片220刻蚀完成之后的高度等于所述沟道材料层110和源漏材料层120的厚度H2+H1，其中，所述沟道材料层110的厚度H2即为后续工艺中形成的栅极叠层的高度，所述源漏材料层120的厚度H1即为后续工艺中形成的源漏区的高度。

接下来，在所述衬底100和所述第一鳍片210和第二鳍片220上方形成栅极叠层300，与现有的FinFET工艺相同，所述栅极叠层300依次包括界面层310、高K介质层320、金属栅功函数调节层330以及多晶硅340。

其中，所述界面层310的材料为二氧化硅，用于消除第一、第二鳍片表面的缺陷和界面态，考虑到器件的栅控能力以及其他性能，所述界面层310的厚度一般为0.5～1nm；所述高K介质层320一般为高K介质，如HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfFaON、HfTiON、Al₂O₃、La₂O₃、ZrO₂、LaAlO中的一种或其组合，栅介质层的厚度可以为1nm-10nm，例如3nm、5nm或8nm，形成高K介质层之后的器件结构如图4所示；所述金属栅功函数调节层330可以采用TiN、TaN等材料制成，其厚度范围为3nm～15nm，形成金属栅功函数调节层330之后的器件结构如图5所示。

为了使栅极叠层具有良好的台阶覆盖特性，获得质量优良的薄膜，上述形成栅极叠层的工艺均采用原子层淀积的方法形成。

接下来，在所述金属栅功函数调节层330表面形成多晶硅340。首先，采用化学汽相淀积的方法在所述器件表面淀积一层多晶硅，使其覆盖整个器件10～50nm；接下来，对所述多晶硅层进行平坦化，所述平坦化方法可以是化学机械抛光(CMP)，使所述多晶硅表面高度一致，以所述金属栅功函数调节层330作为化学机械抛光的停止层，使其余区域的多晶硅与所述金属栅功函数调节层330平齐；接下来，使用各向异性选择性刻蚀对所述多晶硅层进行定向刻蚀，使其表面与所述源漏材料层120底部平齐，如图6所示。

接下来，对覆盖所述第一鳍片210和第二鳍片220的栅极叠层进行各向同性选择性刻蚀，去除其位于多晶硅层340上方的部分，露出部分所述鳍片，如图7所示。

接下来，如图8所示，在露出的部分所述鳍片的侧壁上形成侧墙230，用于将栅极叠层与源漏区隔开。侧墙230可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。侧墙230可以具有多层结构。侧墙可以通过包括沉积刻蚀工艺形成，其厚度范围可以是10nm-100nm，如30nm、50nm或80nm。

在本发明的实施例2中，在形成侧墙之后，可选的，以鳍片表面的硅为籽晶进行外延生长，形成源漏外延区240，即提升源漏，如图9所示。在外延生长的同时进行原位掺杂，使外延区具有与源漏区相同的掺杂浓度。

接下来，与现有技术相同，在所述源漏区和栅极上方形成硅化物以及金属电极，具体工艺步骤在此不再赘述。

本发明还提供了实施例3形成所述U型FinFET结构。具体的，包括以下步骤：

参见图10，首先，提供衬底100，在所述衬底100上形成第一鳍片210和第二鳍片220。与实施例1、2不同的地方在于，形成鳍片之前并未进行沟道材料层与源漏材料层的淀积，直接对衬底100进行刻蚀。具体的刻蚀方法与实施例1相同，在此不再赘述。

接下来，与实施例1、2相同，在所述衬底100、所述第一鳍片210和第二鳍片220上方形成栅极叠层，覆盖所述第一、第二鳍片。

接下来，去除所述第一鳍片210和第二鳍片220上方的栅极叠层，形成源漏区。由于并未使用原位掺杂的方法在鳍片中预先形成源漏区分布，因此，此处采用侧向散射的方法形成源漏区。具体的，首先采用现有光刻工艺，在所述第一、第二鳍片顶部上方形成硬掩膜510，作为后续注入工艺中的掩蔽层，避免杂质粒子从鳍片顶部进入鳍片中；接下来，在所述鳍片两侧形成牺牲氧化层520，牺牲氧化层是杂质离子进入沟道中的介质，其顶部与硬掩膜510平齐，如图10所示；接下来，进行离子注入，注入氧化层中的杂质通过热运动扩散进入鳍片中，形成源漏区，如图11所示；最后，去除所述硬掩膜510以及牺牲氧化层520，露出栅极叠层300上方的鳍片，如图12所示。

接下来，与实施例1、2相同，在未被所述栅极叠层覆盖的第一鳍片210和第二鳍片220两侧形成侧墙230，具体工艺步骤在此不再赘述。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims

1.一种U型FinFET器件结构，包括：

衬底(100)；

具有相同的高度、厚度和宽度的第一鳍片(210)和第二鳍片(220)，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm，位于所述衬底(100)上方，彼此平行；

栅极叠层(300)，所述栅极叠层覆盖所述衬底和部分第一鳍片(210)和第二鳍片(220)的侧壁；

源区(410)，所述源区位于所述第一鳍片(210)未被栅极叠层所覆盖的区域；

漏区(420)，所述漏区位于所述第二鳍片(220)未被栅极叠层所覆盖的区域；

侧墙(230)，所述侧墙(230)位于所述第一鳍片(210)和第二鳍片(220)两侧，栅极叠层(300)上方，用于隔离源区、漏区和栅极叠层。

2.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层依次包括：界面层(310)、高K介质层(320)、金属栅功函数调节层(330)以及多晶硅(340)。

3.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。

4.一种U型FinFET器件制造方法，包括：

a.提供衬底(100)，在所述衬底(100)上形成第一鳍片(210)和第二鳍片(220)；

b.在所述衬底(100)、所述第一鳍片(210)和第二鳍片(220)上方形成栅极叠层；

c.去除覆盖所述第一鳍片(210)和第二鳍片(220)上方和部分侧壁的栅极叠层，露出的部分第一和第二鳍片形成源漏区；

d.在未被所述栅极叠层覆盖的第一鳍片(210)和第二鳍片(220)两侧形成侧墙(230)。

5.根据权利要求4所述的制造方法，其特征在于，所述第一鳍片(210)和第二鳍片(220)具有相同的高度、厚度和宽度。

6.根据权利要求4所述的制造方法，其特征在于，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm。

7.根据权利要求4所述的制造方法，其特征在于，形成所述第一鳍片(210)和第二鳍片(220)的方法为各向异性刻蚀。

8.根据权利要求4所述的制造方法，其特征在于，所述栅极叠层依次包括：界面层(310)、高K介质层(320)、金属栅功函数调节层(330)以及多晶硅(340)。

9.根据权利要求4所述的制造方法，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。

10.根据权利要求4所述的制造方法，其特征在于，形成所述栅极叠层的方法为原子层淀积。

11.根据权利要求4所述的制造方法，其特征在于，去除部分栅极叠层的方法为各向异性选择性刻蚀。

12.根据权利要求4所述的制造方法，其特征在于，形成所述源漏区的方法为倾斜的离子注入。

13.根据权利要求4所述的制造方法，其特征在于，形成所述源漏区的方法为侧向散射。

14.根据权利要求4所述的制造方法，其特征在于，

在所述衬底(100)上形成第一鳍片(210)和第二鳍片(220)的步骤包括：

在所述衬底(100)上依次形成沟道材料层(110)和源漏材料层(120)；

对所述沟道材料层(110)和源漏材料层(120)进行刻蚀，形成第一鳍片(210)和第二鳍片(220)。

15.根据权利要求14所述的制造方法，其特征在于，形成所述沟道材料层(110)和源漏材料层(120)的方法为外延生长。

16.根据权利要求14所述的制造方法，其特征在于，所述源漏材料层(120)具有源漏区所需的掺杂分布，该分布在形成源漏材料层(120)时通过原位掺杂实现。