CN105470298B - 一种FinFET器件结构及其制造方法 - Google Patents
一种FinFET器件结构及其制造方法 Download PDFInfo
- Publication number
- CN105470298B CN105470298B CN201410459154.7A CN201410459154A CN105470298B CN 105470298 B CN105470298 B CN 105470298B CN 201410459154 A CN201410459154 A CN 201410459154A CN 105470298 B CN105470298 B CN 105470298B
- Authority
- CN
- China
- Prior art keywords
- fin
- source
- region
- drain
- gate stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000001657 homoepitaxy Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000574 ganglionic effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种FinFET器件结构及其制造方法，包括：衬底；第一、第二鳍片，所述第一、第二鳍片位于所述衬底上方，彼此平行；栅极叠层，覆盖所述衬底和部分第一、第二鳍片的侧壁；源区，位于所述第一鳍片未被栅极叠层所覆盖的区域；源端外延区，位于所述第一鳍片一端的上方，其长度小于鳍片长度的1/2；漏区，位于所述第二鳍片未被栅极叠层所覆盖区域；漏端外延区，位于所述第二鳍片中与源区外延区相反的另一端的上方，其长度小于所述鳍片长度的1/2。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。
Description
技术领域
本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。
技术背景
摩尔定律指出：集成电路上可容纳的晶体管数目每隔18个月增加一倍，性能也同时提升一倍。目前，随着集成电路工艺和技术的发展，先后出现了二极管、MOSFET、FinFET等器件，节点尺寸不断减小。然而，2011年以来，硅晶体管已接近了原子等级，达到了物理极限，由于这种物质的自然属性，除了短沟道效应以外，器件的量子效应也对器件的性能产生了很大的影响，硅晶体管的运行速度和性能难有突破性发展。因此，如何在在无法减小特征尺寸的情况下，大幅度的提升硅晶体管的性能已成为当前亟待解决的技术难点。
发明内容
本发明提供了一种U型FinFET结构及其制造方法，在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。具体的，该结构包括：
衬底；
第一鳍片和第二鳍片，所述第一、第二鳍片位于所述衬底上方，彼此平行；
栅极叠层，所述栅极叠层覆盖所述衬底和部分第一、第二鳍片的侧壁；
源区，所述源区位于所述第一鳍片未被栅极叠层所覆盖的区域；
源端外延区，位于所述第一鳍片一端的上方，其长度小于鳍片长度的1/2；
漏区，所述漏区位于所述第二鳍片中未被栅极叠层所覆盖的区域；
漏端外延区，位于所述第二鳍片中与源区外延区相反的另一端的上方，其长度小于所述鳍片长度的1/2；
侧墙，所述侧墙位于所述第一、第二鳍片两侧，用于隔离源区、漏区和栅极叠层。
其中，所述第一、第二鳍片具有相同的高度、厚度和宽度。
其中，所述栅极叠层依次包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。
其中，所述栅极叠层的高度为所述第一、第二鳍片高度的1/2～3/4。
相应的，本发明还提供了一种U型FinFET器件制造方法，包括：
a.提供衬底，在所述衬底上形成第一鳍片和第二鳍片；
b.在所述衬底、所述第一、第二鳍片上方和侧面形成栅极叠层；
c.去除所述第一、第二鳍片上方和侧面的部分栅极叠层，在未被所述栅极叠层覆盖的第一、第二鳍片两侧形成侧墙；
d.在所述第一、第二鳍片未被侧墙覆盖的表面上分别形成第一氧化层和第二氧化层，所述第一、第二氧化层位于第一、第二鳍片相反地两端，其长度大于鳍片长度的1/2；
e.在未被所述第一、第二氧化层覆盖的第一、第二鳍片上分别形成源端外延区以及漏端外延区。
其中，形成所述第一鳍片和第二鳍片的方法为：
在所述衬底上依次形成沟道材料层和源漏材料层；
对所述沟道材料层和源漏材料层进行刻蚀，形成第一鳍片和第二鳍片。
其中，形成所述第一、第二氧化层的方法为：
以光刻胶覆盖所述半导体结构，以第一、第二氧化层的形状为掩膜版进行刻蚀，使鳍片表面需要生长氧化层的区域暴露出来；
在未被光刻胶覆盖的区域生成所述第一、第二氧化层。
其中，形成所述第一、第二氧化层的方法为干氧氧化；形成所述源端外延区以及漏端外延区的方法为同质外延；其中，同质外延生长所述源端外延区以及漏端外延区的同时进行原位掺杂，掺杂杂质的浓度和类型与源漏区相同。
其中，所述第一、第二鳍片具有相同的高度、厚度和宽度。
其中，形成所述第一、第二鳍片的方法为各向异性刻蚀。
其中，所述栅极叠层依次包括：界面层、高K介质层、金属栅功函数调节层以及多晶硅。
其中，所述栅极叠层的高度为所述第一、第二鳍片高度的1/2～3/4。
其中，形成所述栅极叠层的方法为原子层淀积。
其中，去除部分栅极叠层的方法为各向异性选择性刻蚀。
其中，形成所述源漏区的方法为倾斜的离子注入。
其中，形成所述源漏区的方法为侧向散射。
本发明在现有FinFET工艺的基础上提出了一种新的U型器件结构，与现有技术中相比，该结构使器件具有垂直的沟道，因而在footprint尺寸不变的情况下，器件可以通过改变Fin的高度来调节栅长，改善短沟道效应。由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方，与衬底天然分离，因而使得该器件的无法发生源漏穿通，从而具有较低的亚阈态斜率及漏电流。由于器件具有U型垂直沟道结构，器件源漏相互平行且悬于衬底上方，有效隔离了器件漏端电场对源端的影响，因而进一步改善了器件的短沟道效应，使器件具有较小的DIBL。同时，由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方且位于同一平面内，因而便于制作源漏接触。最后，由于该器件具有源漏外延区，即raised-SD的结构，本发明有效的降低了源漏区的寄生电阻，提高了器件的开态电流。本发明提出的器件结构在制作工艺上与现有FinFET工艺完全兼容，极大地提高了器件性能。
附图说明
图1～图14示意性地示出了根据本发明中实施例1中的方法形成U型FinFET器件各阶段的示意图；其中，图10～图13为从器件顶部示出的俯视图；图14为沿鳍片长度方向的投影图；
图15示出了根据本发明中的实施例所述的方法形成的器件的最终结构；
图中相同或相似的图形代表相同的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
参见图15，本发明提供了一种FinFET结构，包括：衬底100；第一鳍片210和第二鳍片220，所述第一鳍片210和第二鳍片220位于所述衬底100上方，彼此平行；栅极叠层300，所述栅极叠层覆盖所述衬底和部分第一鳍片210和第二鳍片220的侧壁；源区410，所述源区位于所述第一鳍片210未被栅极叠层所覆盖的区域；源端外延区240，位于其长度小于所述第一鳍片210一端的上方，其长度小于鳍片长度的1/2；漏区420，所述漏区位于所述第二鳍片220未被栅极叠层所覆盖的区域；漏端外延区250，位于所述第二鳍片220中与源区外延区相反的另一端的上方，其长度小于所述鳍片长度的1/2。
其中，该结构还包括侧墙230，所述侧墙230位于所述第一鳍片210和第二鳍片220两侧，用于隔离源区、漏区和栅极叠层。
其中，所述第一鳍片210和第二鳍片220具有相同的高度、厚度和宽度。
其中，所述栅极叠层依次包括：界面层310、高K介质层320、金属栅功函数调节层330以及多晶硅340。
其中，所述栅极叠层300的高度为所述第一、第二鳍片210、220高度的1/2～3/4。
本发明在现有FinFET工艺的基础上提出了一种新的U型器件结构，与现有技术中相比，该结构使器件具有垂直的沟道，因而在footprint尺寸不变的情况下，器件可以通过改变Fin的高度来调节栅长，改善短沟道效应。由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方，与衬底天然分离，因而使得该器件的无法发生源漏穿通，从而具有较低的亚阈态斜率及漏电流。由于器件具有U型垂直沟道结构，器件源漏相互平行且悬于衬底上方，有效隔离了器件漏端电场对源端的影响，因而进一步改善了器件的短沟道效应，使器件具有较小的DIBL。同时，由于器件具有U型垂直沟道结构，器件源漏悬于衬底上方且位于同一平面内，因而便于制作源漏接触。最后，由于该器件具有源漏外延区，即raised-SD的结构，本发明有效的降低了源漏区的寄生电阻，提高了器件的开态电流。本发明提出的器件结构在制作工艺上与现有FinFET工艺完全兼容，极大地提高了器件性能。
以下将参照附图更详细地描述本实发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如Si或Ge，或III-V族半导体，如GaAs、InP、GaN、SiC，或上述半导体材料的叠层。
首先结合附图对本发明的实施例1进行详细描述。
参见图1，示出了本发明中的第一衬底100。所述第一衬底材料为半导体材料，可以是硅，锗，砷化镓等，优选的，在本实施例中，所用衬底为硅衬底。
接下来，在所述衬底100上依次外延生长沟道材料层110和源漏材料层120。所述沟道材料层110在经过后续工艺的处理后为器件沟道区的主要部分，可以轻掺杂或者不掺杂；掺杂类型根据器件的类型而定。对于N型器件，沟道材料层的掺杂类型为P型，可采用的掺杂杂质为硼等三族元素；对于P型器件，沟道材料层的掺杂类型为N型，可采用的掺杂杂质为磷、砷等五族元素。在本实施例中，后续工艺中形成的沟道区具有1e15cm-3的掺杂浓度，所采用的掺杂元素为硼，该掺杂通过外延时原位掺杂形成，具体的工艺步骤与现有工艺相同，在此不再赘述。
所述源漏材料层120在经过后续工艺的处理后，将成为器件源漏区的主要部分，其掺杂浓度与源漏区所需浓度相等；掺杂类型根据器件的类型而定。对于N型器件，沟道材料层的掺杂类型为N型，可采用的掺杂杂质为磷、砷等五族元素；对于P型器件，沟道材料层的掺杂类型为P型，可采用的掺杂杂质为硼等三族元素。在本实施例中，后续工艺中形成的源漏区具有1e19cm-3的掺杂浓度，所采用的掺杂元素为砷，该掺杂通过外延时原位掺杂形成，具体的工艺步骤与现有工艺相同，在此不再赘述。
形成源漏材料层120之后的结构如图2所示，图中所示沟道材料层110的厚度为H2，等于器件形成之后栅极叠层高度。源漏材料层120的厚度为H1。
接下来，经过投影，曝光，显影，刻蚀等常规工艺对所述沟道材料层110和源漏材料层120进行刻蚀，形成第一鳍片210和第二鳍片220，所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。如图3所示，所述第一鳍片210和第二鳍片220刻蚀完成之后的高度等于所述沟道材料层110和源漏材料层120的厚度H2+H1，其中，所述沟道材料层110的厚度H2即为后续工艺中形成的栅极叠层的高度，所述源漏材料层120的厚度H1即为后续工艺中形成的源漏区的高度。
接下来，如图4～6所示，在所述衬底100和所述第一鳍片210和第二鳍片220上方和侧面形成栅极叠层300，与现有的FinFET工艺相同，所述栅极叠层300依次包括界面层310、高K介质层320、金属栅功函数调节层330以及多晶硅340。
其中，所述界面层310的材料为二氧化硅，用于消除第一、第二鳍片表面的缺陷和界面态，考虑到器件的栅控能力以及其他性能，所述界面层310的厚度一般为0.5～1 nm；所述高K介质层320一般为高K介质，如HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅介质层的厚度可以为1nm-10nm，例如3nm、5nm或8nm，形成高K介质层之后的器件结构如图4所示；所述金属栅功函数调节层330可以采用TiN、TaN等材料制成，其厚度范围为3nm～15nm，形成金属栅功函数调节层330之后的器件结构如图5所示。
为了使栅极叠层300具有良好的台阶覆盖特性，获得质量优良的薄膜，上述形成栅极叠层的工艺均采用原子层淀积的方法形成。
接下来，在所述金属栅功函数调节层330表面形成多晶硅340。首先，采用化学汽相淀积的方法在所述器件表面淀积一层多晶硅，使其覆盖整个器件10～50nm；接下来，对所述多晶硅层进行平坦化，所述平坦化方法可以是化学机械抛光(CMP)，使所述多晶硅表面高度一致，以所述金属栅功函数调节层330作为化学机械抛光的停止层，使其余区域的多晶硅与所述金属栅功函数调节层330平齐；接下来，使用各向异性选择性刻蚀对所述多晶硅层进行定向刻蚀，使其表面与所述源漏材料层120平齐，如图6所示。
接下来，对覆盖所述第一鳍片210和第二鳍片220的栅极叠层进行各向同性选择性刻蚀，去除其位于多晶硅层340上方的部分，露出所述鳍片，如图7所示。对露出的鳍片进行倾斜的离子注入或者侧向散射形成所述源漏区。
接下来，如图8所示，在露出的部分所述鳍片的侧壁上形成侧墙230，用于将栅极叠层与源漏区隔开。侧墙230可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。侧墙230可以具有多层结构。侧墙可以通过包括沉积刻蚀工艺形成，其厚度范围可以是10nm-100nm，如30nm、50nm或80nm。
接下来，在所述源漏区上方形成所述第一、第二氧化层510、520。为了减小源漏区的寄生电阻，本领域中多采用源漏区外延的方式来增大源漏区体积，从而减小寄生电阻，由于器件的对称性和电路的互连结构，外延部分的源漏区往往彼此相连，即多个器件的源端连接相同的电势，漏端连接相同的电势。然而在本发明中，由于源漏区分别位于两个不同的鳍片上，采用之前的外延方法将不可避免的使同一器件的源漏区不通过沟道即刻导通，时器件无法工作。
为了解决这一问题，本发明提出了一种新型源漏外延结构，即对源区和漏区的鳍片进行部分外延，同时使其外延的部分相互交错，从而达到使源漏区不接触的目的。采用这种方式，有效减小了本发明中的U型结构的FinFET器件的寄生电阻。
具体的，通过以下步骤形成源漏外延区。首先，如图9所示，采用光刻胶400覆盖所述器件，接下来，第一、第二氧化层的形状为掩膜版进行刻蚀，使鳍片表面需要生长氧化层的区域暴露出来，如图10所示。具体的刻蚀工艺为本领域中的常用手段，在此不再赘述。
接下来，在未被光刻胶覆盖的区域生成所述第一、第二氧化层240、250。为了保证鳍片与氧化层之间良好的界面性质，本发明采用干氧氧化的方法形成所述第一、第二氧化层，使其覆盖第一、第二鳍片上未被光刻胶400覆盖的区域，如图11所示，最后去除光刻胶400，使被光刻胶400覆盖的鳍片暴露出来，该区域由于光刻胶的保护没有形成第一氧化层510和第二氧化层520，如图12所示。
接下来，以鳍片表面的硅为籽晶进行外延生长，形成源漏外延区240，即raised-SD，由于一部分鳍片被氧化层遮挡，因此该区域上方无法进行外延生长，从而得到的源漏外延区仅存在于未被氧化层覆盖的区域上方。由于第一、第二鳍片上的氧化层位于不同鳍片上相反地两端，且其厚度大于鳍片长度的1/2，因此可以生长获得的源漏外延区也位于第一、第二鳍片相反地两端，且由于其长度小于鳍片长度的1/2，因此在外延时不会彼此相连，有效的减小了源漏区寄生电阻。图13示出了外延生长源漏外延区之后的器件的俯视图，其正视图如图14所示。在外延生长的同时进行原位掺杂，使外延区具有与源漏区相同的掺杂浓度。
接下来，与现有技术相同，在所述源漏区和栅极上方形成硅化物以及金属电极，具体工艺步骤在此不再赘述。
本发明提出了一种新型源漏外延结构，即对源区和漏区的鳍片进行部分外延，同时使其外延的部分相互交错，从而达到使源漏区不接触的目的，从而解决了U型FinFET器件由于源漏区分别位于两个不同的鳍片上，采用现有的外延方法直接外延时产生的使同一器件的源漏区不通过沟道即可导通，使器件无法工作得问题，有效减小了本发明中的U型结构的FinFET器件的寄生电阻。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (18)
1.一种U型FinFET器件结构，包括：
衬底(100)；
第一鳍片(210)和第二鳍片(220)，所述第一鳍片(210)和第二鳍片(220)位于所述衬底(100)上方，彼此平行；
栅极叠层(300)，所述栅极叠层覆盖所述衬底和部分第一鳍片(210)和第二鳍片(220)的侧壁；
源区(410)，所述源区位于所述第一鳍片(210)未被栅极叠层所覆盖区域；
源端外延区(240)，位于所述第一鳍片(210)一端的上方，其长度小于鳍片长度的1/2；
漏区(420)，所述漏区位于所述第二鳍片(220)未被栅极叠层所覆盖区域；
漏端外延区(250)，位于所述第二鳍片(220)中与源区外延区相反的另一端的上方，其长度小于所述鳍片长度的1/2；
侧墙(230)，所述侧墙(230)位于所述第一鳍片(210)和第二鳍片(220)两侧，栅极叠层(300)上方，用于隔离源区、漏区和栅极叠层。
2.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一鳍片(210)和第二鳍片(220)具有相同的高度、厚度和宽度。
3.根据权利要求1所述的FinFET器件结构，其特征在于，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm。
4.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层依次包括：界面层(310)、高K介质层(320)、金属栅功函数调节层(330)以及多晶硅(340)。
5.根据权利要求1所述的FinFET器件结构，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。
6.一种U型FinFET器件制造方法，包括：
a.提供衬底(100)，在所述衬底(100)上形成第一鳍片(210)和第二鳍片(220)；
b.在所述衬底(100)、所述第一鳍片(210)和第二鳍片(220)上方和侧面形成栅极叠层；
c.去除所述第一、第二鳍片上方和侧面的部分栅极叠层，在所述第一、第二鳍片未被栅极叠层所覆盖的区域形成源漏区，在未被所述栅极叠层覆盖的第一、第二鳍片两侧形成侧墙(230)；
d.在所述第一、第二鳍片未被侧墙(230)覆盖的表面上分别形成第一氧化层(510)和第二氧化层(520)，所述第一、第二氧化层位于第一、第二鳍片相反的两端，其长度大于鳍片长度的1/2；
e.以未被所述第一、第二氧化层覆盖的鳍片表面的硅为籽晶进行外延生长，形成源端外延区(240)以及漏端外延区(250)。
7.根据权利要求6所述的制造方法，其特征在于，在步骤a中，形成所述第一鳍片(210)和第二鳍片(220)的方法为：
在所述衬底(100)上依次形成沟道材料层(110)和源漏材料层(120)；
对所述沟道材料层(110)和源漏材料层(120)进行刻蚀，形成第一鳍片(210)和第二鳍片(220)。
8.根据权利要求6所述的制造方法，其特征在于，形成所述第一、第二氧化层(510、520)的方法为：
以光刻胶覆盖所述鳍片，以第一、第二氧化层的形状为掩膜版进行刻蚀，使鳍片表面需要生长氧化层的区域暴露出来；
在未被光刻胶覆盖的区域生成所述第一、第二氧化层(240、250)。
9.根据权利要求8所述的制造方法，其特征在于，形成所述第一、第二氧化层的方法为干氧氧化。
10.根据权利要求8所述的制造方法，其特征在于，形成所述源端外延区(240)以及漏端外延区(250)的方法为同质外延。
11.根据权利要求10所述的制造方法，其特征在于，同质外延生长所述源端外延区(240)以及漏端外延区(250)的同时进行原位掺杂，掺杂杂质的浓度和类型与源漏区相同。
12.根据权利要求6所述的制造方法，其特征在于，所述第一鳍片(210)和第二鳍片(220)之间的距离为5～50nm。
13.根据权利要求6所述的制造方法，其特征在于，形成所述第一鳍片(210)和第二鳍片(220)的方法为各向异性刻蚀。
14.根据权利要求6所述的制造方法，其特征在于，所述栅极叠层(300)的高度为所述第一、第二鳍片(210、220)高度的1/2～3/4。
15.根据权利要求6所述的制造方法，其特征在于，形成所述栅极叠层的方法为原子层淀积。
16.根据权利要求6所述的制造方法，其特征在于，去除部分栅极叠层的方法为各向异性选择性刻蚀。
17.根据权利要求6所述的制造方法，其特征在于，形成所述源漏区的方法为倾斜的离子注入。
18.根据权利要求6所述的制造方法，其特征在于，形成所述源漏区的方法为侧向散射。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410459154.7A CN105470298B (zh) | 2014-09-10 | 2014-09-10 | 一种FinFET器件结构及其制造方法 |
| PCT/CN2014/088602 WO2016037397A1 (zh) | 2014-09-10 | 2014-10-15 | 一种FinFET器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410459154.7A CN105470298B (zh) | 2014-09-10 | 2014-09-10 | 一种FinFET器件结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470298A CN105470298A (zh) | 2016-04-06 |
| CN105470298B true CN105470298B (zh) | 2018-10-02 |
Family
ID=55458292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410459154.7A Active CN105470298B (zh) | 2014-09-10 | 2014-09-10 | 一种FinFET器件结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105470298B (zh) |
| WO (1) | WO2016037397A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208437A (zh) * | 2010-03-30 | 2011-10-05 | 南亚科技股份有限公司 | 半导体元件及其制作方法 |
| CN103956338A (zh) * | 2014-04-29 | 2014-07-30 | 复旦大学 | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| US8362572B2 (en) * | 2010-02-09 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lower parasitic capacitance FinFET |
| US8866253B2 (en) * | 2012-01-31 | 2014-10-21 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
| US8900941B2 (en) * | 2012-05-02 | 2014-12-02 | Globalfoundries Inc. | Methods of forming spacers on FinFETs and other semiconductor devices |
| CN103390637B (zh) * | 2012-05-09 | 2016-01-13 | 中国科学院微电子研究所 | FinFET及其制造方法 |
| CN103855010B (zh) * | 2012-11-30 | 2016-12-21 | 中国科学院微电子研究所 | FinFET及其制造方法 |
| US9000522B2 (en) * | 2013-01-09 | 2015-04-07 | International Business Machines Corporation | FinFET with dielectric isolation by silicon-on-nothing and method of fabrication |
-
2014
- 2014-09-10 CN CN201410459154.7A patent/CN105470298B/zh active Active
- 2014-10-15 WO PCT/CN2014/088602 patent/WO2016037397A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208437A (zh) * | 2010-03-30 | 2011-10-05 | 南亚科技股份有限公司 | 半导体元件及其制作方法 |
| CN103956338A (zh) * | 2014-04-29 | 2014-07-30 | 复旦大学 | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470298A (zh) | 2016-04-06 |
| WO2016037397A1 (zh) | 2016-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484460B2 (en) | Semiconductor device having gate dielectric surrounding at least some of channel region and gate electrode surrounding at least some of gate dielectric | |
| US10854506B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| US10079291B2 (en) | Fin-type field effect transistor structure and manufacturing method thereof | |
| WO2022183938A1 (en) | Nanosheet metal-oxide semiconductor field effect transistor with asymmetric threshold voltage | |
| US10529862B2 (en) | Semiconductor device and method of forming semiconductor fin thereof | |
| CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
| US10256304B2 (en) | High doped III-V source/drain junctions for field effect transistors | |
| CN105470254B (zh) | 一种U型FinFET或非门结构及其制造方法 | |
| CN105762190B (zh) | 半导体器件及其制造方法 | |
| US20180211881A1 (en) | Self-aligned epi contact flow | |
| CN105470301B (zh) | 一种FinFET结构及其制造方法 | |
| CN105405886B (zh) | 一种FinFET结构及其制造方法 | |
| CN105405841A (zh) | 一种U型FinFET与非门结构及其制造方法 | |
| CN105470298B (zh) | 一种FinFET器件结构及其制造方法 | |
| CN105470300B (zh) | 一种FinFET结构及其制造方法 | |
| CN105470299B (zh) | 一种FinFET结构及其制造方法 | |
| CN105470253B (zh) | 一种FinFET结构及其制造方法 | |
| CN105405884B (zh) | 一种FinFET结构及其制造方法 | |
| CN105405885B (zh) | 一种cmos结构及其制造方法 | |
| CN105762191B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |