CN102270657A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN102270657A
CN102270657A CN2011101489844A CN201110148984A CN102270657A CN 102270657 A CN102270657 A CN 102270657A CN 2011101489844 A CN2011101489844 A CN 2011101489844A CN 201110148984 A CN201110148984 A CN 201110148984A CN 102270657 A CN102270657 A CN 102270657A
Authority
CN
China
Prior art keywords
surface electrode
display part
area
semiconductor element
described surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101489844A
Other languages
English (en)
Inventor
阿多保夫
奥野高广
角田哲次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102270657A publication Critical patent/CN102270657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的在于提供一种能够以简单的方法在半导体元件的表面形成可辨识性良好的ID显示部的半导体元件。本发明的半导体元件具有：半导体衬底；表面电极，形成在该半导体衬底上；无效区域，以包围该表面电极的方式形成；ID显示部，在该表面电极上利用与该表面电极不同的材料以显示ID的方式形成。并且，该无效区域的面积比该表面电极的面积小。

Description

半导体元件
技术领域
本发明涉及具有对批号等识别信息进行显示的部分的半导体元件。
背景技术
在半导体元件的表面形成有对批号、晶片地址（wafer address）或者制造编号等识别信息进行显示的部分（以下，称为ID显示部）。ID显示部是以管理半导体元件的处理履历为目的而形成的。
ID显示部形成在半导体元件的被称为无效区域的区域。无效区域是为了保护半导体元件的电极或电路图形等而在它们的外周设置的区域。一般地，为了使半导体元件小型化，无效区域以小面积的方式形成。在专利文献1中，公开了一种在无效区域形成有ID显示部的半导体元件。
专利文献1：日本特开2004-72075号公报。
在无效区域的面积较小的情况下，ID显示部也形成得较小。因此，难以在无效区域形成较大的ID显示部。若在无效区域所形成的ID显示部较小，则ID显示部的可辨识性差，半导体元件的处理履历的管理变得困难。
发明内容
本发明是为了解决上述课题而提出的，其目的在于提供一种能够以简单的方法形成可辨识性良好的ID显示部的半导体元件。
第一发明的半导体元件具有：半导体衬底；表面电极，形成在该半导体衬底上；无效区域，以包围该表面电极的方式形成；ID显示部，在该表面电极上利用与该表面电极不同的材料以显示ID的方式形成。并且，该无效区域的面积比该表面电极的面积小。
第二发明的半导体元件具有：半导体衬底；表面电极，形成在该半导体衬底上；无机薄膜，形成在该表面电极上；无效区域，以包围该表面电极的方式形成；ID显示部，在该无机薄膜上利用金属以显示ID的方式形成。并且，该无效区域的面积比该表面电极的面积小。
根据本发明，能够以简单的方法形成可辨识性良好的ID显示部。
附图说明
图1是本发明实施方式1的IGBT的平面图。
图2是图1中的II-II虚线的剖面图。
图3是表示本发明实施方式1的IGBT的与外部的连接的剖面图。
图4是比较例的IGBT的平面图。
图5是表示本发明实施方式1的IGBT的变形例的剖面图。
图6是本发明实施方式2的IGBT的平面图。
图7是图6中的VII-VII虚线的剖面图。
图8是表示本发明实施方式2的IGBT的与外部的连接的剖面图。
附图标记说明如下：
10  IGBT
14  半导体衬底
16  栅极电极
18  发射极电极
20  ID显示部
22  保护环
24  沟道截断环
26  导线。
具体实施方式
实施方式1
图1是本发明实施方式1的IGBT的平面图。IGBT10具有半导体衬底14。在半导体衬底14上形成有栅极电极16和发射极电极18（以下，有时将这些统称为表面电极）。表面电极利用铝（Al）形成。在发射极电极18上形成有ID显示部20。ID显示部20是如下部分：显示“12”作为IGBT10的ID。构成该“12”的线以100μm左右的粗细形成。ID显示部20由铜（Cu）形成，但是，若是铝以外的金属薄膜，则不特别限定。
在半导体衬底14上以包围表面电极的方式形成有保护环22。此处，保护环22包括在半导体衬底14内形成的半导体层和在其上形成的导体。此外，以包围保护环22的方式形成有沟道截断环24。沟道截断环24形成在IGBT10的外周。
图2是图1的II-II虚线的剖面图。该II-II虚线是以包含ID显示部20的方式所划的虚线。ID显示部20形成在发射极电极18的一部分上。发射极电极18的膜厚为3μm。图3是本发明实施方式1的IGBT10的与外部的连接的剖面图。为了使发射极电极18与外部连接，在发射极电极18上固定有导线26。
以下，在说明本发明实施方式1的IGBT10的意义之前，为了容易理解，对比较例进行说明。图4是比较例的IGBT的平面图。在比较例的IGBT中，在沟道截断环24的角部形成有开口100。在该开口100中形成有ID显示部102。
但是，IGBT的表面能够分类为具有表面电极的有效区域和具有保护环22以及沟道截断环24的无效区域。在比较例中，在无效区域形成ID显示部102。在该情况下，无效区域本身较大，但是，ID显示部102必须以避开保护环22的方式形成，所以，能够形成ID显示部102的部分非常狭窄。其结果是，比较例的ID显示部102必须形成得较小，可辨识性较低。
但是，根据本发明实施方式1的IGBT10，能够形成可辨识性良好的ID显示部。即，本发明实施方式1的IGBT10在具有较宽的平坦部分的发射极电极18上形成有ID显示部20。因此，能够形成可辨识性良好的较大尺寸的ID显示部20。一般地，若线的粗细为100μm以上，则能够容易用低放大率的显微镜或者肉眼进行辨识。并且，ID显示部20的线的粗细为100μm左右，所以，能够确保ID显示部20的良好的可辨识性。
此外，若在发射极电极18上留出用于连接导线26的区域，则ID显示部20形成在发射极电极18的哪里都可以，所以，配置位置的自由度较高。因此，能够以提高IGBT10的可辨识性的方式配置ID显示部20。
此外，ID显示部20利用铝以外的金属形成，所以，能够提高与利用铝形成的表面电极的对比度。因此，能够形成可辨识性良好的ID显示部20。
在本发明实施方式1的IGBT10中，ID显示部20形成在发射极电极18上，所以，相应地能够连接导线26的区域变小。若导线26集中连接在发射极电极18的一部分，则存在电阻增大的危险。但是，在本发明实施方式1的IGBT10中，发射极电极18的膜厚为3μm，形成得充分厚，所以，在发射极电极18内容易在横向流过电流。因此，即使导线26在某种程度上集中，若电极的膜厚为3μm以上，则电流也能够在发射极电极18内以低电阻流过，能够避免电阻增大。
图5是表示本发明实施方式1的IGBT的变形例的剖面图。在变形例的IGBT中，在发射极电极18上隔着氮化膜30形成有ID显示部20。ID显示部20是金属薄膜，所以，能够提高与基底的氮化膜30的对比度。因此，能够提高ID显示部20的可辨识性。此外，作为金属薄膜的ID显示部20与氮化膜30以外的无机薄膜的对比度也较高。因此，不限于氮化膜30，当将例如SiO膜等的无机薄膜作为ID显示部20的基底时，也能够提高ID显示部20的可辨识性。
表面电极为铝制，但是，本发明并不限于此。表面电极也可以由AlSi等其他金属材料形成。
在IGBT的制造工序中，形成氮化膜作为钝化膜的情况很多。因此，也可以在形成该氮化膜的工序中形成ID显示部。在该情况下，ID显示部不是铝以外的金属薄膜而由氮化膜形成。这样，能够在不增加工序数的情况下形成ID显示部。
在IGBT的制造工序中，形成聚酰亚胺的情况下很多。因此，也可以在形成该聚酰亚胺的工序中形成ID显示部。在该情况下，ID显示部不是铝以外的金属薄膜而由聚酰亚胺形成。这样，能够在不增加工序数的情况下形成ID显示部。
本发明实施方式1的IGBT10的特征在于，在具有较宽的平坦面的表面电极上形成ID显示部。换言之，在表面电极的面积比无效区域的面积大的情况下，在表面电极上形成ID显示部，所以，能够使ID显示部大型化。作为这样的半导体元件，在IGBT以外，还有例如纵型MOSFET或二极管等的半导体元件。
实施方式2
图6是本发明实施方式2的IGBT的平面图。在IGBT40的表面电极上形成有焊接部42和ID显示部44。焊接部42是焊接引线框的部分。焊接部42和ID显示部44由同一种类的能够进行焊接的材料形成。图7是图6中的VII-VII虚线的剖面图。该VII-VII虚线是以包含焊接部42和ID显示部44的方式所划的虚线。焊接部42和ID显示部44在发射极电极18上的不同的位置形成。并且，发射极电极18的膜厚为3μm。
图8是表示本发明实施方式2的IGBT40的与外部的连接的剖面图。在焊接部42上隔着焊料46固定有引线框48。
根据IGBT40的结构，能够在发射极电极18上将ID显示部44形成得较大，所以，能够得到与本发明实施方式 1的IGBT10同等的效果。进而，能够在与焊接部42相同的工序中制造ID显示部44，所以，能够避免工序增加。并且，对于IGBT40来说，能够进行与实施方式1相同程度的变形。
对于焊接部42和ID显示部44的材料来说，若是能够进行焊接的材料，则并不特别限定，例如是Ti-Ni-Au、Ti-Ni-Ag、Mo-Ni-Au、Mo-Ni-Ag、V-Ni-Au、V-Ni-Ag、TiW-Ni-Au或者TiW-Ni-Ag。

Claims (7)

1. 一种半导体元件，其特征在于，具有：
半导体衬底；
表面电极，形成在所述半导体衬底上；
无效区域，以包围所述表面电极的方式形成；以及
ID显示部，在所述表面电极上利用与所述表面电极不同的材料以显示ID的方式形成，
所述无效区域的面积比所述表面电极的面积小。
2. 一种半导体元件，其特征在于，具有：
半导体衬底；
表面电极，形成在所述半导体衬底上；
无机薄膜，形成在所述表面电极上；
无效区域，以包围所述表面电极的方式形成；以及
ID显示部，在所述无机薄膜上利用金属以显示ID的方式形成，
所述无效区域的面积比所述表面电极的面积小。
3. 如权利要求1或者2所述的半导体元件，其特征在于，
具有：保护环，形成在所述无效区域；导线，固定在所述表面电极上。
4. 如权利要求1或者2所述的半导体元件，其特征在于，
具有：焊接部，在所述表面电极上利用能够进行焊接的材料形成；引线框，隔着焊料固定在所述焊接部上，
所述ID显示部利用与所述焊接部相同的材料形成。
5. 如权利要求1所述的半导体元件，其特征在于，
所述表面电极由铝形成，
所述ID显示部由氮化膜、聚酰亚胺或者包含铝的材料形成。
6. 如权利要求1或2所述的半导体元件，其特征在于，
所述表面电极的厚度为3μm以上。
7. 如权利要求1所述的半导体元件，其特征在于，
所述表面电极是IGBT、纵型MOSFET或者二极管的电极。
CN2011101489844A 2010-06-07 2011-06-03 半导体元件 Pending CN102270657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-129535 2010-06-07
JP2010129535A JP5146490B2 (ja) 2010-06-07 2010-06-07 半導体素子

Publications (1)

Publication Number Publication Date
CN102270657A true CN102270657A (zh) 2011-12-07

Family

ID=44974025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101489844A Pending CN102270657A (zh) 2010-06-07 2011-06-03 半导体元件

Country Status (4)

Country Link
US (1) US8803278B2 (zh)
JP (1) JP5146490B2 (zh)
CN (1) CN102270657A (zh)
DE (1) DE102011076883B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112086367A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种Clip结构TO-220封装的MOSFET及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213327A (ja) * 2015-05-08 2016-12-15 シャープ株式会社 半導体装置
WO2016189660A1 (ja) * 2015-05-26 2016-12-01 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体装置の検査方法
CN107644896B (zh) * 2017-09-29 2020-03-10 武汉华星光电技术有限公司 一种基于ltps的显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184824A (ja) * 1984-10-03 1986-04-30 Nec Corp 半導体集積回路
JPH11135391A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体集積回路及びその製造方法
CN1664841A (zh) * 2002-06-04 2005-09-07 株式会社半导体能源研究所 产品管理方法、执行产品管理的程序及已记录程序的介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318038A (ja) 1993-05-07 1994-11-15 Nitto Denko Corp 個体識別ラベル
JPH1145839A (ja) 1997-07-25 1999-02-16 Denso Corp 半導体装置及びその製造方法
JP4054155B2 (ja) * 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
JP4667559B2 (ja) * 2000-05-30 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置、フォトマスクおよび半導体装置の製造方法
JP3976092B2 (ja) 2002-06-04 2007-09-12 株式会社半導体エネルギー研究所 製品管理方法、製品管理を行うためのプログラムおよびそのプログラムを記録した記録媒体
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
US6984876B2 (en) 2004-05-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
KR20080042423A (ko) 2006-11-10 2008-05-15 삼성전자주식회사 셀 아이디 생성 방법 및 상기 셀 아이디를 포함하는 표시장치
KR100830331B1 (ko) * 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
US8187897B2 (en) 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184824A (ja) * 1984-10-03 1986-04-30 Nec Corp 半導体集積回路
JPH11135391A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体集積回路及びその製造方法
CN1664841A (zh) * 2002-06-04 2005-09-07 株式会社半导体能源研究所 产品管理方法、执行产品管理的程序及已记录程序的介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN111095479B (zh) * 2017-09-20 2023-10-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112086367A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种Clip结构TO-220封装的MOSFET及其制造方法

Also Published As

Publication number Publication date
US8803278B2 (en) 2014-08-12
JP5146490B2 (ja) 2013-02-20
DE102011076883A1 (de) 2011-12-08
JP2011258617A (ja) 2011-12-22
US20110298081A1 (en) 2011-12-08
DE102011076883B4 (de) 2019-10-17

Similar Documents

Publication Publication Date Title
CN102270657A (zh) 半导体元件
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US20130140701A1 (en) Solderable Contact and Passivation for Semiconductor Dies
JP2008518445A (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US20150221582A1 (en) Connector frame and semiconductor device
EP2863419B1 (en) Semiconductor device
JP2016048760A (ja) 半導体装置
US9224698B1 (en) Semiconductor device
US20180308833A1 (en) Semiconductor device
JP2007019215A (ja) 半導体装置及びその製法
JP2008166363A (ja) 半導体モジュール
KR20150039105A (ko) 반도체 장치 및 그 제조 방법
TW200539412A (en) Top finger having a groove and semiconductor device having the same
JP2015005623A (ja) 半導体装置
JP6589631B2 (ja) 半導体装置
JP6999233B2 (ja) 半導体装置
JP6371582B2 (ja) パッケージ
US8791568B2 (en) Semiconductor device
CN103094134A (zh) 一种增加芯片压焊块区域的金属层厚度的方法及芯片
US20180308812A1 (en) Semiconductor device
JP2006216596A (ja) 半導体装置およびその製造方法
JP2020061455A (ja) 半導体装置
US11398434B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP4962409B2 (ja) 半導体装置及びその製法
JP7147173B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207