CN102263091A - 导线式桥接整流装置 - Google Patents
导线式桥接整流装置 Download PDFInfo
- Publication number
- CN102263091A CN102263091A CN2010101872644A CN201010187264A CN102263091A CN 102263091 A CN102263091 A CN 102263091A CN 2010101872644 A CN2010101872644 A CN 2010101872644A CN 201010187264 A CN201010187264 A CN 201010187264A CN 102263091 A CN102263091 A CN 102263091A
- Authority
- CN
- China
- Prior art keywords
- doping region
- pad parts
- chip
- rectifying device
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Abstract
本发明为导线式桥接整流装置，包含有多个金属脚架及多个二极管芯片，其中各金属脚架是具有焊垫部，所述多个焊垫部是排列于同一平面，根据桥接电路的分布架构，所述多个二极管芯片其一极性是适当焊接在所述多个焊垫部，另一极性再以多个导线连接至对应的金属脚架，通过导线达成电性连接，本发明可采用小尺寸的二极管芯片时而不受限制，达到缩减桥接整流装置体积的目的。
Description
技术领域
本发明涉及一种桥接整流装置，特别是指一种由导线电性连接于二极管芯片与金属脚架之间的桥接整流装置。
背景技术
请参考图5与图6，为一现有桥接整流装置立体分解示意图及组合立体图，现有桥接整流装置是由多个金属脚架41～44与多个芯片51～54堆叠连接形成，其中每一芯片51～54包含有一第一极性区与一第二极性区，现有桥接整流装置包含有：
一第一金属脚架41，包含一第一接脚411及第一焊垫部，第一焊垫部的顶面是供一第一芯片51及一第二芯片52的第一极性区电性焊接；
一第二金属脚架42，是设于第一金属脚架41的上方，其包含一第二接脚421及一第二焊垫部，所述第二焊垫部的底面是形成一凸部与所述第一芯片51的第二极性区对应焊接，而第二焊垫部的顶面是与一第三芯片53的第一极性区焊接；
一第三金属脚架43，是设于第一金属脚架41的上方，其包含一第三接脚431及一第三焊垫部，所述第三焊垫部的底面是形成一凸部与所述第二芯片52的第二极性区对应焊接，而第三焊垫部的顶面是与一第四芯片54的第一极性区焊接；
一第四金属脚架44，是设于第二金属脚架42及第三金属脚架43的上方，其包含一第四接脚441及第四焊垫部，其中第四焊垫部的底面是形成两凸部以分别电性焊接所述第三芯片53与所述第四芯片54的第二极性区。
请参考图7，为所述现有桥接整流装置的封装后的侧视平面示意图，第一、第二、第三与第四芯片51～54为二极管芯片，其中所述第一极性区可为N型极性，第二极性区相对为P型极性，利用所述组装方式是使多个金属脚架与多个二极管芯片形成交替堆叠的结构。
除了所述芯片堆叠式的结构之外，另有一种现有桥接整流装置为非芯片堆叠式的结构，如图8所示，是包含有多个金属脚架61～64与多个芯片71～74其中每一芯片71～74包含有一第一极性区与一第二极性区，请配合图8与图9为非芯片堆叠式桥接整流装置立体分解示意图及组合立体图，所述桥接整流装置包含：
一第一金属脚架61，包含一第一接脚611及第一焊垫部，第一焊垫部的顶面是供第一芯片71及第二芯片72的第一极性区电性焊接；
一第二金属脚架62，包含一第二接脚621及第二焊垫部，第二焊垫部是与第一金属脚架61的第一焊垫部呈同一平面，第二焊垫部的顶面是供第三芯片73及第四芯片74的第二极性区电性焊接；
一第三金属脚架63，包含一第三接脚631及第三焊垫部，第三焊垫部的底面是形成两凸部并分别与第一芯片71的第二极性区及第三芯片73的第一极性区电性焊接；
一第四金属脚架64，包含一第四接脚641及第四焊垫部，第四焊垫部的底面是形成两凸部并分别与第二芯片72的第二极性区及第四芯片74的第一极性区电性焊接；
请参考图10，为所述现有非堆叠式桥接整流装置的封装后的侧视平面示意图，第一、第二、第三与第四芯片71～74为二极管芯片，其中所述第一极性区可为N型极性，第二极性区相对为P型极性，利用所述组装方式使二极管芯片均位在同一平面，但所述多个金属脚架仍是呈现堆叠状态。
上述两种现有桥接整流装置皆利用金属脚架上所形成的凸部直接与二极管芯片电性焊接，所述凸部大多是以冲压方式形成，凸部尺寸有一定的极限而无法制作的非常微小。但随着半导体工艺的进步，二极管芯片的尺寸渐渐缩小，可供焊接面积将越来越小，但金属脚架上的凸部却无法与小尺寸的二极管芯片相匹配，以致于现有桥接整流装置仍必须采用较大尺寸的二极管芯片，经封装后成品难以在尺寸上有显著的缩减。
对于一电子零组件其体积愈小愈能节省材料成本与增加空间的利用率，综合以上所述，现有两种桥接整流装置以金属脚架直接电性焊接二极管芯片的作法，将会限制一电子零组件体积的缩小程度。
发明内容
有鉴于现有金属脚架是直接焊接的作法无法适用小尺寸的二极管芯片与占用空间等缺点，本发明导线式桥接整流装置是利用多个导线与二极管芯片电性连接，而可达到缩小桥接整流装置其体积的目的。
为了达到上述目的，本发明提供一种导线式桥接整流装置，其包含有：
一第一金属脚架，包含第一接脚及第一焊垫部，所述第一焊垫部是与一第一芯片与一第二芯片的第一极性区焊接；
一第二金属脚架，包含第二接脚及第二焊垫部，所述第二焊垫部是与一第三芯片的第一极性区焊接；
一第三金属脚架，包含第三接脚及第三焊垫部，所述第三焊垫部是与一第四芯片的第一极性区焊接；
一第四金属脚架，包含第四接脚及第四焊垫部；
所述第一芯片的第二极性区与所述第二焊垫部之间是以第一导线电性连接；
所述第二芯片的第二极性区与所述第三焊垫部之间是以第二导线电性连接；
所述第三芯片的第二极性区与所述第四焊垫部之间是以第三导线电性连接；
所述第四芯片的第二极性区与所述第四焊垫部之间是以第四导线电性连接；
一封装层，是包覆上述多个金属脚架、多个芯片与多个导线，其中所述第一至所述第四接脚穿透出所述封装层。
较佳的实施方式中，所述第一、第二、第三及第四焊垫部是排列在同一平面。
较佳的实施方式中，所述第一、第二、第三与第四芯片为二极管芯片，其中第一极性区为N型极性，第二极性区为P型极性。
较佳的实施方式中，所述第一、第二、第三与第四芯片为二极管芯片，其中第一极性区为P型极性，第二极性区为N型极性。
由此，多个导线除了易于焊接小面积的二极管芯片，本发明导线式桥接整流装置体积也可较现有桥接整流装置小。
附图说明
图1为本发明导线式桥接整流装置第一较佳实施例立体分解示意图；
图2为本发明桥接整流装置第一较佳实施例立体示意图；
图3为桥式整流电路示意图；
图4为本发明导线式桥接整流装置第一较佳实施例侧视平面图；
图5为现有桥接整流装置立体分解示意图；
图6为现有桥接整流装置的组合立体图；
图7为现有桥接整流装置的封装后的侧视平面示意图；
图8为现有桥接整流装置立体分解示意图；
图9为现有桥接整流装置的立体示意图；
图10为现有桥接整流装置侧视平面图。
附图标记说明：11、41、61-第一金属脚架；111、411、611-第一接脚；12、42、62-第二金属脚架；121、421、621-第二接脚；13、43、63-第三金属脚架；131、431、631-第三接脚；14、44、64-第四金属脚架；141、441、641-第四接脚；21、51、71-第一芯片；22、52、72-第二芯片；23、53、73-第三芯片；24、54、74-第四芯片；31-第一导线；32-第二导线；33-第三导线；34-第四导线；40-封装层。
具体实施方式
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。
请参考图1与图2，本发明导线式桥接整流装置第一较佳实施例立体分解示意图与立体示意图，包含有：
一第一金属脚架11，包含第一接脚111及第一焊垫部，第一焊垫部的顶面是供第一芯片21及第二芯片22的第一极性区电性焊接；
一第二金属脚架12，包含第二接脚121及第二焊垫部，第二焊垫部的顶面是供第三芯片23的第一极性区电性焊接；
一第三金属脚架13，包含第三接脚131及第三焊垫部，第三焊垫部的顶面是供第四芯片24的第一极性区电性焊接；
一第四金属脚架14，包含第四接脚141及第四焊垫部。
在所述第一芯片21的第二极性区与所述第二焊垫部之间是以第一导线31电性连接。
在所述第二芯片22的第二极性区与所述第三焊垫部之间是以第二导线32电性连接。
在所述第三芯片23的第二极性区与所述第四焊垫部之间是以第三导线33电性连接。
在所述第四芯片24的第二极性区与所述第四焊垫部之间是以第四导线34电性连接。
所述多个金属脚架11～14位于同一平面且彼此紧密排列，以达到最小空间使用面积；在所述第一较佳实施例中，第一、第二、第三与第四芯片21～24为二极管芯片，其中所述第一极性区为N型极性，第二极性区为P型极性，经由上述多个金属脚架11～14、多个芯片21～24与多个导线31～34的电性连接，请对照图3所示的桥式整流电路示意图，所述第二接脚121与所述第三接脚131可做为输入端子以电性连接一弦式电压，所述第一接脚111与所述第四接脚141即可做为输出端子而输出一全波整流的电压。
此外，本发明导线式桥接整流装置是具有一第二较佳实施例，将所述第一至第四芯片21～24极性倒置，即所述第一极性区为P型极性，第二极性区为N型极性，此第二较佳实施例可由所述第二接脚121与所述第三接脚131输入一弦式电压，由所述第一接脚111与所述第四接脚141输出一全波整流的电压。
请参考图4，本发明导线式桥接整流装置封装后的侧视平面示意图，在上述导线式桥接整流装置形成封装层40，其中在封装层40内只由金属脚架、芯片与多个导线所组成，比照图7与图10为现有桥接整流装置侧视平面图，本发明是采用导线电性连接芯片与金属脚架，而不是采用具凸部的金属脚架进行电性焊接，利用导线可在微小面积上仍能正常达成电性连接的优势，本发明可以选用更小的芯片，以达到缩减桥接整流装置体积的目的。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本发明的保护范围内。
Claims (4)
1.一种导线式桥接整流装置，其特征在于，是包含有：
一第一金属脚架，包含第一接脚及第一焊垫部，所述第一焊垫部是与一第一芯片与一第二芯片的第一极性区焊接；
一第二金属脚架，包含第二接脚及第二焊垫部，所述第二焊垫部是与一第三芯片的第一极性区焊接；
一第三金属脚架，包含第三接脚及第三焊垫部，所述第三焊垫部是与一第四芯片的第一极性区焊接；
一第四金属脚架，包含第四接脚及第四焊垫部；
所述第一芯片的第二极性区与所述第二焊垫部之间是以第一导线电性连接；
所述第二芯片的第二极性区与所述第三焊垫部之间是以第二导线电性连接；
所述第三芯片的第二极性区与所述第四焊垫部之间是以第三导线电性连接；
所述第四芯片的第二极性区与所述第四焊垫部之间是以第四导线电性连接；
一封装层，是包覆上述多个金属脚架、多个芯片与多个导线，其中所述第一至所述第四接脚穿透出所述封装层。
2.根据权利要求1所述导线式桥接整流装置，其特征在于，所述第一、第二、第三及第四焊垫部是排列在同一平面。
3.根据权利要求1或2所述的导线式桥接整流装置，其特征在于，所述第一、第二、第三与第四芯片为二极管芯片，其中第一极性区为N型极性，第二极性区为P型极性。
4.根据权利要求1或2所述的导线式桥接整流装置，其特征在于，所述第一、第二、第三与第四芯片为二极管芯片，其中第一极性区为P型极性，第二极性区为N型极性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101872644A CN102263091A (zh) | 2010-05-27 | 2010-05-27 | 导线式桥接整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101872644A CN102263091A (zh) | 2010-05-27 | 2010-05-27 | 导线式桥接整流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102263091A true CN102263091A (zh) | 2011-11-30 |
Family
ID=45009667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101872644A Pending CN102263091A (zh) | 2010-05-27 | 2010-05-27 | 导线式桥接整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102263091A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630619A (zh) * | 2018-04-19 | 2018-10-09 | 如皋市大昌电子有限公司 | 一种高压大功率碳化硅肖特基整流桥及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201393177Y (zh) * | 2009-04-24 | 2010-01-27 | 常州银河世纪微电子有限公司 | 整流稳压器件 |
| CN201741692U (zh) * | 2010-05-27 | 2011-02-09 | 强茂股份有限公司 | 导线式桥接整流装置 |
-
2010
- 2010-05-27 CN CN2010101872644A patent/CN102263091A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201393177Y (zh) * | 2009-04-24 | 2010-01-27 | 常州银河世纪微电子有限公司 | 整流稳压器件 |
| CN201741692U (zh) * | 2010-05-27 | 2011-02-09 | 强茂股份有限公司 | 导线式桥接整流装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630619A (zh) * | 2018-04-19 | 2018-10-09 | 如皋市大昌电子有限公司 | 一种高压大功率碳化硅肖特基整流桥及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202454556U (zh) | 堆叠式芯片封装结构、同步整流模块和变换器模块 | |
| CN103000608A (zh) | 一种多组件的芯片封装结构 | |
| CN203721707U (zh) | 芯片封装结构 | |
| CN101452860B (zh) | 多芯片堆叠结构及其制法 | |
| CN201741692U (zh) | 导线式桥接整流装置 | |
| CN102263091A (zh) | 导线式桥接整流装置 | |
| CN203774319U (zh) | 堆叠式封装结构 | |
| CN202084544U (zh) | 方块式桥堆 | |
| CN102891137A (zh) | 半导体封装件 | |
| CN103531550B (zh) | 改进的小间距塑封的封装结构及封装方法 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN103441107A (zh) | 半导体封装件及其制造方法 | |
| KR20140007641A (ko) | 반도체 패키지 및 이를 이용한 적층 반도체 패키지 | |
| CN102556938B (zh) | 芯片叠层封装结构及其制造方法 | |
| CN101667545B (zh) | 多芯片堆叠结构及其制法 | |
| TW201822322A (zh) | 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 | |
| CN201584411U (zh) | 具有叠层封装预成型垂直结构的功率芯片 | |
| CN107768319B (zh) | 一种无电气连接芯片的封装结构及方法 | |
| CN102832205B (zh) | 直列式小型桥堆 | |
| CN203367268U (zh) | 半导体芯片封装模组及其封装结构 | |
| CN214477421U (zh) | 小型整流桥半成品结构及其成品结构 | |
| CN204303801U (zh) | 双面bump芯片包封后重布线的封装结构 | |
| CN202996896U (zh) | Led支架 | |
| TWI518860B (zh) | 功率控制器件及其製備方法 | |
| CN103633054B (zh) | 一种正向串联的二极管框架结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111130 |