CN102248723B - 陶瓷电子部件和制造陶瓷电子部件的方法 - Google Patents

陶瓷电子部件和制造陶瓷电子部件的方法 Download PDF

Info

Publication number
CN102248723B
CN102248723B CN201110084040.5A CN201110084040A CN102248723B CN 102248723 B CN102248723 B CN 102248723B CN 201110084040 A CN201110084040 A CN 201110084040A CN 102248723 B CN102248723 B CN 102248723B
Authority
CN
China
Prior art keywords
dielectric layer
intermediate layer
layer
contained
lamellar body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110084040.5A
Other languages
English (en)
Other versions
CN102248723A (zh
Inventor
樱井俊雄
小更恒
岚友宏
中野贵弘
宫内泰治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN102248723A publication Critical patent/CN102248723A/zh
Application granted granted Critical
Publication of CN102248723B publication Critical patent/CN102248723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明涉及陶瓷电子部件和制造陶瓷电子部件的方法。一种陶瓷电子部件，其包括第一电介质层、第二电介质层和中间层。所述第一电介质层为包含BaO、Nd2O3和TiO2的层，所述第二电介质层为包含与所述第一电介质层材料不同的材料的层，和所述中间层为形成于所述第一电介质层和所述第二电介质层之间并且含有不共同包含于所述第一电介质层和所述第二电介质层中的主组分作为主组分的层。

Description

陶瓷电子部件和制造陶瓷电子部件的方法
相关申请的交叉引用
本申请基于2010年3月31日提交的日本专利申请2010-080387，并要求其优先权权益，在此将其全部内容引入以作参考。
技术领域
本发明涉及陶瓷电子部件和制造陶瓷电子部件的方法。
背景技术
近年来，随着在例如包括手机的移动通信器件、AV器件和电脑器件等的领域中产品的小型化和高性能化的发展，也要求用于这些器件的各种电子部件的小型化和高性能化。为了处理此类各种电子部件的小型化和高性能化，作为电子器件，目前在基板中具有导体(下文中，称为“内部导体”)如电极和配线的表面安装器件(SMD)成为主流。
SMD具有印制电路板，在所述印制电路板上安装各部件如IC芯片和其它芯片部件。作为在SMD上安装的电子器件，使用通过同时煅烧多种具有不同材料特性的陶瓷组合物获得的层压陶瓷电子部件。层压陶瓷电子部件包括例如由磁性材料和介电材料的组合而组成的LC滤波器以及包含由高介电常数材料和低介电常数材料的组合而组成的电容器的电路基板(元件)。
在LC滤波器的情况下，由具有低介电常数和高Q因子的陶瓷材料制成以提供高自谐振频率的感应器部和由具有优异的温度特性和高介电常数的材料制成的电容器部的组合产生具有高Q因子和优异的温度特性的LC元件。在包含于电路基板的电容器的情况下，高介电常数材料和低介电常数材料的组合导致与仅由高介电常数材料制成的电容器相比降低的分布电容，以及与仅由低介电常数材料制成的电容器相比增加的电容。
例如，作为通过将在微波带具有高相对介电常数和此外高Q因子的绝缘层与具有低相对介电常数的绝缘层同时煅烧和一体化而制作的电路基板，提供已知的层压陶瓷电子部件(例如，参见日本特开专利公布2001-284807)。作为通过将具有不同介电常数的层材料配置和一体化煅烧而制作的介质谐振器，提供另一已知的层压陶瓷电子部件(例如，参见日本特开专利公布61-212101和日本特开专利公布02-086188)。作为其中将组成比为第一生坯片和第二生坯片的组成比之间的中间值的第三玻璃陶瓷的玻璃陶瓷层设置于第一生坯片和第二生坯片之间并且第一生坯片、第二生坯片和第三生坯片具有相同组分的生坯片层压体，提供另一已知的层压陶瓷电子部件(例如，参见日本专利2739767)。
然而，在通过同时煅烧不同材料以层压多种电介质层而形成的电子器件中，存在电介质层之间的粘合性可能不充分的问题，由此使得电介质层更容易剥离。因而，在包括通过层压多种电介质层而制作的陶瓷电子部件的电子器件中，期望开发对于待组合的电介质层材料不进行限制的陶瓷电子部件。
发明内容
根据本发明一方面的陶瓷电子部件包括第一电介质层，所述第一电介质层包含BaO、Nd2O3和TiO2；第二电介质层，所述第二电介质层包含与第一电介质层不同的材料；和中间层，所述中间层设置于第一电介质层和第二电介质层之间并含有不共同包含于第一电介质层和第二电介质层中的主组分。
根据本发明另一方面的制造陶瓷电子部件的方法包括以下步骤：将包含Ba、Nd和Ti的第一母料和至少包含ZnO的第一添加剂混合以制备第一混合物；在800℃以上至950℃以下的温度下在氧气氛中煅烧第一混合物以生产第一成品材料；将包含与第一母料不同的材料的第二母料和至少包含ZnO的第二添加剂混合以制备第二混合物；在800℃以上至950℃以下的温度下在氧气氛中煅烧第二混合物以生产第二成品材料；在800℃以上至950℃以下的温度下在氧气氛中煅烧含有不共同包含于第一母料和第二母料的材料的中间材料以生产第三成品材料；将第一片体、第三片体和第二片体依次层压以形成片层压体，因此第三片体层压在第一片体和第二片体之间，所述第一片体通过将包含第一成品材料的第一浆料成形为片形获得，所述第二片体通过将包含第二成品材料的第二浆料成形为片形获得，所述第三片体通过将包含中间材料的第三浆料成形为片形获得；以及烧结所述片层压体以生产层压烧结体。
当结合附图考虑时，通过阅读本发明的目前优选实施方案的以下详细描述，将更好地理解本发明的上述和其它目的、特征、优点以及技术和工业意义。
附图说明
图1为示出根据本发明示例性实施方案的陶瓷电子部件构造的简化截面图；
图2为示出根据本发明示例性实施方案的制造陶瓷电子部件方法的流程图；
图3为示意性示出当将本实施方案中的陶瓷电子部件用作LC滤波器时的实施方案的概念图；
图4为示意性示出包含于中间层中的组分的扩散状态的说明图；和
图5为示出中间层在第一电介质层侧的区域和在第二电介质层侧的区域的简图。
具体实施方式
以下将参考附图详细描述本发明。然而，本发明不限于以下实施方式(下文中，称为实施方案)来进行本发明。以下实施方案中的要素包括本领域熟练技术人员容易想到的那些要素和实质上相同的要素，所谓的等价物(equivalents)。此外，适当时可组合以下实施方案公开的要素。
实施方案
以下将参考附图描述本发明的陶瓷电子部件的实施方案。图1为示出根据本发明实施方案的陶瓷电子部件构造的简化截面图。如图1所示，本实施方案中的陶瓷电子部件10包括第一电介质层11、第二电介质层12和中间层13。第一电介质层11为包含BaO、Nd2O3和TiO2的层，第二电介质层12为包含与第一电介质层11的那些不同的材料的层，中间层13为形成于第一电介质层11和第二电介质层12之间的层并含有不共同包含于第一电介质层11和第二电介质层12中的主组分。
第一电介质层
第一电介质层11由主组分包含BaO、Nd2O3和TiO2的层构成。
主组分
第一电介质层11的主组分至少包含BaO、Nd2O3和TiO2。所述主组分为例如BaO-Nd2O3-TiO2系或Bi2O3-BaO-Nd2O3-TiO2系电介质陶瓷。BaO、Nd2O3和TiO2的含量不具体限定，可在需要时调整。
对于BaO-Nd2O3-TiO2系化合物，由下式(1)中的组成式表示且满足由以下关系式(2)至关系式(5)表示的关系的化合物是优选的，其中在下式(1)和关系式(2)至(5)中的x、y和z以摩尔百分比计。
xBaO·yNd2O3·zTiO2 (1)
6.0≤x≤23.0 (2)
13.0≤y≤30.0 (3)
64.0≤z≤68.0 (4)
x+y+z＝100 (5)
当将交流电流施加至理想电介质陶瓷时，电流和电压通常具有90度的相位差。然而，如果将AC电流的频率增加至达到高频，则电介质陶瓷的电极化或极性分子的取向不能追随高频电场的变化或者由于电子或离子的传导导致电通量密度相对于电场具有相位延迟(相位差)，因此实际电流和电压具有90度以外的相位差。将其中由于此相位差导致高频能量的一部分转化为热并散发的现象称为诱电损耗(inductive dielectric loss)。介电损耗的大小由Q·f因子表示。Q·f因子随着介电损耗减小而增大，随着介电损耗增大而减小。
表示介电损耗大小的Q·f因子为Q因子与共振频率f的乘积，所述Q因子为损耗角δ的正切tanδ的倒数，所述损耗角δ为实际电流和电压之间的相位差与理想电流和电压的相位差(90度)的差(Q＝1/tanδ)。
副组分
第一电介质层11可进一步包含其副组分。包含于第一电介质层11的副组分包括锌氧化物(ZnO)、硼氧化物(B2O3)和铜氧化物(CuO)，但不限于这些。
在包含于第一电介质层11的各上述副组分的情况下，可降低第一电介质层11的烧结温度。将由Ag系金属等组成的导电性材料用作陶瓷电子部件10的内部导体。通过借助于在第一电介质层11中包括各副组分而降低第一电介质层11的烧结温度至低于导电性材料的熔点，可在较低温度下煅烧第一电介质层11。
虽然副组分的含量不具体限定，优选所有副组分的总和相对于所有主组分的总和的量为0.3质量％以上至12.0质量％以下。
如果包含锌氧化物作为副组分，以当将锌氧化物的质量换算为ZnO时ZnO的质量比计，相对于100质量％的主组分，锌氧化物的含量优选0.1质量％以上至7.0质量％以下，特别优选1.5质量％以上至7.0质量％以下。
如果包含硼氧化物作为副组分，以当将硼氧化物的质量换算为B2O3时B2O3的质量比计，相对于100质量％的主组分，硼氧化物的含量优选0.1质量％以上至3.0质量％以下，特别优选1.0质量％以上至2.5质量％以下。
如果包含铜氧化物作为副组分，以当将铜氧化物的质量换算为CuO时CuO的质量比计，相对于100质量％的主组分，铜氧化物的含量优选0.1质量％以上至2.0质量％以下，特别优选0.7质量％以上至1.3质量％以下。
第二电介质层
第二电介质层12为包含与第一电介质层11的材料不同的材料的电介质层。像第一电介质层11一样，第二电介质层12包括主组分和副组分，但可由主组分专有地构成。在本实施方案中，第二电介质层12包括主组分和副组分。如果第二电介质层12的组分不完全等同于第一电介质层11的那些，则可设置包含与第一电介质层11的材料不同的材料的电介质层。例如，在第二电介质层12中可包含一部分第一电介质层11的组分。
主组分
第二电介质层12的主组分仅需要为与第一电介质层11的材料不同的材料，其类型不具体限定。可将公知的材料用作第二电介质层12的主组分。包含于第二电介质层12的主组分包括例如镁橄榄石(2MgO·SiO2)、顽辉石(MgO·SiO2)和透辉石(CaO·MgO·2SiO2)。在这些组分中，考虑到低相对介电常数εr和大的Q·f因子，优选具有镁橄榄石作为主组分的电介质层。
副组分
可将与包含于第一电介质层11中的副组分相同的副组分用作包含于第二电介质层12的副组分。如果包含于第二电介质层12的主组分仅为镁橄榄石，则当在低温下仅烧结镁橄榄石时副组分的含量增加。因而，作为所有副组分的总和相对于所有主组分的总和的量，包含于第二电介质层12的副组分的含量优选16.1质量％以上至48.0质量％以下。
如果包含锌氧化物作为副组分，以当将锌氧化物的质量换算为ZnO时ZnO的质量比计，相对于100质量％的主组分，锌氧化物的含量优选9.0质量％以上至18.0质量％以下，特别优选10.0质量％以上至16.0质量％以下。
如果包含硼氧化物作为副组分，以当将硼氧化物的质量换算为B2O3时B2O3的质量比计，相对于100质量％的主组分，硼氧化物的含量优选4.0质量％以上至10.0质量％以下，特别优选4.0质量％以上至10.0质量％以下。
如果包含铜氧化物作为副组分，以当将铜氧化物的质量换算为CuO时CuO的质量比计，相对于100质量％的主组分，铜氧化物的含量优选1.0质量％以上至8.0质量％以下，特别优选2.0质量％以上至6.0质量％以下。
如果包含为碱土金属氧化物的氧化钙作为副组分，以当将氧化钙的质量换算为CaCO3时CaCO3的质量比计，相对于100质量％的主组分，氧化钙的含量优选0.1质量％以上至6.0质量％以下，特别优选0.1质量％以上至4.0质量％以下。
如果包含玻璃作为副组分，相对于100质量％的主组分，玻璃的含量优选2.0质量％以上至6.0质量％以下，特别优选4.0质量％以上至6.0质量％以下。
副组分不限于上述锌氧化物、硼氧化物、铜氧化物、碱土金属氧化物和玻璃，可包含Bi2O3、CoO和MnO等的至少一种。
中间层
中间层13形成于第一电介质层11和第二电介质层12之间并含有不共同包含于第一电介质层11和第二电介质层12两者中的主组分。在第一电介质层11和第二电介质层12之间存在中间层13的情况下，在第一电介质层11或第二电介质层12和中间层13之间的边界部中可抑制孔的产生以及在电介质层和中间层之间转移的发生，因而能够层压第一电介质层11和第二电介质层12同时经由中间层13具有强的粘合强度。因此，在第一电介质层11和第二电介质层12之间形成中间层13的情况下，能够抑制层压的第一电介质层11和第二电介质层12的剥离。
中间层13具有不包含于第二电介质层12但包含于第一电介质层11的主组分中的主组分作为共同组分和不包含于第一电介质层11但包含于第二电介质层12的主组分中的主组分作为共同组分。因而，包含于中间层13且与第一电介质层11的主组分之一共同的组分在与第一电介质层11的边界部中抑制孔的产生以及在第一电介质层11和中间层13之间转移的发生，从而改进与第一电介质层11的反应性。此外，包含于中间层13且与第二电介质层12的主组分之一共同的组分在与第二电介质层12的边界部中抑制孔的产生以及在第二电介质层12和中间层13之间转移的发生，改进与第二电介质层12的反应性。
当将第一电介质层11和第二电介质层12层压并同时煅烧时，如果形成第一电介质层11的组分和形成第二电介质层12的组分为不同的材料，认为由于热引起的收缩行为是不同的。因此，将包含与形成第一电介质层11的组分和形成第二电介质层12的组分相同的组分的材料用作形成第一电介质层11的组分和形成第二电介质层12的组分，并予以限定。此外，如果形成第一电介质层11的材料和形成第二电介质层12的材料彼此直接接触，变得有必要考虑反应性如在形成各电介质层的材料的边界部中孔的产生和电介质层之间转移的发生。在本实施方案中，由于在形成第一电介质层11的材料和形成第二电介质层12的材料之间形成中间层13的材料的存在，不管形成第一电介质层11的组分和形成第二电介质层12的组分是否相同，都能够抑制孔的产生以及在第一电介质层11或第二电介质层12和中间层13之间转移的发生，因此能够同时煅烧第一电介质层11和第二电介质层12。
因而，在第一电介质层11和第二电介质层12之间存在中间层13的情况下，在第一电介质层11或第二电介质层12和中间层13之间的边界部中能够抑制孔的产生以及在电介质层和中间层之间转移的发生，因此，能够层压第一电介质层11和第二电介质层12同时经由中间层13具有强的粘合强度，并且能够抑制层压多个电介质层的电介质层的剥离。
与在中间层13和第二电介质层12之间的边界部中相比，中间层13在中间层13和第一电介质层11之间的边界部中可含有更多的不包含于第二电介质层12中且仅包含于第一电介质层11中的组分。此外，与在中间层13和第一电介质层11之间的边界部中相比，中间层13在中间层13和第二电介质层12之间的边界部中可含有更多的不包含于第一电介质层11中且仅包含于第二电介质层12中的组分。与在中间层13和第二电介质层12之间的边界部中相比，在中间层13和第一电介质层11之间的边界部中仅包含于第一电介质层11的组分更多的情况下，中间层13能够抑制在与第一电介质层11的边界部中孔的产生以及在第一电介质层11和中间层13之间转移的发生，从而改进反应性。此外，与在中间层13和第一电介质层11之间的边界部中相比，在中间层13和第二电介质层12之间的边界部中仅包含于第二电介质层12的组分更多的情况下，中间层13能够抑制在与第二电介质层12的边界部中孔的产生以及在第二电介质层12和中间层13之间转移的发生，从而改进反应性。
因而，即使第一电介质层11和第二电介质层12包含不同材料，通过在形成第一电介质层11的材料和形成第二电介质层12的材料之间设置形成中间层13的材料，能够同时煅烧第一电介质层11和第二电介质层12并且能够改进在中间层13和第一电介质层11或第二电介质层12之间的粘合强度。
如果第一电介质层11和第二电介质层12包含相同的组分，在与其中包含于第一电介质层11和第二电介质层12之一的组分的比例较高的电介质层的边界部中中间层13包含更多的形成第一电介质层11或第二电介质层12的组分。这是因为，在形成电介质层的组分中，其比例较高的组分趋于增加扩散至形成中间层的材料中的组分的量。
中间层13可以以如下方式含有包含于第一电介质层11或第二电介质层12之一的组分：其比例从包含于第一电介质层11或第二电介质层12之一的组分的比例较高的电介质层侧朝向其比例较低的电介质层侧减少。在中间层13内部，共同包含于中间层13和第一电介质层11的组分较多地向第一电介质层11侧扩散并且其扩散量朝向第二电介质层12减少。共同包含于中间层13和第二电介质层12的组分较多地向第二电介质层12侧扩散并且其扩散量朝向第一电介质层11减少。通过共同包含于第一电介质层11或第二电介质层12之一的组分向电介质层侧扩散，认为中间层13抑制在第一电介质层11或第二电介质层12和中间层13之间的边界部中孔的产生以及在第一电介质层11或第二电介质层12和中间层13之间转移的发生，有助于中间层13对于第一电介质层11和第二电介质层12的粘合强度的改进。因而，可将第一电介质层11和第二电介质层12稳定地层压同时经由中间层13具有强的粘合强度。
中间层13优选为至少包含BaO、Nd2O3、TiO2、MgO、SiO2、SrO和CaO的层。中间层13可包含ZnO、Bi2O3、CoO、MnO2、Ag2O和CuO。
与在中间层13和第二电介质层12之间的边界部中相比，中间层13在中间层13和第一电介质层11之间的边界部中可包含更多的Nd2O3和TiO2，因此从第一电介质层11朝向第二电介质层12越来越少地包含Nd2O3和TiO2，以及与在中间层13和第一电介质层11之间的边界部中相比，中间层13在中间层13和第二电介质层12之间的边界部中可包含更多的MgO、SiO2、SrO和CaO，因此从第二电介质层12朝向第一电介质层11越来越少地包含MgO、SiO2、SrO和CaO。
BaO共同存在于形成第一电介质层11的第一母料和形成第二电介质层12的第二母料中，但是使形成第一电介质层11的第一母料的浓度比高于形成第二电介质层12的第二母料的浓度比。因而，随着BaO从形成第一电介质层11的第一母料扩散入形成第二电介质层12的第二母料中，包含于形成第一电介质层11的第一母料的二价离子的平衡(balance)改变。在此情况下，认为从形成第二电介质层12的第二母料MgO、SrO和CaO的扩散进行调整以维持包含于中间层13的组分的平衡。认为BaO、Nd2O3和TiO2形成主要基于钨-青铜系晶体结构的稳定化合物。因而，随着BaO从第一电介质层11扩散入第二电介质层12中，所以认为Nd2O3和TiO2追随BaO移动。此外，SiO2具有与MgO形成稳定化合物的性质，因而，还认为SiO2随着MgO的扩散而扩散。因而，随着BaO扩散，发生形成中间层13的组分的扩散。Nd2O3和TiO2以朝向第二电介质层12减少的比例主要地扩散至中间层13和第一电介质层11之间的边界部。因此，能够抑制在第一电介质层11和中间层13之间的边界部中孔的产生以及在第一电介质层11和中间层13之间转移的发生，由此改进粘合强度。MgO、SiO2、SrO和CaO以朝向第一电介质层11减少的比例主要地扩散至在中间层13和第二电介质层12之间的边界部。因此，能够抑制在第二电介质层12和中间层13之间的边界部中孔的产生以及在第二电介质层12和中间层13之间转移的发生，由此改进粘合强度。
如果Nd2O3和TiO2包含于第一电介质层11而不包含于第二电介质层12，通过从第一电介质层11朝向第二电介质层12以其减少的比例包括Nd2O3和TiO2，能够抑制在第一电介质层11和中间层13之间的边界部中孔的产生以及在第一电介质层11和中间层13之间转移的发生，并改进粘合强度。如果MgO、SiO2、SrO和CaO包含于第二电介质层12而不包含于第一电介质层11，通过从第二电介质层12朝向第一电介质层11以其减少的比例包括MgO、SiO2、SrO和CaO，抑制在第二电介质层12和中间层13之间的边界部中孔的产生以及在第二电介质层12和中间层13之间转移的发生，并改进粘合强度。
因而，即使第一电介质层11和第二电介质层12为由不同材料形成的层并且第一电介质层11和第二电介质层12通过层压形成，在第一电介质层11和第二电介质层12之间存在中间层13的情况下，可将第一电介质层11和第二电介质层12稳定地层压同时经由中间层13具有强的粘合强度。因此，在中间层13形成于第一电介质层11和第二电介质层12之间的情况下，能抑制层压的第一电介质层11和第二电介质层12剥离。
在本实施方案中，ZnO可包含于第一电介质层11和第二电介质层12两者中。如果将包含ZnO和TiO2的层浸渍于蚀刻液中，该层具有抑制蚀刻液渗透入包含ZnO和TiO2的层中的效果。如果当TiO2包含于第一电介质层11和第二电介质层12中时ZnO包含于第一电介质层11和第二电介质层12两者中，认为通过ZnO和TiO2的反应产生的化合物的量在第一电介质层11和第二电介质层12之间的中间层13中增加。因此，能够更加可靠地防止蚀刻液渗透入中间层13中。此外，认为通过ZnO和TiO2的反应形成的ZnTiO3系结晶相有助于第一电介质层11和中间层13之间的粘合强度以及第二电介质层12和中间层13之间的粘合强度。因而，通过在第一电介质层11和第二电介质层12两者中均包括ZnO，能够更可靠地防止层压的第一电介质层11和第二电介质层12剥离。
包含于中间层13的Ba的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Ba的形式为BaO。
包含于中间层13的Nd的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Nd的形式为Nd2O3。
包含于中间层13的Ti的形式不具体限定，包括如单质、氧化钛或钛化合物。钛化合物包括如氯化钛。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Ti的形式为TiO2。
包含于中间层13的Mg的形式不具体限定，包括如单质、氧化镁或化合物。该化合物包括如硫酸镁或氯化镁。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Mg的形式为MgO。
包含于中间层13的Si的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Si的形式为SiO2。
包含于中间层13的Sr的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Sr的形式为SrO。
包含于中间层13的Zn的形式不具体限定，包括如单质、氧化物或锌化合物。锌化合物包括如硫酸锌或氯化锌。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Zn的形式为ZnO。
包含于中间层13的Bi的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Bi的形式为Bi2O3。
包含于中间层13的Co的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Co的形式为CoO。
包含于中间层13的Mn的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Mn的形式为MnO2。
包含于中间层13的Ca的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Ca的形式为CaO。
包含于中间层13的Ag的形式不具体限定，包括如单质或氧化物。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Ag的形式为Ag2O。
包含于中间层13的Cu的形式不具体限定，包括如单质、铜氧化物或铜化合物。铜化合物包括如硫酸铜或氯化铜。考虑到当用于陶瓷电子部件时的导电性和寿命，期望包含于中间层13的Cu的形式为CuO。
在本实施方案中，上述组分的配混比不具体限定，可在需要时调整。
除了上述组分以外，中间层13可包含Fe2O3和NiO作为包含于中间层13的组分。
中间层13的厚度可视情况基于第一电介质层11和第二电介质层12的材料的品质等为设定至合适的厚度并且不具体限定。考虑到将第一电介质层11和第二电介质层12稳定地层压同时维持中间层13与第一电介质层11或第二电介质层12之间的边界部附近的介电特性，中间层13的厚度优选1μm以上至20μm以下。如果中间层13的厚度低于1μm，则不能维持与第一电介质层11和第二电介质层12的边界部附近的介电特性。如果中间层13的厚度超过20μm，则不能稳定地层压第一电介质层11和第二电介质层12。此外，如果使中间层太厚，则有可能存在沿产品厚度方向的尺寸会在规格之外的风险，因而，中间层13的厚度优选为20μm以下。
在本实施方案中，在中间层13和第一电介质层11或第二电介质层12之间的边界面例如可从中间层13与第一电介质层11或第二电介质层12之间的边界面附近包含的材料组分的量的比或在使用扫描电子显微镜(SEM)观察组成(COMPO)图像期间观察到的对比度来确定。
中间层的形成方法
作为中间层13的形成方法，已知同时煅烧第一电介质层11和第二电介质层12以形成中间层13的方法。第一电介质层11由构成第一电介质层11的第一母料和第一添加剂构成，第二电介质层12由构成第二电介质层12的第二母料和第二添加剂构成，并构成包含不共同包含于第一母料和第二母料的材料的中间材料。将这些第一母料、第一添加剂、第二母料、第二添加剂和中间材料同时煅烧以形成第一电介质层11、第二电介质层12和中间层13，还能够将第一电介质层11、第二电介质层12和中间层13一体化。
形成中间层13的方法不具体限于此，在将构成第一电介质层11的第一母料、第一添加剂和中间材料层压和煅烧后，构成第二电介质层12的第二母料和第二添加剂可层压于形成的中间层13上并煅烧。或者，在将第二电介质层12和中间材料层压和煅烧后，第一母料和第一添加剂可层压于形成的中间层13上并煅烧。
当煅烧第一母料和第一添加剂以生产煅烧粉末时，煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。
当煅烧第二母料和第二添加剂以生产煅烧粉末时，与上述情况一样，煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。
当煅烧中间材料以生产煅烧粉末时，与上述情况一样，煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。
在煅烧第一母料和第一添加剂之后，进行粉碎处理以粉碎至期望的晶粒大小，从而获得第一成品材料。在煅烧第二母料和第二添加剂之后，进行粉碎处理以粉碎至期望的晶粒大小，从而获得第二成品材料。在煅烧中间材料之后，进行粉碎处理以粉碎至期望的晶粒大小，从而获得第三成品材料。如稍后所述，通过添加各第一成品材料、第二成品材料和第三成品材料至浆料而制作涂料，然后，制作第一片体、第二片体和第三片体，通过以第一片体、第三片体和第二片体的顺序将一个片体层压至另一个片体的上部(top)将第三片体层压于第一片体和第二片体之间，从而同时煅烧作为片层压体的各片体。最佳煅烧温度为对于形成中间层优选的温度，优选例如850℃以上至950℃以下，更优选880℃以上至920℃以下，最优选900℃以上至920℃以下。煅烧时间不具体限定，但优选半小时以上至两个半小时以下，特别优选约两小时。
当陶瓷电子部件10通过在第一电介质层11和第二电介质层12两者中均包括ZnO制造时，ZnO分别作为第一添加剂和第二添加剂包含于含有Ba、Nd和Ti的第一母料和第二母料中以同时煅烧。第一母料包含Ti并且第一添加剂和第二添加剂包含Zn。在通过同时煅烧包含于第一母料的Ti和包含于第一添加剂和第二添加剂的Zn引起Ti和Zn的反应的情况下，形成第一电介质层11和第二电介质层12，形成在第一电介质层11和第二电介质层12之间包含ZnO和TiO2的中间层13，并且ZnO包含于第一电介质层11和第二电介质层12两者中。
因而，根据本示例性实施方案中的陶瓷电子部件10具有第一电介质层11和第二电介质层12作为由不同材料构成的层，并且即使第一电介质层11和第二电介质层12通过层压形成也可通过在第一电介质层11和第二电介质层12之间设置中间层13将第一电介质层11和第二电介质层12稳定地层压同时经由中间层13具有强的粘合强度。因此，在中间层13形成于第一电介质层11和第二电介质层12之间的情况下，能够抑制层压的第一电介质层11和第二电介质层12剥离。
制造陶瓷电子部件的方法
接下来，将利用附图描述制造具有上述构造的陶瓷电子部件的适合方法。图2为示出制造根据本发明示例性实施方案的陶瓷电子部件的方法的流程图。如图2所示，制造根据本实施方案的陶瓷电子部件的方法包括以下示出的工艺(a)至(c)：、
(a)成品材料生产工艺(步骤S11)：
将包含Ba、Nd和Ti的第一母料和至少包含ZnO的第一添加剂混合；
在800℃以上至950℃以下的温度下在氧气氛中煅烧所述混合物以生产第一成品材料；
将包含与第一母料的材料不同的材料的第二母料和至少包含ZnO的第二添加剂混合；
在800℃以上至950℃以下的温度下在氧气氛中煅烧所述混合物以生产第二成品材料；和
在800℃以上至950℃以下的温度下在氧气氛中煅烧含有与第一母料和第二母料不同的材料的中间材料以生产第三成品材料。
(b)片层压体形成工艺(步骤S12)：
通过以第一片体、第三片体和第二片体的顺序将一个片体层压于另一个片体的上部，将第三片体(第三生坯片)层压在第一片体(第一生坯片)和第二片体(第二生坯片)之间以形成片层压体，所述第三片体通过将包含中间材料的第三浆料成形为片形获得，所述第一片体通过将包含第一成品材料的第一浆料成形为片形获得，所述第二片体通过将包含第二成品材料的第二浆料成形为片形获得。
(c)层压烧结体生产工艺(步骤S13)：
烧结片层压体以生产层压烧结体。
成品材料生产工艺：步骤S11
成品材料生产工艺(步骤S11)为其中将第一母料和第一添加剂混合并煅烧以生产第一成品材料以及将第二母料和第二添加剂混合并煅烧以生产第二成品材料以及此外将包含与第一母料和第二母料的那些材料不同的材料的中间材料煅烧以生产第三成品材料的工艺。
第一母料包含Ba、Nd和Ti。第一添加剂包含ZnO、B2O3和CuO的至少一种。考虑到改进第一电介质层11和中间层13之间的粘合强度，第一添加剂优选至少包含ZnO。
在成品材料生产工艺(步骤S11)中，将第一母料和第一添加剂混合以生产第一混合物。将第一混合物在氧气氛中煅烧以获得第一成品材料。用于煅烧的煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。第一成品材料为粉末形式，并通过湿式球磨机等粉碎。在将第一母料与第一添加剂混合之前，为了与第一添加剂有效混合，可将第一母料粉碎为粉末并煅烧。在此情况下，用于煅烧的煅烧温度优选1200℃以上至1300℃以下，更优选1250℃以上至1270℃以下，最优选1270℃左右。煅烧时间不具体限定，但优选两小时以上至五小时以下。
如上所述，第二母料包含与第一母料的材料不同的材料。像第一添加剂一样，第二添加剂包含ZnO、B2O3、Bi2O3、CoO、MnO、CuO、碱土金属氧化物和玻璃的至少一种。考虑到改进第二电介质层12和中间层13之间的粘合强度，像第一添加剂一样，第二添加剂优选至少包含ZnO。
在成品材料生产工艺(步骤S11)中，将第二母料和第二添加剂混合以生产第二混合物。像当生产第一混合物时一样，将第二混合物在氧气氛中煅烧以获得第二成品材料。用于煅烧的煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。像第一成品材料一样，第二成品材料也为粉末形式并通过湿式球磨机等粉碎。像第一母料一样，在将第二母料与第二添加剂混合之前，为了与第二添加剂有效混合，可将第二母料粉碎为粉末并煅烧。
如上所述，中间材料含有不共同包含于第一母料和第二母料的材料。与当生产第一混合物和第二混合物时一样，将中间材料在氧气氛中煅烧以获得第三成品材料。用于煅烧的煅烧温度优选800℃以上至950℃以下，更优选800℃以上至900℃以下，最优选830℃以上至870℃以下。煅烧时间不具体限定，但优选两小时以上至五小时以下。像第一成品材料和第二成品材料一样，第三成品材料也为粉末形式并通过湿式球磨机等粉碎。
在生产第一成品材料、第二成品材料和第三成品材料之后，制造方法继续进行至片层压体形成工艺(步骤S12)。
片层压体形成工艺：步骤S12
片层压体形成工艺(步骤S12)为其中通过以第一片体、第三片体和第二片体的顺序将一个片体层压于另一个片体的上部，将通过将包含中间材料的第三浆料成形为片形获得的第三片体(第三生坯片)层压于通过包含第一成品材料的第一浆料成形为片形获得的第一片体(第一生坯片)和通过将包含第二成品材料的第二浆料成形为片形获得的第二片体(第二生坯片)之间以形成片层压体的工艺。
在片层压体形成工艺(步骤S12)中，将预定量的聚乙烯醇、丙烯酸类或乙基纤维素类有机粘合剂配混入第一成品材料中并混合以生产包含第一成品材料的第一浆料。将第一浆料用于片成形，并通过刮刀法等以片形施涂在基板上的多个位置处。将施涂至基板的第一浆料干燥，从而获得多个第一生坯片。第一生坯片的成形方法不具体限定，只要能够以片形施涂第一浆料即可，可为湿式成形方法如成片法(sheet method)或印刷法(printing method)或者干式成形方法如加压成型。
像第一成品材料一样，对于第二成品材料和第三成品材料，分别生产包含第二成品材料的第二浆料和包含第三成品材料的第三浆料。像第一浆料一样，也将第二浆料和第三浆料用于片成形。将第三浆料以片形施涂至在基板上形成的第一片体上。将施涂至第一生坯片上的第三浆料干燥，从而形成多个第三生坯片。然后，将第二浆料以片形施涂至形成的第三片体上。将施涂至第三生坯片上的第二浆料干燥，从而形成多个第二生坯片。像第一浆料一样，将第二浆料和第三浆料通过刮刀法等施涂。
通过以第一片体、第三片体和第二片体的顺序将一个片体层压于另一个片体的上部，将通过将第三浆料成形为片形获得的第三生坯片层压于第一生坯片和第二生坯片之间，从而在基板上形成片层压体。在生产片层压体之后，从基板除去片层压体以进行层压烧结体生产工艺(步骤S13)。
层压烧结体生工艺：步骤S13
层压烧结体生产工艺(步骤S13)为其中将片层压体烧结和固化以生产层压烧结体的工艺。在层压烧结体生产工艺(步骤S13)中，将获得的片层压体切割为预定形式，从而形成芯片型片层压体并且在去除包含于第一生坯片、第二生坯片和第三生坯的粘合剂之后，烧结片层压体，从而生产层压烧结体。优选在氧气氛如空气中进行烧结。最佳烧结温度为对于形成中间层优选的温度，优选例如850℃以上至950℃以下，更优选880℃以上至920℃以下，最优选900℃以上至920℃以下。
第一生坯片通过煅烧成为第一电介质层11，第二生坯片通过煅烧成为第二电介质层12，第三生坯片通过煅烧成为中间层13。第一生坯片为通过使用第一母料成形为片形的片，因而，包含于第一母料的Ba、Nd和Ti也包含于第一生坯片中。通过烧结片层压体，包含于第一生坯片的Ba、Nd和Ti分别变为BaO、Nd2O3和TiO2，第一电介质层11包含BaO、Nd2O3和TiO2作为主组分。因而，包含于第一母料的Ba、Nd和Ti包含于第一电介质层11中作为其主组分。第二生坯片为通过使用第二母料成形为片形的片，因而，包含于第二母料的材料也包含于第二生坯片中。因而，包含于第二母料的材料包含于第二电介质层12中作为主组分。第三生坯片为通过使用中间材料成形为片形的片，因而，包含于中间材料的材料也包含于第三生坯片中。如上所述，中间材料含有不共同包含于第一母料和第二母料中的材料，因而，通过烧结片层压体获得的中间材料成为含有不共同包含于第一电介质层11和第二电介质层12中的主组分的层。在第一电介质层11和第二电介质层12之间存在中间层13的情况下，可将第一电介质层11和第二电介质层12层压同时经由中间层13具有强的粘合强度。
在获得的层压烧结体中形成外部电极和内部电极后，可通过镀覆层压烧结体至预定膜厚度来获得陶瓷电子部件。因而，通过根据本实施方案的制造陶瓷电子部件的方法获得的陶瓷电子部件抑制在第一电介质层11或第二电介质层12和中间层13之间的边界部中孔的产生以及在第一电介质层11或第二电介质层12和中间层13之间转移的发生，并且能够稳定地层压第一电介质层11和第二电介质层12同时经由中间层13具有强的粘合强度，因此，能够防止层压的电介质层剥离，因此能够制造高度可靠的陶瓷电子部件。
可将玻璃粉末与第一生坯片和第二生坯片之一或两者混合。优选使用其玻璃软化点为450℃以上至650℃以下的玻璃粉末。包含于用于形成中间层的材料中的组分促进通过软化点低的玻璃的液相烧结和中间层的烧结，因而形成具有一定厚度的中间层。此外，可将第一电介质层和第二电介质层层压同时经由中间层具有强的粘合强度。如果将第一电介质层和第二电介质层同时烧结，则通过包含于第一电介质层和第二电介质层之一或两者中的玻璃能够改进陶瓷电子部件的Q因子。
为了印刷内部电极，将第一生坯片和第二生坯片多次交替层压同时在其间配置要作为内部电极的导电性材料的Ag系金属并将层压产物切割为预定尺寸，从而形成芯片型片层压体。在此情况下，最佳烧结温度为对于形成中间层优选的温度，优选例如850℃以上至950℃以下，更优选880℃以上至920℃以下，最优选900℃以上至920℃以下。通过在获得的层压烧结体中形成外部电极，能够生产包括由Ag系金属组成的内部电极的陶瓷电子部件。对于外部电极，在电极中通常包含辅助材料如玻璃粉或氧化物。因而，将低于烧结芯片的温度的印刷温度用于印刷/煅烧。例如，将650℃以上至700℃以下的温度用于印刷。
陶瓷电子部件
本实施方案中的陶瓷电子部件可适合例如作为一种高频器件的多层器件的陶瓷电子部件使用。多层器件具有通过使用在其中一体化嵌入的多层陶瓷层组成的多层陶瓷基板在其中一体化生产或制造的电介质器件如电容器和感应器。此类多层陶瓷基板通过使用如上所述根据本实施方案的制造陶瓷电子部件的方法制造。除了多层器件之外，根据本实施方案的陶瓷电子部件也可适合用于LC滤波器。图3为示意性示出当将本实施方案中的陶瓷电子部件用作LC滤波器时的实施方案的概念图。如图3所示，LC滤波器20包括电容器21-1至21-3和线圈22。电容器21-1至21-3通过通路(via)(通路导体)23连接至线圈22。LC滤波器20的电容器部分具有三层结构，但在本实施方案中的陶瓷电子部件不限于三层结构，可采取任何多层结构。因而，本实施方案中的陶瓷电子部件可适合用作用于LC滤波器的多层SMD。
本实施方案中的陶瓷电子部件也可适合用作用于以下的陶瓷电子部件：电容器、低通滤波器(LPF)、带通滤波器(BPF)、双工器(DPX)、耦合器(定向耦合器)和不平衡变压器(平衡-不平衡阻抗变换器)。
以下将使用实施例和比较例更具体地描述本发明，但本发明不限于以下实施例。
实施例1：包含于中间层的组分的扩散的评价
生产由一层第一电介质层11、第二电介质层12和中间层13构成的陶瓷电子部件。表1示出包含于第一电介质层11、第二电介质层12和中间层13各层中的各组分，并示出当生产陶瓷电子部件时其添加量(质量份(mass field))。生产含有表1中所示的组分并通过表1中所示的量制备的包含第一电介质层11、第二电介质层12和中间层13的陶瓷电子部件。
包含于第一电介质层11和第二电介质层12二者中的组分为BaO、ZnO和CuO。仅包含于第一电介质层11的组分为Nd2O3和TiO2。仅包含于第二电介质层12的组分为MgO、SiO2、SrO、CaO和Ag2O。证实包含于第一电介质层11和第二电介质层12二者中的组分、仅包含于第一电介质层11的组分和仅包含于第二电介质层12的组分在中间层13中的扩散比例。此外，表1中所示的和包含于中间层13的各组分的扩散比例根据下式(6)计算。
((在组分较多地包含于中间层的电介质层侧区域中的值)-(在组分较少地包含于中间层的电介质层侧区域中的值))/(第一电介质层11或第二电介质层12在组分较多地包含于中间层的电介质层侧区域中的值)(6)
表1示出扩散比例的结果。
图4为示意性示出包含于中间层中的组分的扩散状态的说明图。在图4中，箭头示出各组分的扩散方向。
当分析包含于中间层13中的组分时，测量包含于中间层13在第一电介质层11侧的区域的组分和包含于中间层13在第二电介质层12侧的区域的组分。图5为以简化方式示出中间层在第一电介质层侧的区域和在第二电介质层侧的区域的图。如图5中所示，当将中间层13分成第一电介质层11侧和第二电介质层12侧时，中间层13在第一电介质层11侧的区域为中间层13在第一电介质层11侧的区域A。中间层13在第二电介质层12侧的区域为分成两个区域的中间层13在第二电介质层12侧的区域B。
包含于第一电介质层11和第二电介质层12二者的组分
如表1中所示，包含于第一电介质层11和第二电介质层12二者的组分为BaO、ZnO和CuO。包含于中间层13内部的BaO在中间层13的第一电介质层11侧上比在其第二电介质层12侧上分布更多。因而，显示在第一电介质层11侧上比在第二电介质层12侧上包含的更多的BaO从第一电介质层11侧扩散，并在中间层13内部从第一电介质层11侧朝向第二电介质层12侧扩散。包含于中间层13内部的ZnO和CuO在中间层13的第二电介质层12侧上比在其第一电介质层11侧上分布更多。因而，显示在第二电介质层12侧上比在第一电介质层11侧上包含的更多的ZnO和CuO从第二电介质层12侧扩散，并在中间层13内部从第二电介质层12侧朝向第一电介质层11侧扩散。
仅包含于第一电介质层11的组分
如表1中所示，仅包含于第一电介质层11的组分为Nd2O3、TiO2和Ag2O。Nd2O3和TiO2在中间层13的第一电介质层11侧上比在其第二电介质层12侧上分布更多。因而，证实在中间层13内部的Nd2O3和TiO2从第一电介质层11侧朝向第二电介质层12侧扩散。另一方面，Ag2O更多地从在中间层13内部的第一电介质层11侧朝向其第二电介质层12侧扩散。可以认为这是由于作为构成中间层13的组分包含的Ag2O朝向第二电介质层12侧扩散引起的。因而，证实仅包含于第一电介质层11的Nd2O3和TiO2更多地分布在中间层13和第一电介质层11之间的边界部中，并从第一电介质层11侧朝向第二电介质层12侧扩散。
仅包含于第二电介质层12的组分
如表1中所示，仅包含于第二电介质层12的组分为MgO、SiO2、SrO和CaO。MgO、SiO2和SrO在中间层13的第二电介质层12侧上比在其第一电介质层11侧上分布更多。另一方面，CaO在中间层13的第一电介质层11侧和第二电介质层12侧上几乎均等地分布。因而，证实仅包含于第二电介质层12的MgO、SiO2和SrO在中间层13的第二电介质层12侧上更多地分布，并从第二电介质层12侧朝向第一电介质层11侧扩散。
因而，仅包含于第一电介质层11或第二电介质层12的组分在仅包含于中间层13内部的一层电介质层中的组分的电介质层侧上更多地分布，在中间层中扩散，朝向另一电介质层侧分布较少。因而，仅包含于一层电介质层的组分在与中间层13内部的一层电介质层侧的边界部中更多地分布，因而，能够改进对于电介质层的粘合强度。
实施例2
母料和片体的生产
将描述包含构成各第一电介质层、第二电介质层和中间层的组分的母料以及用于形成第一电介质层和第二电介质层的片体的生产方法。使用的母料包括BaNdTiO系氧化物、2MgO·SiO2、BaNdTiO系氧化物和2MgO·SiO2的混合物以及SiO2-Al2O3-B2O3-SrO系玻璃。片体包括BaNdTiO系氧化物片体、2MgO·SiO2片体、BaNdTiO系氧化物和2MgO·SiO2混合物的片体以及SiO2-Al2O3-B2O3-SrO系玻璃的片体。
1-1.BaNdTiO系氧化物(BaO-Nd 2 O 3 -TiO 2 )的生产
称量24.36质量％的碳酸钡(BaCO3)、40.29质量％的氢氧化钕(Nd(OH)3)和35.35质量％的氧化钛(TiO2)。将BaCO3、Nd(OH)3和TiO2的总和调整为100质量％，将称量的粉末放入尼龙球磨机中，并添加离子交换水和商购分散剂，从而生产浆料浓度为25％的浆料并将该浆料混合16小时。
将混合的浆料回收并在120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机(Wiley mill)(商品名：WT-50，由Miki Seisakusho制造)研磨以借助于使用#30筛孔在摇动下筛分使粉末通过。将回收的粉末包入由氧化镁制成的小盒子中并在1270℃下在空气气氛中在电炉中煅烧两小时，从而获得母料的煅烧粉末(称为“一次煅烧粉末”)。
相对于100质量％的一次煅烧粉末，称量1.5质量％的氧化硼(B2O3)、2.0质量％的氧化锌(ZnO)和1.0质量％的氧化铜(CuO)。将称量的粉末放入尼龙球磨机中并添加离子交换水，从而生产浆料浓度为33％的浆料并将该浆料混合16小时。
将混合的浆料回收并在120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过。将回收的粉末包入由氧化镁制成的小盒子中并在850℃下在空气气氛中在电炉中煅烧两小时，从而获得母料和添加剂的混合物的煅烧粉末(称为“二次煅烧粉末”)。
称量99质量％的获得的二次煅烧粉末并称量1质量％的Ag粉末，将这些粉末放入尼龙球磨机中并添加乙醇以生产浆料浓度为33％的浆料并将该浆料混合16小时，从而获得粉碎的成品材料。
将混合的乙醇浆料回收并在80℃至120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过，从而获得成品材料。
1-2.BaNdTiO系氧化物(BaO-Nd 2 O 3 -TiO 2 )的片体的生产
将预定量的商购甲苯(一级)、乙醇(特级)、分散剂、丙烯酸类树脂漆和作为增塑剂的商购正丁基邻苯二甲酰羟乙酸正丁酯添加至根据上述方法获得的成品材料中，将成品材料和添加剂放入聚乙烯球磨机中并混合16小时，从而获得片体成形用浆料。将该浆料通过刮刀法施涂至基板上，从而生产多个片体。
2-1.2MgO·SiO 2 的生产
相对于100质量％的镁橄榄石(2MgO·SiO2)，称量8.0质量％的氧化硼(B2O3)、12.0质量％的氧化锌(ZnO)、4.0质量％的氧化铜(CuO)和1.0质量％的碳酸钙(CaCO3)。将称量的粉末放入尼龙球磨机中并添加离子交换水，从而生产浆料浓度为33％的浆料并将该浆料混合16小时。
将混合的浆料回收并在120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过。将回收的粉末包入由氧化镁制成的小盒子中并在850℃下在空气气氛中在电炉中煅烧两小时，从而获得母料和添加剂的混合物的煅烧粉末。
称量100质量％的获得的煅烧粉末并称量3质量％的锂系玻璃(LS-5，由Asahi Glass制造)，将煅烧粉末放入尼龙球磨机中并添加乙醇以生产浆料浓度为33％的浆料并将该浆料混合16小时，从而获得粉碎的成品材料。
将包含成品材料的浆料回收并在80℃至120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过，从而获得成品材料。
2-2.2MgO·SiO 2 片体的生产
将预定量的商购甲苯(一级)、乙醇(特级)、分散剂、丙烯酸类树脂漆和作为增塑剂的商购正丁基邻苯二甲酰羟乙酸正丁酯添加至根据上述方法获得的成品材料中，将成品材料和添加剂放入聚乙烯球磨机中并混合16小时，从而获得片体成形用浆料。将该浆料通过刮刀法施涂至基板上，从而生产多个片体。
3-1.BaNdTiO系氧化物和2MgO·SiO 2 的复合材料的生产
称量24.36质量％的碳酸钡(BaCO3)、40.29质量％的氢氧化钕(Nd(OH)3)和35.35质量％的氧化钛(TiO2)，将BaCO3、Nd(OH)3和TiO2的总和调整为100质量％。将称量的粉末放入尼龙球磨机中，并添加离子交换水和商购分散剂，从而生产浆料浓度为25％的浆料并将该浆料混合16小时。
将混合的浆料回收并在120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#30筛孔在摇动下筛分使粉末通过。将回收的粉末包入由氧化镁制成的小盒子中并在1270℃下在空气气氛中在电炉中煅烧两小时，从而获得母料的煅烧粉末(称为“一次煅烧粉末”)。
相对于68.5质量％的一次煅烧粉末，称量31.5质量％的镁橄榄石(2MgO·SiO2)，以将一次煅烧粉末和镁橄榄石的总和调整为100质量％。称量2.48质量％的B2O3、6.67质量％的ZnO、3.14质量％的Bi2O3、1.12质量％的CoO、0.66质量％的MnCO3和1.07质量％的CaCO3，将称量的粉末放入尼龙球磨机中并添加离子交换水以生产浆料浓度为33％的浆料并将该浆料混合16小时。
将混合的浆料回收并在120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以使粉末通过#300筛孔的筛。将回收的粉末包入由氧化镁制成的小盒子中并在850℃下在空气气氛中在电炉中煅烧两小时，从而获得母料和添加剂的混合物的煅烧粉末(称为“二次煅烧粉末”)。
称量100质量％的获得的二次煅烧粉末并称量0.75质量％的Ag粉末，将这些粉末放入尼龙球磨机中并添加乙醇以生产浆料浓度为33％的浆料并将该浆料混合16小时，从而获得粉碎的成品材料。
将混合的乙醇浆料回收并在80℃至120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过，从而获得成品材料。
3-2.BaNdTiO系氧化物和2MgO·SiO 2 的复合材料的片体的 生产
将预定量的商购甲苯(一级)、乙醇(特级)、分散剂、丙烯酸类树脂漆和作为增塑剂的商购正丁基邻苯二甲酰羟乙酸正丁酯添加至根据上述方法获得的成品材料中，将成品材料和添加剂放入聚乙烯球磨机中并混合16小时，从而获得片体成形用浆料。将该浆料通过刮刀法施涂至基板上，从而生产多个片体。
4-1.SiO 2 -Al 2 O 3 -B 2 O 3 -SrO系玻璃的生产
称量55质量％的SiO2、10质量％的Al2O3、5质量％的B2O3和30质量％的SrO以调整这四种氧化物的总和为100质量％。将称量的粉末放入振动混合机中以干式共混。
将干式共混的粉末放入石英坩埚中并通过电炉保持在1400℃下1小时以熔融该粉末。将该熔体浇铸至水中以获得粒状玻璃，将该粒状玻璃通过干燥器在120℃下干燥2小时以上从而排除水分。
将干燥的粒状玻璃通过维利式磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过，由此获得SiO2-Al2O3-B2O3-SrO系玻璃粉末。
称量100质量％的通过#300筛孔的玻璃粉末，将该粉末放入尼龙球磨机中并添加乙醇以生产浆料浓度为33％的浆料并将该浆料混合16小时并粉碎以初步研磨。
称量55质量％的Al2O3(此处相对于100质量％的玻璃粉末描述)至初步研磨的浆料中并添加乙醇以生产浆料浓度为33％的浆料并将该浆料混合16小时并且粉碎。
将混合的乙醇浆料回收并在80℃至120℃下干燥24小时，然后，将干燥的物质通过维利氏磨粉机研磨以借助于使用#300筛孔在摇动下筛分使粉末通过，从而获得成品材料。
4-2.SiO 2 -Al 2 O 3 -B 2 O 3 -SrO系玻璃的片体的生产
将预定量的商购甲苯(一级)、乙醇(特级)、分散剂、丙烯酸类树脂漆和作为增塑剂的商购正丁基邻苯二甲酰羟乙酸正丁酯添加至根据上述方法获得的成品材料中，将成品材料和添加剂放入聚乙烯球磨机中并混合16小时，从而获得片体成形用浆料。将该浆料通过刮刀法施涂至基板上，从而生产多个片体。
实施例2-1至2-4和比较例2-1至2-4
将如上所述获得的BaNdTiO系氧化物、2MgO·SiO2、BaNdTiO系氧化物和2MgO·SiO2的复合材料以及SiO2-Al2O3-B2O3-SrO系玻璃用作母料从而形成第一电介质层和第二电介质层。将ZnO、B2O3、CoO、MnO、Bi2O3、CaCO3、Ag、CuO、α-SiO2和Al2O3的一种或多种用作添加剂。使用这些作为母料或添加剂从而在示于表1的条件下生产以芯片形形成的层压烧结体(芯片)。
使用片体的芯片制造
实施例2-1
烧结前
将Ag浆(由TDK制造)以预定的电容器图案形状(其中烧结后的芯片形状沿纵向为4.5mm，沿宽度方向为3.2mm的图案)印刷在BaO-NdO3-TiO2陶瓷片上并将该陶瓷片在120℃下干燥15分钟。
接下来，将作为外层的2MgO·SiO2陶瓷片、作为内层的印刷的BaO-NdO3-TiO2陶瓷片和作为中间层的通过混合2MgO·SiO2和BaO-NdO3-TiO2获得的陶瓷片层压(内层具有四层结构)并在70℃、700kg/cm2和7分钟的条件下加压。然后，将层压结构通过湿法切割工艺切割为预定的电容器形式，使用分批处理炉在350℃下去粘合剂(unbound)一小时，然后，在氧气氛中在950℃下烧结2.5小时，从而获得芯片。
烧结后
为了在烧结芯片的边缘处形成外部端子，将商购的外部端子Ag浆手动施涂至端子两侧并通过连续干燥窑(由LINDBERG制造)在670℃下烧结前在120℃下干燥15分钟。将其边缘被烧结的芯片通过分别镀覆(plating)使用电镀系统镀覆Cu-Ni-Sn至预定膜厚度。
实施例2-2至2-4和比较例2-1至2-4
除了改变示于表2-1和2-2中的条件之外，实施例2-2至2-4和比较例2-1至2-4的芯片的形成方法与实施例2-1的那些相同。
芯片的评价
使用所得芯片，检验优先扩散至第一电介质层和中间层之间的边界部中的组分(表2-2中的第一扩散组分)，至第一电介质层和中间层之间的边界部中的优先扩散组分的扩散比例(表2-2中的第一扩散比例)，在第一电介质层和中间层之间的边界部中的连续性(表2-2中的第一连续性)，在第二电介质层和中间层之间的边界部中的优先扩散组分(表2-2中的第二扩散组分)，至第二电介质层和中间层之间的边界部中的优先扩散组分的扩散比例(表2-2中的第二扩散比例)，在第二电介质层和中间层之间的边界部中的连续性(表2-2中的第二连续性)，蚀刻液是否渗透入中间层中(表2-2中的渗透)，以及第一电介质层和第二电介质层的剥离条件(表2-2中的剥离)。
评价电介质层和中间层之间的关系的检验方法
将煅烧后的芯片嵌入使用商购环氧树脂的容器中并通过使用抛光剂抛光，并且在镜面表面抛光完成后，通过扫描电子显微镜(商品名：JSM-6700，由JEOL制造)进行抛光表面的SEM-EDS观察，并拍摄烧结后边界面的EDS图像(2000X)以检验边界部中扩散元素分布的状态。从所得在边界面中扩散元素分布的状态中，评价在第一电介质层或第二电介质层和中间层之间的边界部中的优先扩散组分、在第一电介质层或第二电介质层和中间层之间的边界部中的优先扩散组分的渐变率(gradation rate)以及第一电介质层或第二电介质层和中间层之间的边界部的连续性。
在芯片边界面上的蚀刻液是否已渗透入中间层的检验方 法
将镀覆过的芯片通过钢丝钳破裂，通过扫描电子显微镜(商品名：JSM-300，由JEOL制造)观察破裂的边界面，并拍摄烧结后边界面的COMPO图像(2000X)以检验蚀刻液是否渗透入边界面中。
在芯片边界面上剥离条件的检验方法
镀覆过的芯片的三个表面(平面、侧面和端面)通过金相显微镜检验，以检查各样品的十个位置的任何不良如剥离。
表2-1和2-2示出上述通过使用所得芯片进行测量的结果。
第一电介质层和中间层之间的关系
如果使用具有SiO2-Al2O3-B2O3-SrO系玻璃作为主组分的中间层，在中间层和第一电介质层之间的连续性差，不能确定扩散至在第一电介质层和中间层之间的边界部中的组分，不能确定扩散至在第一电介质层和中间层之间的边界部中的组分的扩散比例(参见比较例2-1至2-4)。另一方面，如果使用将BaNdTiO系氧化物和2MgO·SiO2混合的混合物作为中间层，证实Nd2O3和TiO2主要地包含于在第一电介质层和中间层之间的边界部中并且从在中间层中的第一电介质层侧朝向其第二电介质层侧扩散，以及证实在第一电介质层和中间层之间的边界部中的连续性(参见实施例2-1至2-4)。因而，证实将BaNdTiO系氧化物和2MgO·SiO2混合的混合物能够适当地用作赋予与第一电介质层的连续性的中间层。
第二电介质层和中间层之间的关系
如果使用具有SiO2-Al2O3-B2O3-SrO系玻璃作为主组分的中间层，在第二电介质层和中间层之间也像第一电介质层和中间层之间的关系一样，在中间层和第二电介质层之间的连续性差，不能确定扩散至在第二电介质层和中间层之间的边界部中的组分，不能确定扩散至在第二电介质层和中间层之间的边界部中的组分的扩散比例(参见比较例2-1至2-4)。另一方面，如果使用将BaNdTiO系氧化物和2MgO·SiO2混合的混合物作为中间层，证实MgO、SiO2、SrO和CaO主要地包含于在第二电介质层和中间层之间的边界部中并且从在中间层中的第二电介质层侧朝向其第一电介质层侧扩散，以及证实在第二电介质层和中间层之间的边界部中的连续性(参见实施例2-1至2-4)。因而，证实将BaNdTiO系氧化物和2MgO·SiO2混合的混合物能够适当地用作赋予第二电介质层以连续性的中间层。
在芯片边界面上的蚀刻液是否已渗透入中间层的检验
如果使用具有SiO2-Al2O3-B2O3-SrO系玻璃作为主组分的中间层，检测到在镀覆后蚀刻液渗透至在中间层和第一电介质层或第二电介质层之间的界面(参见比较例2-1至2-4)。另一方面，如果使用将BaNdTiO系氧化物和2MgO·SiO2混合的混合物作为中间层，没有检测到在镀覆后蚀刻液渗透至在中间层和第一电介质层或第二电介质层之间的界面(参见实施例2-1至2-4)。因而，证实将BaNdTiO系氧化物和2MgO·SiO2混合的混合物能够增加在第一电介质层和第二电介质层之间的粘合强度并能够适当地用作中间层。
在芯片边界面上剥离条件的检验
如果使用具有SiO2-Al2O3-B2O3-SrO系玻璃作为主组分的中间层，检测到当烧结第一电介质层和第二电介质层时的剥离(参见比较例2-1至2-4)。另一方面，如果使用将BaNdTiO系氧化物和2MgO·SiO2混合的混合物作为中间层，没有检测到当使第一电介质层和第二电介质层一体化时的剥离(参见实施例2-1至2-4)。因而，证实将BaNdTiO系氧化物和2MgO·SiO2混合的混合物能够增加在第一电介质层和第二电介质层之间的粘合强度并能够适当地用作中间层。
因此，证实本实施方案中的陶瓷电子部件具有经由中间层稳定地层压的第一电介质层和第二电介质层，而层压的电介质层不剥离。
虽然已参考完整且清楚公开的具体实施方案描述本发明，但所附权利要求不因此受限，而是解释为包含对于本领域技术人员可能想到的所有改进和替代构成，其完全地落入此处阐述的基本教导中。

Claims (5)

1.一种陶瓷电子部件，其包括：
第一电介质层，所述第一电介质层包含BaO、Nd2O3和TiO2；
第二电介质层，所述第二电介质层包含与所述第一电介质层不同的材料，其中包含于所述第二电介质层的主组分包括2MgO·SiO2、MgO·SiO2和CaO·MgO·2SiO2；和
中间层，所述中间层设置于所述第一电介质层和所述第二电介质层之间，并含有不共同包含于所述第一电介质层和所述第二电介质层中的主组分，
其中与在所述中间层和所述第二电介质层之间的边界部中相比，所述中间层在所述中间层和所述第一电介质层之间的边界部中以更高的比例含有不包含于所述第二电介质层中且仅包含于所述第一电介质层中的组分，和
与在所述中间层和所述第一电介质层之间的边界部中相比，所述中间层在所述中间层和所述第二电介质层之间的边界部中以更高的比例含有不包含于所述第一电介质层中且仅包含于所述第二电介质层中的组分。
2.根据权利要求1所述的陶瓷电子部件，其中所述第一电介质层包含BaO、Nd2O3和TiO2作为主组分，并包含氧化物作为副组分，和
所述第二电介质层包含Mg2SiO4作为主组分，并包含氧化物和玻璃作为副组分。
3.根据权利要求1所述的陶瓷电子部件，其中所述中间层以从具有较高比例的包含于所述第一电介质层和所述第二电介质层的至少之一中的组分的电介质层侧朝向具有较低比例的所述组分的电介质层侧减少的比例含有包含于所述第一电介质层和所述第二电介质层的至少之一中的组分。
4.根据权利要求3所述的陶瓷电子部件，其中与在所述中间层和所述第二电介质层之间的边界部中相比，所述中间层在所述中间层和所述第一电介质层之间的边界部中包含更多的Nd2O3和TiO2，因此Nd2O3和TiO2从所述第一电介质层侧朝向所述第二电介质层侧减少，和
与在所述中间层和所述第一电介质层之间的边界部中相比，所述中间层在所述中间层和所述第二电介质层之间的边界部中包含更多的MgO、SiO2、SrO和CaO，因此MgO、SiO2、SrO和CaO从所述第二电介质层侧朝向所述第一电介质层侧减少。
5.一种制造根据权利要求1所述的陶瓷电子部件的方法，其包括：
将包含Ba、Nd和Ti的第一母料和至少包含ZnO的第一添加剂混合以制备第一混合物；
在800℃以上至950℃以下的温度下在氧气氛中煅烧所述第一混合物以生产第一成品材料；
将包含与所述第一母料不同的材料的第二母料和至少包含ZnO的第二添加剂混合以制备第二混合物；
在800℃以上至950℃以下的温度下在氧气氛中煅烧所述第二混合物以生产第二成品材料；
在800℃以上至950℃以下的温度下在氧气氛中煅烧含有不共同包含于所述第一母料和所述第二母料的材料的中间材料以生产第三成品材料；
将第一片体、第三片体和第二片体依次层压以形成片层压体，因此所述第三片体层压在所述第一片体和所述第二片体之间，所述第一片体通过将包含所述第一成品材料的第一浆料成形为片形获得，所述第二片体通过将包含所述第二成品材料的第二浆料成形为片形获得，所述第三片体通过将包含所述中间材料的第三浆料成形为片形获得；和
烧结所述片层压体以生产层压烧结体。
CN201110084040.5A 2010-03-31 2011-03-31 陶瓷电子部件和制造陶瓷电子部件的方法 Active CN102248723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010080387A JP5120406B2 (ja) 2010-03-31 2010-03-31 セラミック電子部品及びセラミック電子部品の製造方法
JP2010-080387 2010-03-31

Publications (2)

Publication Number Publication Date
CN102248723A CN102248723A (zh) 2011-11-23
CN102248723B true CN102248723B (zh) 2014-08-06

Family

ID=44209987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110084040.5A Active CN102248723B (zh) 2010-03-31 2011-03-31 陶瓷电子部件和制造陶瓷电子部件的方法

Country Status (4)

Country Link
US (1) US8508914B2 (zh)
EP (1) EP2372731B1 (zh)
JP (1) JP5120406B2 (zh)
CN (1) CN102248723B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152308B2 (ja) * 2010-03-09 2013-02-27 Ｔｄｋ株式会社 セラミック電子部品
CN103548102B (zh) * 2011-05-19 2016-06-22 株式会社村田制作所 复合层叠陶瓷电子部件
WO2013121928A1 (ja) * 2012-02-13 2013-08-22 株式会社村田製作所 複合積層セラミック電子部品
CN102718475B (zh) * 2012-05-30 2014-08-13 深圳光启创新技术有限公司 一种介质陶瓷及制备方法和谐振子
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
CN114974891B (zh) * 2022-05-27 2024-05-14 德阳三环科技有限公司 一种多层陶瓷电容器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360320A (zh) * 2000-12-19 2002-07-24 株式会社村田制作所 合成多层陶瓷电子部件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873908A (ja) * 1981-10-28 1983-05-04 ティーディーケイ株式会社 高周波用誘電体磁器組成物
JPS61212101A (ja) 1985-03-15 1986-09-20 Murata Mfg Co Ltd 誘電体共振器
JPH0286188A (ja) 1988-09-22 1990-03-27 Ngk Insulators Ltd 低温焼成セラミック配線基板
US5041342A (en) 1988-07-08 1991-08-20 Ngk Insulators, Ltd. Multilayered ceramic substrate fireable in low temperature
JP2739767B2 (ja) 1990-03-31 1998-04-15 富士通株式会社 多層ガラスセラミック回路基板の製造方法
JP3225851B2 (ja) * 1996-09-26 2001-11-05 松下電器産業株式会社 複合積層セラミック部品
JP3631341B2 (ja) * 1996-10-18 2005-03-23 Ｔｄｋ株式会社 積層型複合機能素子およびその製造方法
SG65086A1 (en) * 1997-07-23 1999-05-25 Murata Manufacturing Co Dielectric ceramic composition and monolithic ceramic capacitor using same
JP4257711B2 (ja) * 1998-02-25 2009-04-22 日本碍子株式会社 電子部品用接合剤および電子部品
JP3384350B2 (ja) * 1999-03-01 2003-03-10 株式会社村田製作所 低温焼結セラミック組成物の製造方法
JP2001284807A (ja) 2000-03-29 2001-10-12 Kyocera Corp 回路基板
JP3680765B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 誘電体磁器組成物
JP2002075783A (ja) * 2000-08-25 2002-03-15 Alps Electric Co Ltd 温度補償用薄膜コンデンサ
JP2003267778A (ja) * 2002-03-15 2003-09-25 Murata Mfg Co Ltd 誘電体磁器組成物とその製造方法、及び積層コンデンサ
JP4301503B2 (ja) * 2004-03-19 2009-07-22 Ｆｄｋ株式会社 複合積層セラミック部品及びその製造方法
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP5104761B2 (ja) 2007-04-09 2012-12-19 株式会社村田製作所 セラミック基板およびその製造方法
US8076257B1 (en) * 2008-04-23 2011-12-13 MRA Laboratories, Inc High temperature ceramic dielectric composition and capacitors made from the composition
JP2010226038A (ja) 2009-03-25 2010-10-07 Tdk Corp セラミック電子部品
JP5152308B2 (ja) * 2010-03-09 2013-02-27 Ｔｄｋ株式会社 セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360320A (zh) * 2000-12-19 2002-07-24 株式会社村田制作所 合成多层陶瓷电子部件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-268663A 2005.09.29

Also Published As

Publication number Publication date
US20110242728A1 (en) 2011-10-06
EP2372731B1 (en) 2015-07-01
CN102248723A (zh) 2011-11-23
US8508914B2 (en) 2013-08-13
EP2372731A1 (en) 2011-10-05
JP5120406B2 (ja) 2013-01-16
JP2011216521A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
CN102248719B (zh) 陶瓷电子部件和制造陶瓷电子部件的方法
CN102248723B (zh) 陶瓷电子部件和制造陶瓷电子部件的方法
KR100814674B1 (ko) 유전체 자기 조성물 및 그 제조방법
EP2236478A1 (en) Dielectric Ceramic Composition
EP0926107B1 (en) Dielectric ceramic composition and ceramic electronic parts using the same
TWI409837B (zh) Laminated ceramic capacitors
EP2234128A1 (en) Ceramic Electronic Component
WO2010079696A1 (ja) 低温焼結セラミック材料およびセラミック基板
CN101093749A (zh) 电介质陶瓷组合物、电子部件及其制造方法
CN1983478A (zh) 电子部件、电介质陶瓷组合物及其制造方法
CN102367211A (zh) 电介质陶瓷、电介质陶瓷的生产方法和电子部件
JP6728859B2 (ja) セラミック基板およびその製造方法
US8652982B2 (en) Ceramic sintered body and method for producing ceramic sintered body
JP5527116B2 (ja) 誘電体磁器組成物および積層型セラミック電子部品
JP2004203646A (ja) 低温焼成磁器および電子部品
JP2012012252A (ja) 誘電体磁器、誘電体磁器の製造方法及び電子部品
JP2012051750A (ja) 誘電体磁器組成物の製造方法および積層型セラミック電子部品
JP2003063861A (ja) 複合積層セラミック電子部品及びその製造方法
JP2021153105A (ja) 積層電子部品
JP2005217170A (ja) 複合積層セラミック電子部品
JP2010235325A (ja) 誘電体磁器組成物
JP2010109133A (ja) セラミックス電子部品、及びこれを用いた電子機器
JP2003226572A (ja) 低誘電率磁器組成物とその製造方法
JP2002100510A (ja) 低誘電率磁性体磁器材料及びその製造方法
JP2004203645A (ja) 低温焼成磁器および電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant