CN114974891B - 一种多层陶瓷电容器及其制备方法 - Google Patents

一种多层陶瓷电容器及其制备方法 Download PDF

Info

Publication number
CN114974891B
CN114974891B CN202210597332.7A CN202210597332A CN114974891B CN 114974891 B CN114974891 B CN 114974891B CN 202210597332 A CN202210597332 A CN 202210597332A CN 114974891 B CN114974891 B CN 114974891B
Authority
CN
China
Prior art keywords
ceramic
dielectric layer
internal electrode
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210597332.7A
Other languages
English (en)
Other versions
CN114974891A (zh
Inventor
马艳红
孙健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deyang Sanhuan Technology Co ltd
Nanchong Three Circle Electronics Co Ltd
Original Assignee
Deyang Sanhuan Technology Co ltd
Nanchong Three Circle Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deyang Sanhuan Technology Co ltd, Nanchong Three Circle Electronics Co Ltd filed Critical Deyang Sanhuan Technology Co ltd
Priority to CN202210597332.7A priority Critical patent/CN114974891B/zh
Publication of CN114974891A publication Critical patent/CN114974891A/zh
Application granted granted Critical
Publication of CN114974891B publication Critical patent/CN114974891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明属于电子元器件技术领域,具体涉及一种多层陶瓷电容器及其制备方法。所述多层陶瓷电容器包括外部电极及陶瓷烧结体,所述陶瓷烧结体由堆叠体烧制而成,所述堆叠体包括依次堆叠的第一盖片、第一内部电极层、第二内部电极层、第三内部电极层及第二盖片。本发明通过控制陶瓷膜带的厚度,避免因陶瓷膜带的厚度极差过大而产生电场不均的缺陷,同时也解决了厚膜带本身存在缺陷集中的问题,可以使多层陶瓷电压的不良率降至零,大大提高了多层陶瓷电容器的可靠性;本发明通过设置各内部电极层中陶瓷膜带的数量,大幅提高了多层陶瓷电容器产品的可靠性及击穿电压,能满足市场对多层陶瓷电容器高击穿电压和高可靠性的要求。

Description

一种多层陶瓷电容器及其制备方法
技术领域
本发明属于电子元器件技术领域,涉及一种多层陶瓷电容器及其制备方法。
背景技术
片式多层陶瓷电容器(MLCC)在汽车、航空航天,通信、生活电器、工业、医疗保健和军用领域被广泛应用。随着行业的不断发展,对MLCC提出了高容,高频,高压和小型化的质量需求,在汽车以及航空航天领域,更是要求MLCC能够耐高压,高可靠性。为了提高MLCC产品的击穿电压、可靠性,可以通过增加介质层厚度,也可以通过串联分压,但是这些必然会导致MLCC的容量下降,目前大都通过电极护盾设计缓解电场集中提高MLCC产品的击穿电压,但提高击穿电压的程度依然有限,且会出现个别MLCC产品击穿电压差,可靠性差的情况。
MLCC的中高压产品由于陶瓷膜带厚度较厚,所用浆料粘度一般相对较大,从而导致分散不均的问题,流延所得的陶瓷膜带的厚度极差也相应较大,导致制成的MLCC产品存在电场均匀性差等问题,由于制作工艺上的特点,高压多层陶瓷电容器中往往会产生薄弱点,在电场作用下,这些薄弱点会因电场集中导致击穿失效。此外,MLCC的中高压产品随着容量的上升,在电场作用下,产品中间位置累积受到的电场强度就越大,从而导致热击穿,无法获得高击穿电压的MLCC产品。
发明内容
本发明的目的在于克服现有技术不足,提供一种多层陶瓷电容器及其制备方法,该多层陶瓷电容器具有击穿电压高、可靠性高的特点。
为实现上述目的,本发明采用的技术方案如下:
第一方面,本发明提供了一种多层陶瓷电容器,包括外部电极及陶瓷烧结体,所述陶瓷烧结体由堆叠体烧制而成,所述堆叠体包括依次堆叠的第一盖片、第一内部电极层、第二内部电极层、第三内部电极层及第二盖片;所述第一内部电极层包括第一陶瓷介质层,所述第一陶瓷介质层上设有内部电极,所述第二内部电极层包括第二陶瓷介质层,所述第二陶瓷介质层上设有内部电极,所述第三内部电极层包括第三陶瓷介质层,所述第三陶瓷介质层上设有内部电极,在所述堆叠体中相邻两个内部电极交错设置,所述第一陶瓷介质层、第二陶瓷介质层及第三陶瓷介质层均由陶瓷膜带堆叠而成。
优选的,所述陶瓷膜带的厚度为现有同规格多层陶瓷电容器所用单介质层的厚度的1/M,其中,M为正整数,M>1。
可以理解的是,本发明所述的“同规格多层陶瓷电容器”是指容量规格相同的多层陶瓷电容器。
在现有多层陶瓷电容器的中高压产品(500V以上)中,堆叠体由第一盖片、内部电极层及第二盖片依次堆叠而成,内部电极层包括单介质层、及设置在单介质层上的内部电极,所述单介质层为由陶瓷浆料直接流延至一定厚度得到的陶瓷膜带,所述单介质层一般比较厚,可达20~100μm,在单介质层上丝网印刷形成给定图案的导电膜(即内部电极)。但是,单介质层的厚度越大,其厚度极差就也大,由于单介质层太厚,导致印刷形成的内部电极的厚度极差会相应的增大,如此一来,在外加电场下,多层陶瓷电容器的内部电场分布不均匀,在单介质层较薄的地方或者内部电极较薄的地方被击穿。相比现有技术采用陶瓷浆料流延形成较厚的陶瓷膜带(即单介质层),本发明的陶瓷介质层由较薄的陶瓷膜带堆叠而成,所述陶瓷膜带的厚度极差以及印刷所形成的电极层的厚度极差相对较小,避免了上述现有多层陶瓷电容器的问题,从而提高了多层陶瓷电容器的击穿电压和可靠性。进一步优选的,所述第一陶瓷介质层中陶瓷膜带的层数不大于M,所述第三陶瓷介质层中陶瓷膜带的层数不大于M。
在本发明中,所述第一陶瓷介质层中陶瓷膜带的层数与所述第三陶瓷介质层中陶瓷膜带的层数相同,将所述第一陶瓷介质层中陶瓷膜带的层数记为x,将所述第二陶瓷介质层中陶瓷膜带的层数记为z,所述x、z为正整数。经大量研究发现,所述陶瓷膜带的厚度为现有同规格多层陶瓷电容器中单介质层的1/M,则所述x的取值需要满足x≤M。当x>M时,为保证多层陶瓷电容器产品的容量以及尺寸的要求,只能降低所述z的值,从而导致多层陶瓷电容器产品的可靠性和击穿电压下降;若保持所述z的取值不变,则会导致多层陶瓷电容器产品的尺寸超标,不满足实际使用要求。
优选的,所述陶瓷膜带的厚度不小于8μm。
经研究发现,若将陶瓷浆料流延得到48μm厚度的陶瓷膜带,陶瓷膜带的厚度极差约为2.4%,相对应地,而在陶瓷膜带上进行印刷形成内部电极,内部电极的厚度极差约为22%。若将陶瓷浆料流延至24μm的厚度(即1/M中的M取2),陶瓷膜带的厚度极差约为1.2%,相对应的,内部电极的厚度极差为5.8%。若将陶瓷浆料流延至12μm的厚度(即1/M中的M取4),陶瓷膜带的厚度极差低至0.6%。但是当陶瓷膜带的厚度小于8μm时,陶瓷膜带的粗糙度增大,同样会造成电场不均,因为厚度≤8μm的陶瓷膜带要求陶瓷浆料的粒径更小,导致本发明所用的陶瓷浆料流延至≤8μm厚度时,单层陶瓷膜带中堆积的颗粒数变少,流延所得的陶瓷膜带会出现亮线,而且存在膜带收缩大等质量缺陷。
经研究发现,在厚度为48μm的陶瓷膜带中,最大的缺陷尺寸可以达到31μm,这个缺陷的存在对于多层陶瓷电容器产品是致命的。但是当陶瓷膜带的厚度为24μm、12μm、16μm时,陶瓷膜带中最大的缺陷尺寸分别为15.5μm、7.75μm、10.3μm,通过多层堆叠形成陶瓷介质层,这些缺陷可以被均匀的分布在陶瓷介质层中,避免电场集中,从而提高多层陶瓷电容器的击穿电压和可靠性。因此,陶瓷膜带的厚度应控制在适当范围内。
优选的,所述陶瓷膜带为采用下述方法制得:将粘合剂、增塑剂、溶剂、陶瓷粉及添加剂混合研磨得到陶瓷浆料,将所得的陶瓷浆料进行流延制得陶瓷膜带。
进一步优选的,所述陶瓷浆料,按重量百分比计,包括如下原料:粘合剂7~10wt%、增塑剂20~35wt%、溶剂5.0~10wt%、陶瓷粉40~65wt%、添加剂3.0~6.0wt%。
更进一步优选的,所述陶瓷粉的粒径为400~500nm。
进一步优选的,所述陶瓷浆料的粒径为0.68~0.77μm,固含量为58~65%,粘度为300~500pcs。
在现有技术中,单介质层所用陶瓷浆料的粘度相对较高(600~1300pcs),往往存在分散不好的情况,导致流延得到的单介质层产生空洞、成分偏析等缺陷,陶瓷浆料存在部分杂质,如陶瓷粉中的大颗粒成分,这些大颗粒陶瓷粉即使高精度的流延处理也无法百分百拦截,还比如原料在研磨机中研磨时磨损造成的杂质;由于杂质的存在,在陶瓷浆料流延处理过程中,陶瓷浆料的杂质在自身性质及重量作用下会重排,导致流延的厚度越大,单个缺陷的面积会相应的增大,堆叠得到的内部电极层中的缺陷就会集中,在外加电场作用下,缺陷的位置容易被击穿,从而使多层陶瓷电容器的击穿电压下降,可靠性降低。与现有技术中的单介质层相比,本发明的各陶瓷介质层由陶瓷膜带堆叠而成,所用陶瓷浆料的粘度较低(300~500pcs),流延厚度极差以及印刷的内部电极厚度极差相对较小,避免了单介质层的上述问题,从而提高了多层陶瓷电容器的击穿电压和可靠性。
优选的,所述第一盖片的厚度为120~400μm,所述第二盖片的厚度为120~400μm。
优选的,所述第一陶瓷介质层中陶瓷膜带的层数、及所述第三陶瓷介质层中陶瓷膜带的层数均不大于所述第二陶瓷介质层中陶瓷膜带的层数。
优选的,所述第二陶瓷介质层中陶瓷膜带的层数为1~21层。
在本发明中,第一盖片、第一内部电极层、第二内部电极层、第三内部电极层及第二盖片依次堆叠后烧制得到陶瓷烧结体。多层陶瓷电容器的中高压产品在外加电场作用下,外部电极层(即所述第一内部电极层及第三内部电极层所形成的电极层)所受的电场远远小于中间电极层(即所述第二内部电极层所形成的电极层)所受的电场。假设,多层陶瓷电容器产品在电场的作用下通过的电流为I,多层陶瓷电容器产品有8根电极线,每两个相邻的内电极组成1个支路电容,总共有7个支路电容,每个支路电容的电流是I/7,则最外层第一根和第二根电极所通过的电流为I/7,第二根和第三根电极通过的电流为2I/7,依次类推)。因此通过提高第二内部电极层中陶瓷膜带的厚度,即增大z的值,可以在保证容量的情况下极大程度的提高多层陶瓷电容器产品的击穿电压和可靠性,但是经过实验发现,z的值不能超过21,否则会严重降低外部电极层所能承受的电场强度,导致多层陶瓷电容器产品的可靠性降低,击穿电压下降。本发明通过设置所述x及z的取值差异,可以大幅提高多层陶瓷电容器产品的可靠性及击穿电压,与同容量的现有多层陶瓷电容器产品相比,本发明的多层陶瓷电容器的击穿电压更高,升压可靠性更优,能满足市场对中高压多层陶瓷电容器产品高击穿电压、高可靠性的要求。
第二方面,本发明提供了一种如第一方面所述的多层陶瓷电容器的制备方法,包括如下步骤:
(1)将堆叠体进行包封压合,切割得到陶瓷生坯;
(2)将陶瓷生坯进行排胶处理、烧结处理后得到陶瓷烧结体;
(3)将陶瓷烧结体进行球磨,使陶瓷烧结体的内部电极暴露,在陶瓷烧结体的两端面涂覆导电膏,烘烤处理形成外部电极;
(4)将外部电极的表面进行镀膜处理,得到多层陶瓷电容器。
优选的,所述排胶处理的温度为250~320℃,时间为20~50h。
优选的,所述烧结的温度为1270~1320℃,时间为13~19h。
可以理解的是,本发明对外部电极用导电膏所需的导电材料没有特别限定,可优选为银、铜、银铜合金中的至少一种。
优选的,所述步骤(4)具体包括:在所述外部电极的表面进行电解镀膜,形成第一镀覆膜,在所述第一镀覆膜的表面进行电解镀膜,形成第二镀覆膜,从而得到多层陶瓷容器。
进一步优选的,所述第一镀覆膜包括镍镀覆膜、铜镀覆膜、镍铜合金镀覆膜中的任意一种。
进一步优选的,所述第二镀覆膜包括焊料镀覆膜、锡镀覆膜中的任意一种。
与现有技术相比,本发明的有益效果为:
本发明通过多层陶瓷膜带堆叠,避免缺陷集中,通过控制陶瓷膜带的厚度,避免因陶瓷膜带的厚度极差过大而产生电场不均的缺陷,同时也解决了厚膜带本身存在缺陷集中的问题,可以使多层陶瓷电压的不良率降至零,大大提高了多层陶瓷电容器的可靠性;本发明通过设置各内部电极层中陶瓷膜带的数量,大幅提高了多层陶瓷电容器产品的可靠性及击穿电压,能满足市场对多层陶瓷电容器高击穿电压和高可靠性的要求。
附图说明
图1为多层陶瓷电容器的结构图;
图2为堆叠体的结构图。
图中,1-外部电极,2-陶瓷烧结体,3-第一盖片,4-第一内部电极层,5-第二内部电极层,6-第三内部电极层,7-第二盖片,8-第一陶瓷介质层,9-第二陶瓷介质层,10-第三陶瓷介质层,11-内部电极。
具体实施方式
为更好地说明本发明的目的、技术方案和优点,下面将结合具体实施例对本发明进一步说明。本领域技术人员应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本发明所采用的试剂、方法和设备,如无特殊说明,均为本技术领域常规试剂、方法和设备。
实施例1~11和对比例1~7
如图1所示,多层陶瓷电容器包括外部电极1及陶瓷烧结体2,陶瓷烧结体由堆叠体烧制而成,堆叠体包括依次设置的第一盖片3、第一内部电极层4、第二内部电极层5、第三内部电极层6及第二盖片7;第一内部电极层4包括第一陶瓷介质层8,第一陶瓷介质层8上设有内部电极11,第二内部电极层5包括第二陶瓷介质层9,第二陶瓷介质层9上设有内部电极11,第三内部电极层6包括第三陶瓷介质层10,第三陶瓷介质层10上设有内部电极11,在堆叠体中相邻两个内部电极11交错设置,第一陶瓷介质层8、第二陶瓷介质层9及第三陶瓷介质层10均由陶瓷膜带12堆叠而成。
所述多层陶瓷电容器的制备方法,包括以下步骤:
(1)称取下述按重量百分比计的原料:粘合剂10wt%、增塑剂28wt%、溶剂8.0wt%、陶瓷粉50wt%、ADD4.0wt%,其中陶瓷粉的粒径为450μm,将各原料混合后研磨得到陶瓷浆料,所述陶瓷浆料的粒径为0.75μm、固含量为60%,粘度为400pcs;
(2)将步骤(1)所得的陶瓷浆料进行流延得到陶瓷膜带,陶瓷膜带的厚度为现有同规格多层陶瓷电容器所用单介质层厚度的1/M,如表1所示;
(3)将陶瓷膜带的表面进行丝网印刷以形成给定图案的导电膜(即内部电极),印刷所用的电极浆料为镍电极浆料;
(4)将步骤(2)所得的陶瓷膜带和步骤(3)带有内部电极的陶瓷膜带按照如表1所示的堆叠式进行堆叠,从而形成如图2所示的堆叠体,第一盖片3、第一内部电极层4、第二内部电极层5、第三内部电极层6及第二盖片7依次层叠;
(5)将步骤(4)所得的堆叠体进行包封压合,然后按照要求切割成一定尺寸的生坯,形成陶瓷生坯;
(6)将步骤(5)所得的陶瓷生坯在空气气氛下以280℃的温度进行排胶处理35h,然后再氮气、氢气和水蒸气的混合气氛下以1310℃的温度烧成处理16h,得到陶瓷烧结体;
(7)将步骤(6)所得的陶瓷烧结体进行行星式球磨,使陶瓷烧结体的内部电极在两端面充分暴露,然后在陶瓷烧结体的两端面涂覆外部电极用导电膏,以800℃的温度进行烘烤处理,形成镍外部电极;
(8)在步骤(7)所得的外部电极的表面实施电解镀覆,从而形成由镍镀覆膜,进而在镍镀覆膜的表面形成由焊料镀覆膜,从而得到多层陶瓷电容器。
表1
备注:表1中的数字下标表示层数,C表示陶瓷膜带,A与B表示交错设置的内部电极,x表示第一陶瓷介质层中陶瓷膜带的层数和第三陶瓷介质层中陶瓷膜带的层数,z表示第二陶瓷介质层中陶瓷膜带的层数。
效果例1
对上述实施例和对比例制备得到的多层陶瓷电容器进行如下性能测试:
(1)击穿电压:采用YD9811A型程控耐电压测试仪测试产品的击穿电压,采用仪器引线夹具夹住测试样品,电压速度200V/s直至电容器被击穿,记录击穿电压值,其中仪器电流设置为直流,极限电压设置6kv,漏电电流设置3.2mA,升压时间设置30s;
(2)不良率:BDV不良个数/BDV测试总个数*100%;
(3)升压可靠性:采用YD9811A型程控耐电压测试仪+烘箱测试产品的可靠性。将产品焊接在PCB板上,耐电压测试仪引线的正负极与PCB的正负极焊接,PCB浸入硅油中,放入烘箱,烘箱温度为125℃,耐电压测试仪上设置电压,每个测试电压时间为48h,升压时间设置2s。
多层陶瓷电容器的击穿电压、不良率及升压可靠性的测试结果如表2所示。
表2
备注:表2中的“/”代表由于失效太多,无法升压。
由表1和表2可知,对比例1的多层陶瓷电容器所用单介质层的厚度为48μm,与同规格对比例1的多层陶瓷电容器相比,实施例8~11的各陶瓷介质层由相对较薄的陶瓷膜带堆叠而成,击穿电压及升压可靠性明显更好。实施例8、9、10、11所用陶瓷膜带的厚度分别为9.6μm、12μm、16μm、24μm,即1/M的取值分别为1/5、1/4、1/3、1/2,击穿电压及升压可靠性随着陶瓷膜带的厚度的增大而逐渐降低,这说明当陶瓷介质层越来越薄时,可以避免因陶瓷膜带的厚度极差或内部电极的厚度极差造成电场集中的缺陷,从而提高多层陶瓷电容器的击穿电压和可靠性。
在对比例5中,陶瓷膜带的厚度为8μm,陶瓷膜带的厚度过小,导致流延过程中膜带堆积的颗粒少,陶瓷膜带出现亮线、膜带收缩大、外观等缺陷,造成多层陶瓷电容器的击穿电压和可靠性下降,多层陶瓷电容器的一致性下降。
从对比例2可看出,当x>z时,由于中间介质层太薄,无法承受高电压,导致高压可靠性下降。
从对比例4可以看出,当第一盖片和第二盖片的厚度均小于120μm,由于保护层太少,电极R角位置由于电场作用导致多层陶瓷电容器的边角容易烧毁,MLCC产品的可靠性变差。
通过对比实施例11、实施例6、实施例1~4可知,在陶瓷膜带的厚度相同的情况下,增加第二陶瓷介质层中陶瓷膜带的层数(即增大z的值),可以缓解中间电极层的电场强度,极大程度上提高多层陶瓷电容器的击穿电压和可靠性,使同样容量的多层陶瓷电容器的电压大幅提高,满足电子产品对多层陶瓷电容器的耐电压性能日益增长的需求。
从实施例2和对比例3可以看出,第二陶瓷介质层不能太厚。与实施例2相比,对比例3中z的取值大于21,为了保证容量以及产品尺寸的要求,只能降低x的取值,从而使对比例3中多层陶瓷电容器的外部介质层的厚度太薄,无法承受高电压,导致多层陶瓷电容器在测试前期就已经失效了。
从对比例6中可以看出,当x>M时,为了保证容量以及产品尺寸的要求,只能降低z的取值,结果导致多层陶瓷电容器的可靠性和击穿电压下降。
从对比例7可以看出,当x>M时,如果不降低z的取值,则多层陶瓷电容器的厚度将严重超标,无法满足使用要求。
最后所应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (8)

1.一种多层陶瓷电容器,其特征在于,包括外部电极及陶瓷烧结体,所述陶瓷烧结体由堆叠体烧制而成,所述堆叠体包括依次堆叠的第一盖片、第一内部电极层、第二内部电极层、第三内部电极层及第二盖片;所述第一内部电极层包括第一陶瓷介质层,所述第一陶瓷介质层上设有内部电极,所述第二内部电极层包括第二陶瓷介质层,所述第二陶瓷介质层上设有内部电极,所述第三内部电极层包括第三陶瓷介质层,所述第三陶瓷介质层上设有内部电极,在所述堆叠体中相邻两个内部电极交错设置,所述第一陶瓷介质层、第二陶瓷介质层及第三陶瓷介质层均由陶瓷膜带堆叠而成,所述陶瓷膜带具有相同的厚度和材质;所述陶瓷膜带的厚度不小于8μm。
2.如权利要求1所述的多层陶瓷电容器,其特征在于,所述陶瓷膜带为采用下述方法制得:将粘合剂、增塑剂、溶剂、陶瓷粉及添加剂混合研磨得到陶瓷浆料,将所得的陶瓷浆料进行流延制得陶瓷膜带。
3.如权利要求1所述的多层陶瓷电容器,其特征在于,所述内部电极为在所述陶瓷膜带上进行丝网印刷形成给定图案的导电膜。
4.如权利要求1所述的多层陶瓷电容器,其特征在于,所述第一陶瓷介质层中陶瓷膜带的层数、及所述第三陶瓷介质层中陶瓷膜带的层数均不大于所述第二陶瓷介质层中陶瓷膜带的层数。
5.如权利要求1所述的多层陶瓷电容器,其特征在于,所述第二陶瓷介质层中陶瓷膜带的层数为2~21层。
6.如权利要求1所述的多层陶瓷电容器,其特征在于,所述第一盖片的厚度及所述第二盖片的厚度为120~400μm。
7.一种如权利要求1~6中任一项所述的多层陶瓷电容器的制备方法,其特征在于,包括如下步骤:
(1)将堆叠体进行包封压合,切割得到陶瓷生坯;
(2)将陶瓷生坯进行排胶处理、烧结处理后得到陶瓷烧结体;
(3)将陶瓷烧结体进行球磨,使陶瓷烧结体的内部电极暴露,在陶瓷烧结体的两端面涂覆导电膏,烘烤处理形成外部电极;
(4)将外部电极的表面进行镀膜处理,得到多层陶瓷电容器。
8.如权利要求7所述的多层陶瓷电容器的制备方法,其特征在于,所述步骤(4)具体包括:在所述外部电极的表面进行电解镀膜,形成第一镀覆膜,在所述第一镀覆膜的表面进行电解镀膜,形成第二镀覆膜,得到多层陶瓷容器。
CN202210597332.7A 2022-05-27 2022-05-27 一种多层陶瓷电容器及其制备方法 Active CN114974891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210597332.7A CN114974891B (zh) 2022-05-27 2022-05-27 一种多层陶瓷电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210597332.7A CN114974891B (zh) 2022-05-27 2022-05-27 一种多层陶瓷电容器及其制备方法

Publications (2)

Publication Number Publication Date
CN114974891A CN114974891A (zh) 2022-08-30
CN114974891B true CN114974891B (zh) 2024-05-14

Family

ID=82957080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210597332.7A Active CN114974891B (zh) 2022-05-27 2022-05-27 一种多层陶瓷电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN114974891B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213569A (ja) * 1996-01-30 1997-08-15 Kyocera Corp 積層誘電体およびコンデンサ
CN102248723A (zh) * 2010-03-31 2011-11-23 Tdk株式会社 陶瓷电子部件和制造陶瓷电子部件的方法
CN114446647A (zh) * 2020-10-30 2022-05-06 三星电机株式会社 多层电容器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213569A (ja) * 1996-01-30 1997-08-15 Kyocera Corp 積層誘電体およびコンデンサ
CN102248723A (zh) * 2010-03-31 2011-11-23 Tdk株式会社 陶瓷电子部件和制造陶瓷电子部件的方法
CN114446647A (zh) * 2020-10-30 2022-05-06 三星电机株式会社 多层电容器

Also Published As

Publication number Publication date
CN114974891A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US8780523B2 (en) Multilayer ceramic electronic component
US9583267B2 (en) Multilayer ceramic capacitor and board having the same
KR101580349B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN103578762A (zh) 层压式陶瓷电子元件及其制造方法
US20040084131A1 (en) Method for manufacturing laminated multilayer electronic components
KR101771724B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN108682556A (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
KR20130111000A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20200273623A1 (en) Multilayer ceramic capacitor
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
CN116417258A (zh) 多层电子组件
US20240186066A1 (en) Chip ceramic electronic component and method for manufacturing the same
CN114974891B (zh) 一种多层陶瓷电容器及其制备方法
KR20080026065A (ko) 전극 단차 흡수용 유전체 페이스트 및 적층 세라믹 전자부품의 제조 방법
US8885323B2 (en) Multilayered ceramic electronic component and fabricating method thereof
KR20080029941A (ko) 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법
WO2020144746A1 (ja) 積層セラミックコンデンサ用ニッケルペースト
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
CN115565783A (zh) 一种高可靠性mlcc的制备方法
JP4905569B2 (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
KR20040084724A (ko) 적층 세라믹 전자 부품의 제조 방법
KR101477334B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2007081339A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
US20240186069A1 (en) Multilayer electronic component
EP4216246A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220922

Address after: No. 520 Yanshan Road, Deyang City, Sichuan Province 618099

Applicant after: Deyang Sanhuan Technology Co.,Ltd.

Applicant after: NANCHONG THREE-CIRCLE ELECTRONICS Co.,Ltd.

Address before: No. 520 Yanshan Road, Deyang City, Sichuan Province 618099

Applicant before: Deyang Sanhuan Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant