CN102243998A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102243998A
CN102243998A CN2011101296697A CN201110129669A CN102243998A CN 102243998 A CN102243998 A CN 102243998A CN 2011101296697 A CN2011101296697 A CN 2011101296697A CN 201110129669 A CN201110129669 A CN 201110129669A CN 102243998 A CN102243998 A CN 102243998A
Authority
CN
China
Prior art keywords
dielectric film
semiconductor device
manufacture method
ion
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101296697A
Other languages
English (en)
Inventor
田村圭
三好浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN102243998A publication Critical patent/CN102243998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0384—Static structures characterized by their profile sloped profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

本发明提供半导体装置的制造方法，能使湿法蚀刻后的绝缘膜的锥角较大且确保直线的锥形状，并能抑制锥角在半导体基板面内波动的，该方法包括：在形成于半导体基板(10、11、12)上的绝缘膜(20、23、26)上涂敷光致抗蚀剂，并形成光致抗蚀图案(90、91、92)的光致抗蚀图案形成工序；通过湿法蚀刻除去绝缘膜的不需要部分地加工所述绝缘膜的湿法蚀刻工序；和在所述光致抗蚀图案形成工序之前和/或之后向所述绝缘膜进行离子注入的离子注入工序，其中，所述离子注入工序这样进行：根据所述光致抗蚀图案的有无，使通过所述离子注入而形成于所述绝缘膜(20、23、26)的损伤区域(21、22、24、25、27、28)的深度变化。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，尤其涉及包含在形成于半导体基板上的绝缘膜上形成光致抗蚀图案的光致抗蚀图案形成工序、和除去绝缘膜的不需要部分地加工绝缘膜的湿法蚀刻工序的半导体装置的制造方法。
背景技术
以往，已知具有以下工序的半导体装置的制造方法：至少在半导体基板上形成膜的膜形成工序；在膜表面上照射惰性离子的离子照射工序；将抗蚀剂形成为膜状，通过湿法蚀刻将膜形成为希望形状的图案的图案形成工序(例如参照专利文献1)。
在所述专利文献1记载的发明中，发明要解决的课题是：抗蚀剂和层间膜的密合性强化导致的抗蚀剂和层间膜界面处的腐蚀剂的渗入的控制、以及层间膜彼此的界面处的密合性强化导致的腐蚀剂的渗入的防止。
但是，在上述专利文献1所记载的结构中实际上存在以下问题：虽然抗蚀剂和层间膜的密合性本身被强化，但是层间膜本身也由于惰性离子的照射而受到损伤，湿法蚀刻过度进行，与希望的形状相比蚀刻过多的形状作为图案而形成。
图9是用于说明使用现有的湿法蚀刻的半导体装置的制造方法的问题的图。在图9中表示了在半导体基板110的上方形成有绝缘膜120，在绝缘膜120的上方形成有抗蚀剂190的状态。氧化膜类的绝缘膜120的湿法蚀刻是各向同性的，因此，完成的锥角的理论值为45度，在图9中以虚线进行表示。但是，实际上在抗蚀剂界面附近具有蚀刻在界面方向(图9中横向)上延伸的倾向，锥角变为40度以下的情况较多(在图9中，绝缘膜120的实线)。推定这是由于伴随着图案的细微化，在抗蚀剂界面上发生与毛细管现象相同的现象，在狭小区域中蚀刻液的扩散增大而导致的。而且为了提高湿法蚀刻液的扩散性而添加界面活性剂等也被认为是加速主要因素。这样，使用现有的湿法蚀刻的半导体装置的制造方法中，锥角与理论值不同，因此具有在设计上得到需要的绝缘膜120的范围狭窄，对产品特性产生不良影响的问题。另外，有时会发生估计是因绝缘膜120和抗蚀剂190的密合性的变化而引起的晶片面内的锥角波动，虽然实施了追加清洗等对策，但是也存在无法理想地进行控制的问题。
综上所述，使用现有的湿法蚀刻的半导体装置的制作方法中存在以下问题：湿法蚀刻后的锥角不到45度而不稳定，湿法蚀刻后的锥角在晶片面内的波动大。
在上述专利文献1中，为了强化绝缘膜120和抗蚀剂190的密合性，照射了惰性离子，但是实际上通过惰性离子的照射，密合性本身提高，然而绝缘膜的损伤也较大地遗留，结果无法解决图9所示的问题。
另一方面，在半导体工艺中，在现有的低电压类的LSI(Large ScaleIntegrated Circuit：大规模集成电路)中，当湿法蚀刻后的配线成为陡峭的配线时，由于发生断线等问题，因此如图9的实线所示，使抗蚀剂界面附近的锥形状缓和地进行的加工是主流。但是近年来产生高耐压MOS(Metal OxideSemiconductor：金属氧化物半导体)晶体管或MEMS(Mechanical Electro MicroSystems：微电子机械系统)等的制造需求，优先确保产品内的高阶梯差，要求绝缘膜120的锥角也在45度以上、并且为直线的锥形状。
专利文献1：日本特开平10-246224号公报
发明内容
因此，本发明的目的在于提供一种湿法蚀刻后的绝缘膜的锥角可以达到45度以上，并且可以确保直线的锥形状，而且可以抑制锥角在半导体基板面内的波动的半导体装置的制造方法。
为了达成上述目的，第一发明所涉及的半导体装置的制造方法包含以下工序：光致抗蚀图案形成工序，在形成于半导体基板(10、11、12)上的绝缘膜(20、23、26)上涂敷光致抗蚀剂，并形成光致抗蚀图案(90、91、92)；湿法蚀刻工序，通过湿法蚀刻除去所述绝缘膜(20、23、26)的不需要部分地加工所述绝缘膜(20、23、26)；以及离子注入工序，在所述光致抗蚀图案形成工序之前和/或之后，向所述绝缘膜(20、23、26)进行离子注入，所述半导体装置的制造方法的特征在于，所述离子注入工序这样进行：根据所述光致抗蚀图案(90、91、92)的有无，使通过所述离子注入而形成于所述绝缘膜(20、23、26)的损伤区域(21、22、24、25、27、28)的深度变化。
由此，可以根据光致抗蚀图案的有无，使通过离子注入而产生的半导体基板的活性化发生变化，可以进行与状态对应的恰当的加工。
第二发明的主旨在于，在第一发明涉及的半导体装置的制造方法中，
当在所述光致抗蚀图案形成工序之前进行所述离子注入工序时，将所述损伤区域(21、22、24、25、27、28)设定为自所述绝缘膜(20、23、26)的表面起不到10nm的范围地进行所述离子注入工序。
由此，可以仅使与后来形成的光致抗蚀图案的密合状态提高，由于对绝缘膜自身不造成损伤，所以可以防止由于毛细管现象导致的向横向的蚀刻的过度推进，可以将绝缘膜加工成希望的形状。
第三发明的主旨在于，在第一或第二发明涉及的半导体装置的制造方法中，
当在所述光致抗蚀图案形成工序之后进行所述离子注入工序时，将所述损伤区域(21、22、24、25、27、28)设定为自所述绝缘膜(20、23、26)的表面起10nm以上、且在所述绝缘膜(20、23、26)的不需要部分的深度以下的范围地进行所述离子注入工序。
由此，使未通过光致抗蚀图案覆盖的部分活性化，促进湿法蚀刻的腐蚀，可以高效率地进行湿法蚀刻。
第四发明的主旨在于，在第一至第三的任意一项发明涉及的半导体装置的制造方法中，
通过控制在所述离子注入工序中使用的离子束的剂量和加速电压来设定所述损伤区域(21、22、24、25、27、28)的深度。
由此，通过离子束的照射条件的设定，可以控制绝缘膜的损伤区域，可以通过比较容易的控制高效率、高精度地将绝缘膜加工成希望的形状。
第五发明的主旨在于，在第四发明涉及的半导体装置的制造方法中，
基于所述剂量和所述加速电压、与所述绝缘膜(20、23、26)通过所述湿法蚀刻而被加工出的形状的锥角度依存性的关系，来设定所述剂量和所述加速电压。
由此，可以将绝缘膜加工成具有希望的锥角的形状，可以进行高精度的加工。
第六发明涉及的半导体装置的制造方法的主旨在于，在第一至第五的任意一项发明中记载的半导体装置的制造方法中，
在所述湿法蚀刻工序之后还包括在所述绝缘膜的顶部的平坦部形成栅极的工序。
此外，上述括号内的参考符号是为了容易理解而附加的，不过是一例而已，并不限定于图示的形态。
根据本发明，可以将绝缘膜加工成希望的形状，可以制造高精度的半导体装置。
附图说明
图1A是表示实施例1的半导体装置的制造方法的绝缘膜形成工序的一例的图。
图1B是表示实施例1的半导体装置的制造方法的离子注入工序的一例的图。
图1C是表示实施例1的半导体装置的制造方法的抗蚀图案形成工序的一例的图。
图1D是表示实施例1的半导体装置的制造方法的蚀刻工序的一例的图。
图2是用于说明离子注入导致的湿法蚀刻率变化分布的图。
图3是表示在涂敷抗蚀剂前进行离子注入的情况下的离子束的条件和锥角度依存性的关系的一例的图。
图4A是表示实施例2的半导体装置的制造方法的绝缘膜形成工序的一例的图。
图4B是表示实施例2的半导体装置的制造方法的抗蚀图案形成工序的一例的图。
图4C是表示实施例2的半导体装置的制造方法的离子注入工序的一例的图。
图4D是表示实施例2的半导体装置的制造方法的离子注入工序的一例的图。
图5是表示在抗蚀图案形成后进行离子注入的情况下的离子束IB2的条件和锥角度依存性的关系的一例的图。
图6A是表示实施例3的半导体装置的制造方法的绝缘膜形成工序的一例的图。
图6B是表示实施例3的半导体装置的制造方法的第一离子注入工序的一例的图。
图6C是表示实施例3的半导体装置的制造方法的抗蚀图案形成工序的一例的图。
图6D是表示实施例3的半导体装置的制造方法的第二离子注入工序的一例的图。
图6E是表示实施例3的半导体装置的制造方法的湿法蚀刻工序的一例的图。
图7A是表示实施例4的半导体装置的制造方法的绝缘部以及热氧化膜形成工序的一例的图。
图7B是表示实施例4的半导体装置的制造方法的第一离子注入工序的一例的图。
图7C是表示实施例4的半导体装置的制造方法的抗蚀图案形成工序的一例的图。
图7D是表示实施例4的半导体装置的制造方法的第二离子注入工序的一例的图。
图7E是表示实施例4的半导体装置的制造方法的蚀刻工序的一例的图。
图7F是表示实施例4的半导体装置的制造方法的栅极形成工序的一例的图。
图7G是表示实施例4的半导体装置的制造方法的层间膜形成以及接触孔形成工序的一例的图。
图7H是表示实施例4的半导体装置的制造方法的配线层形成以及保护膜形成工序的一例的图。
图8A是表示实施例5的半导体装置的制造方法的基板阶梯形成工序的一例的图。
图8B是表示实施例5的半导体装置的制造方法的热氧化膜形成工序的一例的图。
图8C是表示实施例5的半导体装置的制造方法的第一离子注入工序的一例的图。
图8D是表示实施例5的半导体装置的制造方法的抗蚀图案形成工序的一例的图。
图8E是表示实施例5的半导体装置的制造方法的第二离子注入工序的一例的图。
图8F是表示实施例5的半导体装置的制造方法的蚀刻工序的一例的图。
图8G是表示实施例5的半导体装置的制造方法的栅极形成工序的一例的图。
图8H是表示实施例5的半导体装置的制造方法的层间膜以及接触孔形成工序的一例的图。
图8I是表示实施例5的半导体装置的制造方法的配线层形成以及保护膜形成工序的一例的图。
图9是用于说明现有的湿法蚀刻的问题的图。
符号说明
10、11、12半导体基板
20、23、26绝缘膜
21、22、24、25、27、28损伤区域
30绝缘部
40、41、45、46栅极
50、51层间膜
60、61接触孔
70、71配线层
80、81保护膜
90、91、92光致抗蚀图案
具体实施方式
以下，参照附图说明用于实施本发明的方式。
图1A～图1D是表示本发明的实施例1的半导体装置的制造方法的一例的图。
图1A表示实施例1的半导体装置的制造方法的绝缘膜形成工序的一例。在绝缘膜形成工序中，在半导体基板10的上方形成绝缘膜20。
半导体基板10可以使用由各种半导体材料构成的基板，但是例如也可以使用硅基板。此外，也可以使用由砷化镓形成的半导体基板10或由SiC形成的半导体基板10。此外，在本实施例中举出使用硅基板作为半导体基板10的例子来进行说明。此外，半导体基板10也可以称为晶片10。
关于绝缘膜20，可以将由各种材料形成的绝缘膜20通过各种方法形成在半导体基板10上，但是例如也可以形成通过加热半导体基板10而形成的热氧化膜。例如在半导体基板10是硅基板时，热氧化膜为SiO2。此外，也可以通过化学气相成长法等形成各种绝缘膜20。
图1B表示实施例1的半导体装置的制造方法的离子注入工序的一例。在离子注入工序中，对绝缘膜20的整个面照射离子束IB 1，只有使与抗蚀剂的密合性提高的绝缘膜20的表面活性化，在绝缘膜20的表面上形成损伤区域21。
图2是用于说明离子注入导致的湿法蚀刻率变化分布的图。在图2中，横轴表示蚀刻率，纵轴表示距离绝缘膜表面的深度。纵轴以这样的方式进行表示：以绝缘膜的表面作为原点，随着变深而向下方下降。
在图2中，当以纵轴作为基准来研究时，自绝缘膜20的表面起紧挨着的下方的区域成为离子透过区域P。在离子透过区域中通过离子撞击而生成SiO2晶格等的损伤层(损伤区域)21。通过Si的非共价结合、或具有强畸变的Si-O结合等，损伤层21为存在活性的反应的状态，因此如图2所示，湿法蚀刻率快。
在图2中，比B深的离子非透过区域NP是被注入的离子不会透过的区域。但是，离子非透过区域NP的接近离子透过区域P的区域处于由于离子注入而引发应力的状态。在图2中，把引发这种应力而受到影响的部分设为损伤部分D。损伤部分D是蚀刻率急剧变化的状态。另一方面，在比损伤部分深的部分，成为通常的蚀刻率。
在此，根据图2所示的性质，绝缘膜20通过离子注入而活性化，表面状态变化的是离子透过区域P。并且，由于绝缘膜20的表面状态因活性化而变化，与未处理时相比，抗蚀剂密合性提高。另一方面，在离子透过区域P中湿法蚀刻率也增快，因此，当将离子透过区域P设定得深时，向横向的蚀刻本身也加剧，结果，无法得到接近理论值的锥角45度。
因此，在实施例1的半导体装置的制造方法中，以使成为损伤区域21的离子透过区域P仅为绝缘层20的表面的方式进行离子注入。即，在涂敷抗蚀剂前，使得只有与被涂敷的抗蚀剂接触的表面活性化，在比表面深的区域中不形成损伤区域21。由此，可以提高绝缘层20和抗蚀剂的密合性，并且可以防止湿法蚀刻在抗蚀剂界面中向横向的推进，可以得到具有直线的锥形状的接近理论值45度的锥角。
此外，成为绝缘层20的损伤区域的离子透过区域P，例如设定为自表面起不到10nm的范围。离子透过区域P可以根据用途来设定适当的范围，例如可以设定为自表面起不到8nm的范围、自表面起不到6nm的范围。这些范围是用当前的离子注入技术能够充分调整的范围，通过实验也查明确定能够充分地设定。另外，不管将离子透过区域P多么薄地仅设定在绝缘膜20的表面附近，认为都会产生1nm左右的损伤部，因此可以换句话说，上述的范围离绝缘膜20的表面1nm以上且不到10nm、离表面1nm以上且不到8nm、离表面1nm以上且不到6nm。
图3是表示涂敷抗蚀剂前进行离子注入的情况下的离子束的条件和锥角度依存性的关系的一例的图。在图3中，横轴表示照射的离子束的剂量(ド一ズ量)(atoms/cm2)和加速电压(KeV)，纵轴表示绝缘膜20的锥角度。表示了以下锥角度依存性：在剂量和加速电压低的情况下、以及在剂量和加速电压高的情况下，锥角度低，在剂量和加速电压处于中等程度的预定范围内的情况下，锥角度高。根据该锥角度依存性，例如若以成为A-B的范围的方式设定离子束的剂量和加速电压，则可以得到高的锥角度。A-B的范围本身也很大，进行控制的参数也有剂量和加速电压这两个，因此通过调整剂量和加速电压来进行设定，容易设定成离子注入的条件在A-B的范围内。
可以使用各种离子来进行离子注入，但是例如可以使用He、Ne、Ar、Kr、Xe等稀有气体，以便消除对设备的影响。例如当离子种类为Ar时，离子注入条件设定为加速电压大约在50KeV以下、剂量大约为5×1013atoms/cm2以下，调整成使离子透过区域P仅为绝缘膜20的表层面。此后，通过涂敷光致抗蚀剂，抗蚀剂密合性比未处理时提高，抑制了湿法蚀刻时的毛细管现象。并且，可获得直线的锥形状，同时可以确保45度左右的高锥角，半导体基板10面内的锥角波动也被抑制。
但是，当离子注入条件过多时，虽然抗蚀剂密合性提高，然而向绝缘膜20和抗蚀剂的界面方向的湿法蚀刻过度推进，成为锥角低于40度的状态，因此需要按照绝缘膜20的膜类别来调整离子注入条件。
这样，恰当地设定离子注入中的离子束的条件，并且仅在绝缘膜20的表面附近的薄的部分形成损伤区域来使其活性化，由此可以提高与抗蚀剂的密合性，同时绝缘膜20的湿法蚀刻率本身可以成为不增高的状态，可以得到直线的接近45度的锥角。
此外，在图3中说明了将离子束的剂量和加速电压作为控制参数来设定离子注入的条件的例子，但是若可以使用其它参数来控制离子注入中的损伤区域的深度，则也可以使用该其它参数来进行调整。
返回图1。在图1B的离子注入工序中，如图2以及图3中说明的那样，将离子束IB1的条件设定成：使绝缘膜20的损伤区域21为离绝缘膜20的表面不到10nm的范围，对绝缘膜20的整个面照射离子束来进行离子注入。由此，离绝缘膜20的表面10nm以上的深度的区域不受损伤，仅绝缘膜20的表面被活性化。
图1C表示实施例1的半导体装置的制造方法的光致抗蚀图案形成工序的一例。在光致抗蚀图案形成工序中，在绝缘膜20的表面上涂敷光致抗蚀剂，经过曝光、显影后除去光致抗蚀剂的不需要部分，形成了具有开口部91的光致抗蚀图案90。如图1B中说明的那样，在绝缘膜20的表面上形成损伤区域21而被活性化，因此，在光致抗蚀图案90与绝缘膜20的密合性极高的状态下形成了光致抗蚀图案90。
图1D表示实施例1的半导体装置的制造方法的湿法蚀刻工序的一例。在湿法蚀刻工序中，向通过抗蚀图案90覆盖的绝缘膜20供给蚀刻液，在未被光致抗蚀图案90覆盖的开口部91处，蚀刻液与绝缘膜20接触，进行绝缘膜20的蚀刻。蚀刻液的供给可以通过各种方法进行，例如可以在容纳蚀刻液的蚀刻槽中浸渍形成有绝缘膜20的半导体基板10，也可以用喷嘴等从光致抗蚀图案90的上方喷射成雾状地供给蚀刻液。
通过湿法蚀刻工序，绝缘膜20的不需要部分被除去，绝缘膜20被加工成希望的形状。此时，光致抗蚀图案90和绝缘膜20的密合性高，因此抗蚀图案90和绝缘膜20的界面的蚀刻不会过度地推进。另外，绝缘膜20自身具有通常的蚀刻率，因此以接近理论值的蚀刻率进行蚀刻。其结果如图1D所示，得到直线的锥形状的、锥角约为45度的绝缘膜20的形状。
这样，根据实施例1的半导体装置的制造方法，在光致抗蚀图案形成工序前设置离子注入工序，在离子注入工序中，进行提高绝缘膜20的表面和光致抗蚀图案90的密合性、除绝缘膜20的表面以外不会带来损伤的离子注入，由此可以进行获得高锥角的绝缘膜20的加工。
(实施例2)
图4A～图4D是表示本发明的实施例2的半导体装置的制造方法的一例的图。在实施例2中，对与实施例1中说明过的结构要素相同的结构要素赋予相同的参考符号，并省略其说明。
图4A是表示实施例2的半导体装置的制造方法的绝缘膜形成工序的一例的图。绝缘膜形成工序是与实施例1的图1A相同的工序，因此省略其说明。
图4B是表示实施例2的半导体装置的制造方法的光致抗蚀图案形成工序的一例的图。在光致抗蚀图案形成工序中，在设置在半导体基板10上的绝缘膜20上涂敷光致抗蚀剂，经过曝光、显影后除去光致抗蚀剂的不需要部分，形成具有开口部91的光致抗蚀图案90。
在此，在实施例2的半导体装置的制造方法中，在光致抗蚀图案形成工序之前未设置离子注入工序。因此，在表面未被特别活性化的处于通常状态的绝缘膜20的表面上涂敷光致抗蚀剂，形成了光致抗蚀图案90。
图4C是表示实施例2的半导体装置的制造方法的离子注入工序的一例的图。在离子注入工序中，对位于光致抗蚀图案90的开口部91处的绝缘膜20的露出部照射离子束IB2，进行离子注入。在实施例2的半导体装置的制造方法中，在抗蚀图案形成工序后进行离子注入工序。这种情况下的离子注入，以不仅在绝缘膜20的表面、包括内部在内也产生损伤区域22的方式进行离子束IB2的照射。因此，在离绝缘膜20的表面10nm以上的深度，在绝缘膜20的不需要的部分的深度以内的范围内形成损伤区域22。一般来说，当半导体基板10存在于下层时，绝缘膜20的不需要部分为半导体基板10露出的范围、即绝缘膜20的厚度本身，因此设定为在10nm以上的适当的范围内形成损伤区域22。如图2中说明的那样，绝缘膜20的损伤区域22是离子透过区域P，因此只要将离子注入条件设定成使离子透过区域P为离绝缘膜20的表面10nm以上的深度即可。
图5是表示在抗蚀图案形成后进行离子注入时的离子束IB2的条件和锥角度依存性的关系的一例的图。在图5中，横轴表示离子束IB2的剂量(atoms/cm2)以及加速电压(KeV)，纵轴表示绝缘膜20的形状的锥角度的大小。
在图5中表示了如下锥角度依存性：在剂量以及加速电压低的范围内，锥角度低，当剂量以及加速电压升高时锥角度也增高，在某种程度的剂量以及加速电压下锥角度饱和。因此，例如若使剂量以及加速电压大于C，则可得到高的锥角度。
离子注入与实施例1相同，可以使用各种离子来进行，但是例如为消除对设备的影响，可以使用He、Ne、Ar、Kr、Xe等稀有气体。例如在离子种类为Ar时，最好将离子注入中的离子束IB2的条件设为加速电压大约在100KeV以上，剂量大约在1.0×1014atoms/cm2以上，将离子束的条件调整成能得到希望的锥角。但是，若不将光致抗蚀图案90的膜厚设定得比离子种类的理论射程厚，则有透过光致抗蚀图案90的危险，因此需要事前的确认。另外，在离子注入时，半导体基板10不在常压而是在低压状态下被处理，因此光致抗蚀剂中的溶剂等气化，与绝缘膜20的密合性提高。
另外，在图5中说明了将剂量和加速电压作为锥角度控制参数的例子，但是若能够通过调整其它参数来调整离子注入的条件，则也可以使用其它参数。
返回图4。在图4C中以图5中说明的离子束IB2的条件进行离子注入，将损伤区域32形成到比绝缘膜20的表面深的位置，进行活性化。
此外，损伤区域32即使不形成到绝缘膜20的底面附近，也如图5中说明的那样，在某程度的剂量以及加速电压以上，锥角度的高度大致恒定，因此认为通过形成到某程度的深度可以形成具有预定的锥角度的形状。
另外，在实施例2的半导体装置的制造方法中，仅在被蚀刻部分进行离子注入，因此可以通过注入条件控制蚀刻率变化幅度。结果，能够控制锥角，能够在大约45度～65度的范围控制绝缘膜20的加工形状的锥角的角度。
图4D是表示实施例2的半导体装置的制造方法的离子注入工序的一例的图。是表示湿法蚀刻工序的一例的图。湿法蚀刻工序本身与实施例1的图1D中的说明相同，因此省略其详细的内容。在实施例2的半导体装置的制造方法中，未使光致抗蚀图案90和绝缘膜20的密合性特别提高，但是在绝缘膜20的与光致抗蚀图案90的开口部91对应的位置(露出部)形成了损伤区域22，因此，纵向的蚀刻快速进行，可以在横向上过度进行蚀刻前完成湿法蚀刻工序。因此如图4D所示，能够得到直线的、锥角度大的绝缘膜20的形状。
根据实施例2的半导体装置的制造方法，在光致抗蚀图案形成工序后设置离子注入工序，仅在绝缘膜20的除去部分形成比表面深的损伤区域，由此可以确保直线的锥形状以及45度～65度的高的锥角，也可以抑制半导体基板10面内的锥角波动。
(实施例3)
图6A～图6E是表示本发明的实施例3的半导体装置的制造方法的一例的图。在图6A～图6E中对于与实施例1以及实施例2相同的结构要素赋予相同的参考符号，并省略其说明。
图6A是表示实施例3的半导体装置的制造方法的绝缘膜形成工序的一例的图。绝缘膜形成工序是与实施例1的图1A相同的工序，因此对于各结构要素赋予与图1A相同的参照符号，省略其说明。
图6B是表示实施例3的半导体装置的制造方法的第一离子注入工序的一例的图。第一离子注入工序与实施例1的图1B中说明的内容相同，因此赋予与图1B相同的参考符号，省略其说明。
通过第一离子注入工序，在涂敷光致抗蚀剂来形成光致抗蚀图案90前可以将绝缘膜20的表面活性化，可以提高与光致抗蚀图案90的密合性。
图6C是表示实施例3的半导体装置的制造方法的抗蚀图案形成工序的一例的图。抗蚀图案形成工序与实施例1的图1C中说明的内容相同，因此赋予与图1C相同的参考符号，省略其说明。
图6D是表示实施例3的半导体装置的制造方法的第二离子注入工序的一例的图。不仅设置光致抗蚀图案形成工序前的第一离子注入工序，还设置光致抗蚀图案形成工序后的第二离子注入工序，在这一点上，实施例3的半导体装置的制造方法与实施例1以及实施例2的半导体装置的制造方法不同。
第二离子注入工序是对绝缘膜20的露出部照射离子束IB2的工序，到绝缘膜20的比表面深的位置形成损伤区域22。即，是与实施例2中说明的离子注入工序相同的工序。由此，发生绝缘膜20的湿法蚀刻率增大的状态变化。
这样，在实施例3的半导体装置的制造方法中，通过第一离子注入工序，光致抗蚀图案90和绝缘膜20的表面的密合性提高，通过第二离子注入工序，引起提高绝缘膜20的除去部分的蚀刻率的状态变化。
此外，第二离子注入工序的内容本身与实施例2的图4C中说明的内容相同，因此对与图4C相同的结构要素赋予相同的参考符号，省略其说明。
图6E是表示实施例3的半导体装置的制造方法的湿法蚀刻工序的一例的图。在湿法蚀刻工序中进行湿法蚀刻，绝缘膜20的不需要部分被除去，但是通过第一离子注入工序，绝缘膜20与光致抗蚀图案90的密合力提高，通过第二离子注入工序，绝缘膜20自身的蚀刻率升高，因此，在横向上蚀刻不会扩大，而在深度方向上推进蚀刻。并且，如图6E所示，能够将锥角控制成：为直线的锥形状，且锥角在45度～65度左右的范围。
此外，湿法蚀刻工序的具体内容与实施例1的图1D中说明的内容相同，因此对同样的结构要素赋予相同的参考符号，省略其说明。
根据实施例3的半导体装置的制造方法，通过组合第一离子注入工序和第二离子注入工序，其中第一离子注入工序提高了光致抗蚀图案90与绝缘膜20的表面的密合性从而抑制了晶片面内的波动，第二离子注入工序能够控制绝缘膜20的锥角，可以发生两者的相辅相成效果，将绝缘膜20的加工形状的锥角确保在45度以上，抑制锥角的面内波动。
(实施例4)
图7A～图7H是表示本发明的实施例4的半导体装置的制造方法的一例的图。在实施例4的半导体装置的制造方法中，说明了将实施例1～实施例3的半导体装置的制造方法应用于作为具体的半导体装置的高耐压类元件的制造方法的例子。此外，在图7A～图7H中作为代表例说明了将实施例3的半导体装置的制造方法应用于高耐压元件的制造方法的例子。应用了实施例1或实施2的半导体装置的制造方法的例子是省略了第一离子注入工序或第二离子注入工序的某一方的制造方法，因此在对整体进行说明后进行论述。
图7A是表示实施例4的半导体装置的制造方法的绝缘部以及热氧化膜形成工序的一例的图。在绝缘部以及热氧化膜形成工序中，在半导体基板11上首先形成绝缘部30，然后在半导体基板11以及绝缘部30的上方形成热氧化膜2。本工序相当于实施例1～3的绝缘膜形成工序。
半导体基板11如实施例1中说明的那样，可以使用硅基板等由各种半导体材料形成的基板。
绝缘部30是用于半导体元件间的绝缘分离的绝缘区域。例如可以通过LOCOS(LOCal Oxidation of Silicon：硅的局部氧化)等形成。
热氧化膜23是加热半导体基板11而形成的绝缘膜，例如在半导体基板11是硅基板时，热氧化膜23为SiO2。
图7B是表示实施例4的半导体装置的制造方法的第一离子注入工序的一例的图。在第一离子注入工序中，对热氧化膜23的整个面照射离子束IB3，进行离子注入。本工序是与实施例1的图1B以及实施例3的图6B相同的工序，在图1B以及图6B中说明的离子束的条件下进行离子注入。由此，在热氧化膜23的表面附近形成被活性化的损伤区域24。
图7C是表示实施例4的半导体装置的制造方法的光致抗蚀图案形成工序的一例的图。在光致抗蚀图案形成工序中，在热氧化膜23的上方涂敷光致抗蚀剂，经由曝光以及显影后形成希望的光致抗蚀图案91。本工序对应于实施例1～3的光致抗蚀图案形成工序。
图7D是表示实施例4的半导体装置的制造方法的第二离子注入工序的一例的图。在第二离子注入工序中，对热氧化膜23的露出部照射离子束IB4，进行离子注入。本工序是与实施例2的图4C以及实施例3的图6D对应的工序，在实施例2以及实施例3中说明的离子束的条件下进行离子注入。由此，以从热氧化膜23的表面到达10nm以上深度的位置的方式在热氧化膜23的内部形成损伤区域25。通过本工序能够控制锥角。
图7E是表示实施例4的半导体装置的制造方法的湿法蚀刻工序的一例的图。在湿法蚀刻工序中使用蚀刻液对氧化膜23进行蚀刻加工，除去不需要部分。通过第一离子注入工序改善光致抗蚀图案91和热氧化膜23的密合性，通过第二离子注入工序将绝缘膜23的锥角度调整到希望的高角度，因此，在湿法蚀刻工序中，得到图7E所示的为直线的锥形状且具有45度以上的高角度的锥角的绝缘膜23的形状。
图7F是表示实施例4的半导体装置的制造方法的栅极形成工序的一例的图。在栅极形成工序中，在除去光致抗蚀图案91后，在加工过的热氧化膜23的上方形成高耐压栅极，在半导体基板11以及绝缘部30的上方形成低耐压栅极。
图7G是表示实施例4的半导体装置的制造方法的层间膜形成以及接触孔(contact hole)形成工序的一例的图。在层间膜形成以及接触孔形成工序中形成层间膜50，在层间膜50的内部形成接触孔60。
图7H是表示实施例4的半导体装置的制造方法的配线层形成以及保护膜形成工序的一例的图。在配线层形成以及保护膜形成工序中，在形成于层间膜50的接触孔60上形成配线层70，然后形成覆盖配线层70的保护膜。由此，高耐压类元件完成。即，在半导体基板11上形成与高耐压栅极40对应的高耐压MOS晶体管、和与低耐压栅极对应的通常的MOS晶体管。
在此，高耐压栅极40形成在加工过的热氧化膜23的上方，但是热氧化膜23具有直线的锥形状，并且具有高角度的锥角，因此在热氧化膜23的顶部可以充分地确保能够形成高耐压栅极40的平坦的空间。当加工过的热氧化膜23的锥角低或者是平缓的形状时，无法确保在上方形成高耐压栅极40的平坦的空间，无法应对高耐压元件的制造。
这样，根据实施例4的半导体装置的制造方法，可以将热氧化膜23的锥形状加工成直线，并且加工成具有高锥角的形状，可以应对高耐压元件的制造。
此外，在将实施例1的半导体装置的制造方法应用于实施例4时，省略图7B的第二离子注入工序即可，在将实施例2的半导体装置的制造方法应用于实施例4时，省略图7D的第一离子注入工序即可。在通过某一离子注入工序可以实现希望的锥角的情况下，可以通过从简的工序进行制造的话比较有利，因此可以根据用途和特性省略某一离子注入工序。
根据实施例4的半导体装置的制造方法可以充分确保高耐压栅极40的形成空间来加工热氧化膜23，可以制造具有良好特性的高耐压类元件。
(实施例5)
图8A～图8I是表示本发明的实施例5的半导体装置的制造方法的一系列工序的一例的图。在实施例5的半导体装置的制造方法中，说明将实施例1～3的半导体装置的制造方法应用于MEMS类高阶梯元件的制造方法的例子。与实施例4相同，在图8A～图8I中作为代表例而说明了将实施例3的半导体装置的制造方法应用于MEMS类高阶梯元件的制造方法的例子，关于应用实施例1以及实施例2的半导体装置的制造方法的例子，在后面进行叙述。
图8A是表示实施例5的半导体装置的制造方法的基板阶梯形成工序的一例的图。在MEMS类高阶梯元件的制造方法中，在半导体基板12上首先形成高的阶梯。此外，半导体基板12的阶梯形成，可以通过干蚀刻等能够进行深挖的蚀刻方法来进行。另外，半导体基板12除了通常的半导体晶片以外，根据需要还可以使用SOI(Silicon on Insulator：绝缘体上硅片)基板。
图8B是表示实施例5的半导体装置的制造方法的热氧化膜形成工序的一例的图。在热氧化膜形成工序中，加热半导体基板12，在半导体基板12的表面形成热氧化膜26。在半导体基板12的表面形成了阶梯，因此，热氧化膜26也对应于阶梯而成为表面具有凹凸的形状。本工序对应于实施例1～3的绝缘膜形成工序。
图8C是表示实施例5的半导体装置的制造方法的第一离子注入工序的一例的图。在第一离子注入工序中，对热氧化膜26的整个表面照射离子束IB5，进行离子注入。通过离子注入，在自离热氧化膜26的表面起不到10nm的区域内形成损伤区域27，热氧化膜27的表面被活性化。此外，离子注入本身的具体的内容与实施例1以及实施例3中说明的离子注入工序以及第一离子注入工序的内容相同，因此省略其详细的说明。
图8D是表示实施例5的半导体装置的制造方法的光致抗蚀图案形成工序的一例的图。在光致抗蚀图案形成工序中，在热氧化膜26的上方涂敷抗蚀剂，经由曝光以及显影形成光致抗蚀图案92。在热氧化膜26的表面上形成的损伤区域27和光致抗蚀图案92的密合性高，所以光致抗蚀图案92密合地形成在热氧化膜26的表面。本工序对应于实施例1～3的光致抗蚀图案形成工序。
图8E是表示实施例5的半导体装置的制造方法的第二离子注入工序的一例的图。在第二离子注入工序中，对热氧化膜26的露出部分照射离子束IB6，进行离子注入。通过第二离子注入工序，在自热氧化膜26的表面起到10nm以上的深度的区域形成损伤区域28。由此能够控制锥角。
此外，第二离子注入工序的具体的内容与实施例2的离子注入工序以及实施例3的第二离子注入工序相同，因此省略其详细的说明。
图8F是表示实施例5的半导体装置的制造方法的湿法蚀刻工序的一例的图。在湿法蚀刻工序中，使用蚀刻液来进行热氧化膜26的蚀刻，除去不需要部分。通过图8C中说明的第一离子注入工序以及图8E中说明的第二离子注入工序中的热氧化膜26的活性化的效果，如图8F所示，可以成为直线的锥形状且锥角大的热氧化膜26的形状。
图8G是表示实施例5的半导体装置的制造方法的栅极形成工序的一例的图。在栅极形成工序中，在除去光致抗蚀图案92后在热氧化膜26的顶部的平坦部形成栅极41，在半导体基板12的表面形成栅极46。热氧化膜26锥角大，锥形状也是直线的，因此在其顶部可以形成足够宽大的平坦部，能够形成栅极41。
图8H是表示实施例5的半导体装置的制造方法的层间膜以及接触孔形成工序的一例的图。在层间膜以及接触孔形成工序中形成层间膜51，然后在层间膜51的内部的栅极41、46上形成接触孔61。由此能够向栅极41、46通电。
图8I是表示实施例5的半导体装置的制造方法的配线层形成以及保护膜形成工序的一例的图。在配线层形成以及保护膜形成工序中，在接触孔61的上方形成配线层71，通过保护膜81覆盖配线层71。由此，MEMS类高阶梯元件完成。
在MEMS类高阶梯元件中也在热氧化膜26上形成栅极41，因此需要使热氧化膜26的形状为能在顶部确保足够的平坦空间的形状。根据本实施例的半导体装置的制造方法，可以使热氧化膜26的锥形状为直线，并且增大锥角，因此可以充分确保顶部的平坦部的宽大。
此外，为了将实施例1的半导体装置的制造方法应用于实施例5的MEMS类高阶梯元件的制造方法，省略图8E的第二离子注入工序即可。另外，为了将实施例3的半导体装置的制造方法应用于实施例5的MEMS类高阶梯元件的制造方法，省略图8C的第二离子注入工序即可。仅通过进行第一离子注入工序或第二离子注入工序的某一方就能够进行具有希望的锥角的热氧化膜26的加工的情况下，可以省略某一离子注入工序。由此，可以谋求制造工序的简化。
以上详细说明了本发明的优选的实施例，但是本发明不限于上述实施例，在不脱离本发明的范围的情况下可以对上述实施例进行各种变形以及置换。
本发明可以用于也包含高耐压类元件或MEMS类高阶梯元件的半导体装置的制造。

Claims (6)

1.一种半导体装置的制造方法，其包括以下工序：
光致抗蚀图案形成工序，在形成于半导体基板上的绝缘膜上涂敷光致抗蚀剂，并形成光致抗蚀图案；
湿法蚀刻工序，通过湿法蚀刻除去所述绝缘膜的不需要部分地加工所述绝缘膜；以及
离子注入工序，在所述光致抗蚀图案形成工序之前和/或之后，向所述绝缘膜进行离子注入，
所述半导体装置的制造方法的特征在于，
所述离子注入工序这样进行：根据所述光致抗蚀图案的有无，使通过所述离子注入而形成于所述绝缘膜的损伤区域的深度变化。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
当在所述光致抗蚀图案形成工序之前进行所述离子注入工序时，
将所述损伤区域设定为自所述绝缘膜的表面起不到10nm的范围地进行所述离子注入工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
当在所述光致抗蚀图案形成工序之后进行所述离子注入工序时，
将所述损伤区域设定为自所述绝缘膜的表面起在10nm以上、且在所述绝缘膜的不需要部分的深度以下的范围地进行所述离子注入工序。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
通过控制在所述离子注入工序中使用的离子束的剂量和加速电压来设定所述损伤区域的深度。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
基于所述剂量和所述加速电压、与所述绝缘膜通过所述湿法蚀刻而被加工出的形状的锥角度依存性的关系，来设定所述剂量和所述加速电压。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其特征在于，
在所述湿法蚀刻工序之后还包括在所述绝缘膜的顶部的平坦部形成栅极的工序。
CN2011101296697A 2010-05-14 2011-05-13 半导体装置的制造方法 Pending CN102243998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-112552 2010-05-14
JP2010112552A JP2011243657A (ja) 2010-05-14 2010-05-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102243998A true CN102243998A (zh) 2011-11-16

Family

ID=44912147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101296697A Pending CN102243998A (zh) 2010-05-14 2011-05-13 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US8293660B2 (zh)
JP (1) JP2011243657A (zh)
CN (1) CN102243998A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258609B1 (ko) 2012-01-19 2013-04-26 주식회사 테라세미콘 Ｇｏｉ평가용 반도체 소자의 제조 방법
JP2014116707A (ja) * 2012-12-07 2014-06-26 Seiko Epson Corp 振動子の製造方法
US9786770B1 (en) * 2016-10-06 2017-10-10 Nxp Usa, Inc. Semiconductor device structure with non planar slide wall
CN112635553B (zh) * 2020-12-25 2022-09-16 广东省科学院半导体研究所 薄膜晶体管的制作方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582502A (ja) * 1991-07-25 1993-04-02 Ricoh Co Ltd 絶縁膜のエツチング方法
JPH1012589A (ja) * 1996-06-21 1998-01-16 Sharp Corp 半導体装置の素子分離方法
US20040018737A1 (en) * 2002-07-12 2004-01-29 Kwak Noh Yeal Method of manufacturing semiconductor devices
CN101673682A (zh) * 2009-09-25 2010-03-17 上海宏力半导体制造有限公司 晶片刻蚀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554638A1 (de) * 1975-12-04 1977-06-16 Siemens Ag Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
JPS5570029A (en) * 1978-11-21 1980-05-27 Mitsubishi Electric Corp Etching method of silicon nitride film
JPS55145344A (en) * 1979-05-02 1980-11-12 Agency Of Ind Science & Technol Mthod for surface profile processing of 3-5 group compound semiconductor
JPS5787134A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Local etching method
JPS61116842A (ja) * 1984-11-12 1986-06-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP3520392B2 (ja) 1997-03-12 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4772709B2 (ja) * 2007-01-31 2011-09-14 株式会社東芝 半導体記憶装置
JP2009043897A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582502A (ja) * 1991-07-25 1993-04-02 Ricoh Co Ltd 絶縁膜のエツチング方法
JPH1012589A (ja) * 1996-06-21 1998-01-16 Sharp Corp 半導体装置の素子分離方法
US20040018737A1 (en) * 2002-07-12 2004-01-29 Kwak Noh Yeal Method of manufacturing semiconductor devices
CN101673682A (zh) * 2009-09-25 2010-03-17 上海宏力半导体制造有限公司 晶片刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911281A (zh) * 2019-11-29 2020-03-24 中芯集成电路制造(绍兴)有限公司 具有沟槽型栅极的半导体器件及其制造方法
CN110911281B (zh) * 2019-11-29 2022-07-29 绍兴中芯集成电路制造股份有限公司 具有沟槽型栅极的半导体器件及其制造方法

Also Published As

Publication number Publication date
US20110281425A1 (en) 2011-11-17
JP2011243657A (ja) 2011-12-01
US8293660B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
US9396958B2 (en) Self-aligned patterning using directed self-assembly of block copolymers
CN102243998A (zh) 半导体装置的制造方法
CN103094095B (zh) 制造半导体器件的方法
CN109786219A (zh) 半导体装置的制作方法
CN109427891A (zh) 半导体器件及其制造方法
KR20180083375A (ko) 묽은 tmah을 사용하여 마이크로전자 기판을 처리하는 방법
CN102751245B (zh) 制造非易失性存储器件的方法
US9171966B2 (en) Implantation of gaseous chemicals into cavities formed in intermediate dielectrics layers for subsequent thermal diffusion release
US9640397B2 (en) Method of fabricating a semiconductor integrated circuit using a directed self-assembly block copolymer
US6720233B2 (en) Process for producing trench insulation in a substrate
KR100876806B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
CN108630527B (zh) 一种接触孔的清洗方法
WO2019164927A1 (en) Method to achieve a sidewall etch
TW201313956A (zh) 微結構之製造方法
CN106206284B (zh) 改进型蚀刻工艺
JP2001077329A (ja) 半導体装置及びその製造方法
CN108962742A (zh) 半导体结构的制造方法
CN113539971B (zh) 半导体结构及其形成方法
KR101895686B1 (ko) 수직 집적 다층 전면-게이트 나노선 구조 기반의 커패시터리스 디램 및 그 제작 방법
US20090032855A1 (en) Method for forming a deep trench in an soi device by reducing the shielding effect of the active layer during the deep trench etch process
KR20210115032A (ko) 기판 처리 방법 및 기판 처리 장치
Sampath et al. Development of multiple-step SOI DRIE process for superior notch reduction at buried oxide
CN109904112A (zh) 半导体装置及其制造方法
KR20080001410A (ko) 반도체 소자의 제조방법
JPS62150745A (ja) 多層配線半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111116