CN102222622B

CN102222622B - 半导体装置和半导体装置的制造方法

Info

Publication number: CN102222622B
Application number: CN201110094367.0A
Authority: CN
Inventors: 吉原晋二; 浅海一志; 北村康宏; 大原淳士
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2010-04-13
Filing date: 2011-04-12
Publication date: 2014-08-06
Anticipated expiration: 2031-04-12
Also published as: JP2011238895A; DE102011007219B4; DE102011007219A1; US20110248380A1; CN102222622A; JP5110178B2; US8610246B2

Abstract

本发明涉及半导体装置和半导体装置的制造方法。在具有位于板(10)上的线圈层部分(21)的半导体装置的制造方法中，制备两个分别具有平坦表面的支承基板(80)，以及在每个支承基板的平坦表面上形成构件(30，40，50，60)。所述构件包括具有预定图案的布线部分(32，42，52，62)和包围该布线部分的绝缘膜(31，41，51，61)。布线部分设有从绝缘膜暴露的连接部分(32a，32b，42a，42b，52a，52b，62a，62b)。线圈层部分(21)在支承基板(80)的平坦表面相互平行的条件下通过使形成在支承基板(80)上的构件(30，40，50，60)彼此相对并结合形成。线圈(20)通过经由连接部分连接布线部分形成在线圈层部分中。

Description

半导体装置和半导体装置的制造方法

技术领域

本发明涉及一种半导体装置和制造半导体装置的方法，其中所述半导体装置具有位于板上、其中容纳线圈的线圈层部分。

背景技术

具有线圈的半导体装置是已知的，该线圈设置在板的表面上并沿垂直于该表面的方向延伸。这种半导体装置例如描述在与US 2004/0238929相对应的、日本专利申请公开No.2004-356119中。

这种半导体例如按照下列方式制造。首先，通过旋转涂布技术或类似技术在半导体基板(衬底)上形成绝缘膜或类似物，通过溅射技术或类似技术在该绝缘膜上形成框架形第一布线部分。接着，通过光刻法和电镀或类似方法在该第一布线部分的端部形成第一连接部分。然后，通过旋转涂布技术或类似技术沉积绝缘膜，以包围该第一连接部分的侧面。进一步地，通过溅射技术或类似技术在该绝缘膜上形成第二布线部分。该第二布线部分具有框架形状，并且该第二布线部分的端部与该第一连接部分相连。

尔后，依次执行在布线部分的端部形成连接部分的步骤、布置绝缘膜以包围连接部分的侧面的步骤和形成连接到位于绝缘膜的连接部分的另一布线部分的步骤。通过这种方式，由通过连接部分连接的布线部分构成的线圈形成在半导体基板上。

然而，在这种制造方法中，如果绝缘膜通过旋转涂布技术或类似技术沉积，该绝缘膜的表面将不平坦。因此，在通过层叠分别由布线部分、连接部分和包围该连接部分的侧面的绝缘膜制成的多个构件而构成的半导体装置中，线圈的延伸方向将相对于该构件的层叠方向倾斜，该层叠方向平行于与半导体基板垂直的方向。因此，很难获得与布线部分的数目有关的期望的感抗。

可以考虑，每当将绝缘膜沉积在连接部分周围之后通过抛光或类似方法修平该绝缘膜的表面，然后在修平的绝缘膜上形成布线部分，从而限制线圈的延伸方向相对于构件的层叠方向倾斜。然而，根据这种方法，由于修平每个绝缘膜的表面而使制造步骤的数量增加。

发明内容

考虑到上述问题提出本发明，并且本发明的一个目的是提供一种制造半导体装置的方法，该方法能够限制线圈的延伸方向相对于构件的层叠方向倾斜而不用修平每个构件的绝缘膜。本发明的另一个目的是提供一种能够限制线圈的延伸方向相对于构件的层叠方向倾斜的半导体装置。

在根据一方面的半导体装置的制造方法中，制备分别具有平坦表面的两个支承基板，以及在每个支承基板的平坦表面上形成构件。该构件包括具有预定图案的布线部分和包围该布线部分的绝缘膜。布线部分设有从该绝缘膜暴露(露出)的连接部分。形成在支承基板上的构件彼此相对并在支承基板的平坦表面相互平行的条件下在施加压力相互结合(或接合)，以使得布线部分通过连接部分相互连接，从而形成在分层构件的相反端部上具有支承基板并在其中包括线圈的线圈层部分。

在这种制造方法中，线圈层部分通过将形成在支承基板上的构件对置并在施加压力的同时结合相对构件形成。进一步地，线圈通过在保持支承基板的同时经由连接部分连接布线部分形成在线圈层部分中，因此支承基板的平坦表面相互平行。因此，即使构件的结合表面是粗糙表面，由于在支承基板的平坦表面相互平行条件下在施加压力的同时布线部分相连，不太可能的是线圈的延伸方向相对于构件的层叠方向倾斜。因此，在支承基板上形成构件之后没有必要通过抛光或类似方法修平每个构件的表面。

在根据一方面的半导体装置中，线圈层部分设置在板的表面上。该线圈层部分由多个构件构成。该线圈层部分包括线圈，该线圈限定出沿垂直于板的表面的方向的轴线。每个构件包括具有预定图案的布线部分和包围布线部分的绝缘膜。布线部分具有从该绝缘膜暴露的连接部分。该线圈由通过连接部分相互连接的布线部分构成。线圈层部分通过在保持支承基板的平坦平面相互平行的同时结合设置在支承基板的表面上的构件形成。线圈层部分具有位于相邻构件之间的容纳空间。容纳空间由形成在至少一个相邻构件的表面上的凹槽提供。

在这种半导体装置中，构件在保持支承基板以使得其平坦表面相互平行的同时结合。因此，不太可能的是线圈的延伸方向、即线圈的轴线相对于构件的层叠方向倾斜。

进一步地，因为容纳空间设置在相邻构件之间，不太可能的是气泡留在除了相邻构件之间的容纳空间之外的区域中。

附图说明

根据参考附图进行的以下详细说明，本发明的其他目的、特征和优点将变得显而易见，其中类似部分由类似的参考数字表示，其中：

图1是通过根据本发明的第一实施例的制造方法制造的半导体装置的横截面视图；

图2A至2D是图1所示半导体装置的线圈层部分的第一至第四构件的示意性平面图；

图3A至3C是图1所示第一构件以不同方式移动时的示意性平面图；

图4A至4E，5A至5D和6A至6D是用于显示图1所示半导体装置的制造过程的横截面视图；

图7是通过根据本发明的第二实施例的制造方法制造的半导体装置的横截面视图；

图8是图7所示半导体装置的线圈层部分的第一构件的示意性平面图；

图9A至9F和10A至10D是用于显示图7所示半导体装置的制造过程的横截面视图；

图11是根据本发明的第三实施例的半导体装置的线圈层部分的第一构件的示意性平面图；

图12A至12D是用于显示根据本发明的第四实施例的半导体装置的制造过程的横截面视图；

图13是通过根据本发明的另一个实施例的制造方法制造的半导体装置的横截面视图；

图14是通过根据本发明的另一个实施例的制造方法制造的半导体装置的横截面视图；

图15是通过根据本发明的又一个实施例的制造方法制造的半导体装置的横截面视图；

图16是通过根据本发明的又一个实施例的制造方法制造的半导体装置的横截面视图；以及

图17是根据本发明的再一个实施例的半导体装置的线圈层部分的构件的示意性平面图。

具体实施方式

(第一实施例)

以下将参考图1至6D描述第一实施例。图1是通过根据第一实施例的制造方法制造的半导体装置的横截面视图。

参考图1，半导体装置通常具有例如电路板10的板和设置在该电路板10上的线圈层部分21。线圈层部分21中包括线圈20。

电路板10例如具有矩形板形状。绝缘膜11设置在电路板10的表面上。绝缘膜11形成有开口12。金属膜13设置在开口12中。例如，金属膜13由铜(Cu)、金(Au)、铝(Al)或类似物制成。金属膜13电连接到形成在电路板10上的配线(未示出)上。

线圈层部分21设置在电路板10的表面上。线圈20沿垂直于电路板10的表面的方向缠绕。也就是说，线圈20围绕与电路板10的表面垂直的方向平行的轴线缠绕。在本实施例中，线圈20的轴线对应于线圈20的延伸方向。

线圈层部分21由构件叠层构成。例如，线圈层部分21由彼此层叠的第一构件30、第二构件40、第三构件50和第四构件60构成。以下，将描述第一至第四构件30，40，50，60的结构。

图2A是第一构件30的示意性平面图。图2B是第二构件40的示意性平面图。图2C是第三构件50的示意性平面图。图2D是第四构件60的示意性平面图。图2A至2D是从电路板10、即从图1的底部观察的平面图。图1中的线圈层部分21的横截面视图对应于沿图2A至2D中的线I-I截取的视图。

如图1和2A所示，第一构件30大体上具有矩形板形状。第一构件30包括形成第一构件30的轮廓的低介电常数膜31。对于平行于电路板10的表面的平面，第一构件30的尺寸与电路板10的尺寸相同。

第一构件30进一步包括位于低介电常数膜31中的布线部分32。布线部分32具有预定图案(样式)。例如，布线部分32以螺旋形式从第一构件30的内侧位置向外侧位置缠绕。例如，螺旋形式的中心与第一构件30的中心重合。

布线部分32设有第一连接部分32a和第二连接部分32b。第一连接部分32a位于布线部分32的外端并从面对电路板10的低介电常数膜31的第一表面暴露。第二连接部分32b位于布线部分32的内端并从面对第二构件40的低介电常数膜31的第二表面暴露。外端是与更靠近第一构件30的中心的布线部分32的内端相比更远离第一构件30的中心的布线部分32的一端。低介电常数膜31用作绝缘膜。低介电常数膜31例如由聚酰亚胺基树脂制成。

第一构件30进一步包括位于其中设置有布线部分32的区域的周边上的导电部分33。例如，第一构件30具有四个导电部分33。四个导电部分33中的每一个与第一构件30的中心间隔预定距离。进一步地，四个导电部分33相对于第一构件30的中心点对称。

第二至第四构件40，50，60具有与第一构件30类似的结构。如图2B所示，对于平行于电路板10的表面的平面，第二构件40具有与电路板10相同大小的矩形板形状。第二构件40包括形成第二构件40的轮廓的低介电常数膜41。

第二构件40进一步包括位于低介电常数膜41中的布线部分42。布线部分42以与第一构件30的布线部分32类似的图案设置。布线部分42具有预定图案。布线部分42以螺旋形式从第二构件40的内侧位置向外侧位置缠绕。例如，螺旋形式的中心与第二构件40的中心重合。

如图2C所示，第三构件50包括形成第三构件50的轮廓的低介电常数膜51。对于平行于电路板10的表面的平面，第三构件50具有与电路板10相同尺寸的矩形板形状。

第三构件50进一步包括位于低介电常数膜51中的布线部分52。布线部分52以与第一构件30的布线部分32类似的图案设置。布线部分52具有预定图案。例如，布线部分52以螺旋形式从第三构件50的内侧位置向外侧位置缠绕。例如，螺旋形式的中心与第三构件50的中心重合。

如图2D所示，第四构件60包括形成第四构件60轮廓的低介电常数膜61。对于平行于电路板10的表面的平面，第四构件60具有与电路板10相同尺寸的矩形板形状。

第四构件60进一步包括位于低介电常数膜61中的布线部分62。布线部分62以与第一构件30的布线部分32类似的图案设置。布线部分62具有预定图案。布线部分62以螺旋形式从第四构件60的内侧位置向外侧位置缠绕。例如，螺旋形式的中心与第四构件60的中心重合。

布线部分42设有位于其外端以从低介电常数膜41暴露的第一连接部分42a和位于其内端以从低介电常数膜41暴露的第二连接部分42b。布线部分52设有位于其外端以从低介电常数膜41暴露的第一连接部分52a和位于其内端以从低介电常数膜51暴露的第二连接部分52b。布线部分62设有位于其外端以从低介电常数膜61暴露的第一连接部分62a和位于其内端以从低介电常数膜61暴露的第二连接部分62b。

具体而言，对于第二构件40，第一连接部分42a从面对第三构件50的低介电常数膜41的第一表面暴露，第二连接部分42b从面对第一构件30的低介电常数膜41的第二表面暴露。对于第三构件50，第一连接部分52a从面对第二构件40的低介电常数膜51的第一表面暴露，第二连接部分52b从面对第四构件60的低介电常数膜51的第二表面暴露。对于第四构件60，第一连接部分62a从面对第三构件50的低介电常数膜61的第一表面暴露，第二连接部分62b从面对第三构件50的低介电常数膜61的第二表面暴露。

第二构件40进一步包括位于设置有布线部分42的区域的周边上的导电部分43。例如，第二构件40具有四个导电部分43。四个导电部分43中的每一个与第二构件40的中心间隔预定距离，该距离与第一构件30中心到每个导电部分33的预定距离相同。进一步地，四个导电部分43相对于第二构件40的中心点对称。

同样，第三构件50进一步包括位于设置有布线部分52的区域的周边上的导电部分53。例如，第三构件50具有四个导电部分53。四个导电部分53中的每一个与第三构件50的中心间隔预定距离，该距离与第一构件30中心到每个导电部分33的预定距离相同。进一步地，四个导电部分53相对于第三构件50的中心点对称。

第四构件60进一步包括位于设置有布线部分62的区域的周边上的导电部分63。例如，第四构件60具有四个导电部分63。四个导电部分63中的每一个与第四构件60的中心间隔预定距离，该距离与第一构件30中心到每个导电部分33的预定距离相同。进一步地，四个导电部分63相对于第四构件60的中心点对称。

第一至第四构件30，40，50，60具有上述结构。在本实施例中，第一至第四构件30，40，50，60具有相同形状。也就是说，第一至第四构件30，40，50，60是相同元件。例如，以第一构件30作为基准，第一构件30通过转动和/或翻转与第二至第四构件40，50，60中的每一个重合。

将针对第二构件40给出实例。图3A至3C是从电路板10、即图1中底部观察的第一构件30的平面图。在图3B和3C中，第一构件30以各自方式从图3A所示位置转动。

如图3A所示，假设在纸张左右方向延伸的上侧是第一侧面a，在纸张上下方向延伸的右侧是第二侧面b，在纸张左右方向延伸的下侧是第三侧面c，在纸张上下方向延伸的左侧是第三侧面d，通过以如下方式移动，第一构件30与第二构件40重合。

图3A所示的第一构件30沿逆时针方向围绕中心转动90度，如图3B所示，然后相对于第四侧面d翻转，也就是说完全颠倒，如图3C所示。因而，第一构件30与图2B所示的第二构件40重合。

虽然未图示，如果第一构件30围绕中心转过180度，第一构件30与图2C所示的第三构件50重合。此外，如果第一构件30沿逆时针方向围绕中心转过90度，并相对于第三侧面c翻转，第一构件30与图2D所示的第四构件60重合。

如图1所示，线圈层部分21通过将上述第一至第四构件30，40，50，60层叠构成。具体而言，第一构件30和第二构件40相互结合。第二构件40和第三构件50相互结合。进一步地，第三构件50和第四构件60相互结合。

在线圈层部分21中，第一构件30的第二连接部分32b与第二构件40的第二连接部分42b相连。第二构件40的第一连接部分42a与第三构件50的第一连接部分52a相连。第三构件50的第二连接部分52b和第四构件60的第二连接部分62b相连。因此，在线圈层部分21中，线圈20由通过第一和第二连接部分32a，32b，42a，42b，52a，52b，62a，62b相连的布线部分32，42，52，62构成。

另外，在线圈层部分21中，第一构件30的导电部分33与第二构件40的导电部分43相连。第二构件40的导电部分43与第三构件50的导电部分53相连。此外，第三构件50的导电部分53与第四构件60的导电部63相连。

第一构件30的第一连接部分32a和导电部分33与设置在电路板10上的金属膜13相连。连接布线部分70设在与电路板10相反的线圈层部分21的表面上。连接布线部分70电连接第四构件60的第一连接部分62a和导电部分63，以电连接线圈20和导电部分33，43，53，63。

接下来，将描述这种半导体装置的制造过程。图4A至4E，5A至5D和6A至6D是用于示出根据本实施例的半导体装置的制造过程的横截面视图。在下文中，将针对以其中线圈层部分21通过将第一至第四构件30，40，50，60层叠而构成的半导体装置为例描述制造过程。

在图4A所示的步骤中，制备具有平坦表面并利用玻璃、光敏膜或类似物制成的支承基板(或支承衬底)80。可移除层81沉积在支承基板80的平坦表面上。可移除层81由能够通过化学反应与支承基板80分离的紫外线固化树脂、光敏抗蚀剂或类似物制成。导电部分33a和第一连接部分32a通过丝网印刷技术、掩模沉积技术或类似技术形成在可移除层81上。

在图4B所示的步骤中，低介电常数膜31通过旋转涂布技术或类似技术沉积并通过加热固化。此时，低介电常数膜31沉积，以使得导电部分33a和第一连接部分32a从与支承基板80相反的低介电常数膜31的表面暴露。

在图4C所示的步骤中，导电部分33b和布线部分32通过丝网印刷技术、掩模沉积技术或类似技术形成在导电部分33a和低介电常数膜31上，以分别电连接导电部分33a和第一连接部分32a。应当注意，如图2所示，布线部分32以从内侧位置向外侧位置缠绕的螺旋形式形成并且具有与支承基板80的中心重合的中心。进一步地，布线部分32的外端与第一连接部分32a相连。

在图4D所示的步骤中，导电部分33c和第二连接部分32b通过丝网印刷技术、掩模沉积技术或类似技术形成在导电部分33b和布线部分32的内端上，以分别电连接导电部分33b和布线部分32。

在图4E所示的步骤中，低介电常数膜31通过旋转涂布技术或类似技术沉积并通过加热固化。通过这种方式，第一构件30形成在支承基板80上。在这种情况下，第二连接部分32b和导电部分33c从与支承基板80相反的低介电常数膜31的表面暴露。导电部分33a，33b，33c构成导电部分33。

在布线部分32、第一和第二连接部分32a，32b和导电部分33a，33b，33c由图4A，4C和4D中所示步骤中的丝网印刷技术形成的情况下，在图4A，4C和4D中所示的每一步骤中执行通过煅烧去除溶剂的步骤。

如上所述，第二至第四构件30，40，50，60具有与第一构件30相同的形状。因此，第二至第四构件40，50，60通过图4A至4E所示的步骤、以与第一构件30类似的方式形成在支承基板80上。

在图5A所示的步骤中，形成在支承基板80上的第一构件30和形成在另一个支承基板80上的第二构件40彼此相对，并在大气条件或低真空条件下通过施加压力相互结合。因而，形成相对于层叠方向在相反端部具有支承基板80的第一层叠主体90。这里，层叠方向表示构件30，40，50，60层叠的方向并对应于与支承基板80的表面或者电路板10的表面垂直的方向。

具体而言，带有支承基板80的第一构件30和带有支承基板80的第二构件40如此设置，以使得第一构件30的第二连接部分32b与第二构件40的第二连接部分42b相对。进一步地，具有支承基板80的第一构件30和具有支承基板80的第二构件40如此保持，以使得支承基板80的平坦表面相互平行。在这种情况下，第一构件30的布线部分32和第二构件40的布线部分42通过第二连接部分32b，42b相互连接。通过这种方式，形成第一层叠主体90。

第一构件30的第二连接部分32b与第二构件40的第二连接部分42b按照以下方式彼此相对。

如图3所示，具有支承基板80的第二构件元件40首先被置于与第一构件30相符的状态，然后沿逆时针方向转动90度并且完全颠倒。因此，带有支承基板80的第二构件40可相对于带有支承基板80的第一构件30如此放置，以使得第二构件40的第二连接部分42b与第一构件30的第二连接部分32b相对。例如，可以使用常规的结合设备执行该过程。

例如，第一构件30和第二构件40可通过表面活化结合技术相互结合，其中向第一构件30和第二构件40的结合表面发射氩(Ar)离子，从而活化结合表面，并且使活化的结合表面相互结合。

在表面活化结合技术中，活化表面在比另一种结合技术的结合温度更低的温度下结合，所述另一种结合技术例如为通过加热到比其熔点高的温度或者软化而使各部件结合的热压结合技术。因此，在第一构件30和第二构件40通过表面活化结合技术结合的情况下，由于布线部分32，42、低介电常数膜31，41、导电部分33，43和支承基板80之间的热膨胀系数差值导致的热应力的出现率减小。因而，第一层主体90弯曲是不太可能的。

接下来，在图5B所示步骤中，支承基板80和邻近第二构件40的可移除层81从第一层叠主体90移除。例如，在紫外线固化树脂用作可移除层81的情况下，将具有预定波长的紫外线光照射到邻近第二构件40的可移除层81上，以固化可移除层81。从而，支承基板80与第一层叠主体90分离。进一步地，可移除层81例如通过灰化与第一层叠主体90分离。

具有支承基板80的第三构件50和具有另一个支承基板80的第四构件60以与图5A所示步骤类似的方式相互结合，从而形成第二层叠主体91。进一步地，支承基板80和邻近第三构件50的可移除层81以与图5B所示步骤类似的方式从第二层叠主体91移除。

接下来，在图5C所示的步骤中，第一层叠主体90和第二层叠主体91如此放置，以使得已经移除支承基板80和可移除层81的表面彼此相对。在这种条件下，第一层叠主体90和第二层叠主体91在施加压力的同时相互结合。因而，形成在相反端部具有支承基板80的线圈层部分21。

具体而言，第一层叠主体90和第二层叠主体91如此放置，以使得与第一层叠主体90的支承基板80相对设置的第一连接部分42a和与第二层叠主体91的支承基板80相对设置的第一连接部分52a彼此相对。也就是说，第二构件40的第一连接部分42a与第三构件50的第一连接部分52a彼此相对。

然后，在保持第一层叠主体90和第二层叠主体91的支承基板80的平坦表面相互平行的同时，第一至第四构件30，40，50，60的布线部分32，42，52，62通过第一和第二连接部分32a，32b，42a，42b，52a，52b，62a，62b相连，从而形成线圈层部分21。通过这种方式，由布线部分32，42，52，62、第一连接部分32a，42a，52a，62a和第二连接部分32b，42b，52b，62b构成的线圈20形成在线圈层部分21中。

第二构件40的第一连接部分42a和第三构件50的第一连接部分52a按照以下方式彼此相对。

首先，将第二层叠主体91置于与第一层叠主体90重合的状态。然后，使第二层叠主体91沿逆时针方向转动90度，并且相对左侧或右侧翻转。从而，第三构件50的第一连接部分52a可与第二构件40的第一连接部分42a相对。第一层叠主体90和第二层叠主体91通过表面活化结合技术以图5A所示类似的方式结合。

接下来，在图5D所示步骤中，支承基板80和邻近第一构件30的可移除层81从线圈层部分21移除。例如，在将紫外线固化树脂作为可移除层81的情况下，以与图5B所示类似的方式，照射具有预定波长的紫外线光，以固化可移除层81。因此，支承基板80被分离。进一步地，例如可通过灰化移除可移除层81。

接下来，以上述方式制造的线圈层部分21被安装在电路板10上。例如，在图6A所示的步骤中制备电路板10。绝缘膜11沉积在电路板10的表面上。在与第一构件30的第一连接部分32a和导电部分33相对的位置，在绝缘膜11中形成开口12。

在图6B所示的步骤中，Au、Cu、Al或类似物的膜形成在绝缘膜11上，并通过光刻蚀技术形成图案，以在开口12中形成金属膜13。

在图6C所示的步骤中，在步骤5D中制备的线圈层部分21被安装在电路板10上。具体而言，第一构件30的第一连接部分32a和导电部分33结合在金属膜13上。在这种情况下，例如，底部填充材料可置于电路板10和线圈层部分21之间，以便改善相应结合部分的结合强度。

在图6D所示步骤中，支承基板80和邻近第四构件60的可移除层81从线圈层部分21移除。然后，形成用于电连接第四构件60的导电部分63和第一连接部分62a的连接布线部分70，因此线圈20电连接到导电部分33，43，53，63。通过这种方式制造半导体装置。

例如连接布线部分70使用Cu、Au、Al或类似物通过掩模沉积技术或类似技术形成。支承基板80和可移除层81例如可以与图5B类似的方式通过发射紫外线光或灰化进行分离。

在根据本实施例的半导体装置的制造过程中，首先形成其中容纳线圈20的线圈层部分21，然后将其安装到电路板10上。通过如下方式制造线圈层部分21，在施加压力的同时使附接到支承基板80上的第一至第四构件30，40，50，60相结合，在保持支承基板80的平坦表面相互平行的同时通过第一和第二连接部分32a，32b，42a，42b，52a，52b，62a，62b连接第一至第四构件30，40，50，60的布线部分32，42，52，62。

例如，即使第一和第二构件30，40的结合表面是粗糙表面，即具有突起或凹槽，因为在使支承基板80的平坦表面保持相互平行的条件下在施加压力的同时使第一构件30和第二构件40结合，突起和凹槽包含在内部。

也就是说，不太可能的是，线圈20的延伸方向相对于第一至第四构件30，40，50，60的层叠方向倾斜，即使在第一至第四构件30，40，50，60中每一个形成在支承基板80上之后，与支承基板80相反(即位于与支承基板80所在侧相反的一侧)的第一至第四构件30，40，50，60中的每一个的表面未通过诸如抛光修平。进一步地，当将线圈层部分21放置在电路板10的表面上时，不太可能的是线圈20的延伸方向相对于垂直于电路板10的表面的方向倾斜。

此外，第一至第四构件30，52，62具有以相同图案形成的布线部分32，42，52，62。因此，例如在布线部分32、42、52、62由掩模沉积技术或类似技术形成的情况下，只使用一个掩模图案。

另外，能够通过化学反应与支承基板80分离的可移除层81形成在支承基板80上，并且第一至第四构件30，40，50，60分别形成在可移除层81上。通过化学反应可移除层81使支承基板80与第一至第四构件30，40，50，60分离。因此，支承基板80可被再次使用。

(第二实施例)

以下将参考图7至10D描述第二实施例。

除了第一实施例的结构，根据本实施例的半导体装置在相邻的两个构件之间具有容纳空间。其他结构与第一实施例的半导体装置类似，因此其描述不再重复。图7是通过根据本实施例的半导体装置的横截面视图。

如图7所示，第一构件30在面对第二构件40的第二表面上形成有多个凹槽34。容纳空间35由凹槽34中的每一个和第二构件40形成。同样地，第二构件40在面对第三构件50的第一表面上形成有多个凹槽44。容纳空间35由凹槽44中的每一个和第三构件50形成。

进一步地，第三构件50在面对第四构件60的第二表面上形成有多个凹槽54。容纳空间55由凹槽54中的每一个和第四构件60形成。

图8是从电路板10、即从图7的底侧观察的第一构件30的平面图。图7的横截面视图对应于沿图8中的线VII-VII截取的视图。

如图7和8所示，第一构件30在面对第二构件40的第二表面上形成有多个凹槽34。例如，在第二表面处，凹槽34形成在除了第二连接部分32b从中暴露的部分之外的、与布线部分32对应的第一区域和位于第一区域内部、即由第一区域包围的第二区域中。进一步地，凹槽34相互间隔。在第一构件30和第二构件40相互连接的条件下，容纳空间35由凹槽34和第二构件40提供。也就是说，在第一构件30和第二构件40之间提供多个容纳空间35。

如上所述，第一至第四构件30，40，50，60具有相同形状，并且布线部分32，42，52，62具有限定出经过第一至第四构件30，40，50，60的中心的螺旋轴线的螺旋形式。形成在第一区域中的凹槽34在布线部分32和布线部分42之间提供容纳空间35。在形成线圈20时，第二区域对应于位于线圈20内部的区域。

虽然未图示，与第一构件30类似，第二构件40形成有多个凹槽44。多个凹槽44形成在除了第一连接部分42a从中暴露的部分之外的、与布线部分42对应的第一区域和位于第一区域内部的第二区域中。多个凹槽44相互间隔。

与第一构件30类似，第三构件50形成有多个凹槽54。多个凹槽54形成在除了第二连接部分52a从中暴露的部分之外的、与布线部分52对应的第二区域和位于第二区域内部的第二区域中。多个凹槽54相互间隔。

接下来，将描述具有上述结构的半导体装置的制造方法。图9A至9F和10A至10D示出了根据本实施例的半导体装置的制造过程。

首先，执行与图4A至4E所示步骤类似的图9A至9E所示的步骤。尔后在图9F所示的步骤中，通过光刻蚀技术或类似技术在与支承基板80相反的低介电常数膜31的表面上形成凹槽34。因此，形成第一构件元件30。

以与第一构件30类似的方式形成第三构件50。也就是说，在与支承基板80相反的低介电常数膜51的表面上形成凹槽54。

在图10A所示的步骤中，附接于支承基板80的第一构件30和附接于支承基板80的第二构件40如此放置，以使得第一构件30与第二构件40彼此相对。在这种条件下，在施加压力的同时使第一构件30和第二构件40通过表面活化结合技术或类似技术相互结合。因而，形成在相反端部具有支承基板80的第一层叠主体90。此外，在第一构件30和第二构件40之间形成容纳空间35。

因为第一构件30和第二构件40在施加压力的同时相互结合，包含在第一构件30和第二构件40之间的气泡被挤入容纳空间35。因此，不太可能的是气泡保留在除了第一构件30和第二构件40之间的容纳空间35之外的区域中。

在图10B所示步骤中，邻近第二构件40的支承基板80和可移除层81从第一层叠主体90移除。然后，通过光刻蚀技术或类似技术使凹槽44形成在支承基板80和可移除层81已经移除的第一层叠主体90的表面上，即与第一构件30相反的第二构件40的第一表面上。

进一步地，其中第三构件50和第四构件60相互结合的第二层叠主体91以与图10A所示步骤类似的方式形成。在第二层叠主体91中，容纳空间55形成在第三构件50和第四构件60之间。尔后，邻近第三构件50的支承基板80和可移除层81从第二层叠主体91移除。

在图10C所示的步骤中，第一层叠主体90和第二层叠主体91如此放置，以使得已经移除支承基板80的第二构件40的第一表面和第三构件50的第一表面彼此相对。在这种条件下，在施加压力的同时使第二构件40和第三构件50通过表面活化结合技术或类似技术相互结合。

因而，形成在相反端部具有支承基板80的线圈层部分21。容纳空间45形成在第二构件40和第三构件50之间。因为第一层叠主体90和第二层叠主体91在施加压力的同时相互结合，包含在第一层叠主体90和第二层叠主体91之间的气泡、即包含在第二构件40和第三构件50之间的气泡被挤入容纳空间45。因此，不太可能的是气泡保留在除了第二构件40和第三构件50之间的容纳空间45之外的区域中。

在图10D所示步骤中，支承基板80和可移除层81从第一构件30移除。尔后，线圈层部分21被安装在电路板10上，连接布线部分70以与图6A至6D所示的第一实施例类似的方式形成在第四构件60上。

如上所述，在本实施例中，第一构件30形成有凹槽34。当第一构件30结合到第二构件40上时，容纳空间35形成在第一构件30和第二构件40之间。第一构件30和第二构件40之间的结合在施加压力的同时进行。因此，即使气泡包含在第一构件30和第二构件40之间，气泡也被挤入容纳空间35内。

同样，第三构件50形成有凹槽54。当第三构件50结合到第四构件60上时，容纳空间55形成在第三构件50和第四构件60之间。第三构件50和第四构件60之间的结合在施加压力的同时进行。因此，即使气泡包含在第三构件50和第四构件60之间，气泡也被挤入容纳空间55内。

第二构件元件40形成有凹槽44。当第二构件元件40与第三构件元件50相互结合时，容纳空间45形成在第二构件元件40和第三构件元件50之间。第二构件40和第三构件50之间的结合、即第一层叠主体90和第二层叠主体91之间的结合在施加压力的同时进行。因此，即使气泡包含在第二构件40和第三构件50之间，气泡也被挤入容纳空间45内。

因此，不太可能的是气泡保留在除了第一构件30与第二构件40之间、第二构件40与第三构件50之间和第三构件50与第四构件60之间的容纳空间35，45，55之外的区域中。因而，每个产品中不良电连接和线圈特性的不均匀性可以降低。

进一步地，凹槽34，44，54分别形成在与第一至第四构件30，40，50，60中与布线部分32，42，52，62相对的第一区域中。因此，与凹槽34，44，54形成在与布线部分32，42，52相对应的第一区域以外的情形相比，有效地减少了除了容纳空间35，45，55之外的区域中气泡的存在。因此，线圈特性的不均匀性可以降低。

凹槽34，44，54还形成在与布线部分32，42，52对应的第一区域内部的第二区域中。因此，与凹槽34，44，54形成在第二区域以外的情形相比，有效地减少了除了容纳空间35，45，55之外的区域内气泡的存在。因此，线圈特性的不均匀性可以降低。

在本实施例中，凹槽34、44、54形成在第一区域和第二区域中。因此，不太可能的是气泡保留在除第一区域和第二区域之外的区域中。换句话说，气泡不会保留在导电部分33、43、53、63之间。此外，气泡不会保留在第一和第二连接部分32b，42a，42b，52a，52b，62b之间。因此，可以减少各导电部分33，43，53，63之间以及第一和第二连接部分32b，42a，42b，52a，52b，62b之间的不良电连接。

因为气泡不会保留在各布线部分32，42，52，62之间，各布线部分32，42，52，62之间的介电常数变化将会减小。因而，各产品之间的线圈特性的不均匀性减少。另外，气泡不会保留在除了容纳空间35，45，55之外的各构件30，40，50，60之间，导磁率变化将会减小。因而，线圈特性的不均匀性可以降低。

例如，根据本实施例的半导体装置可被用于形成在初级线圈和次级线圈之间具有降低的线圈特性不均匀性的变换器(变压器)。

(第三实施例)

在下文中将根据图11描述第三实施例。在第三实施例中，凹槽34，44，54的形状将相对于第二实施例进行变化。其他结构与第二实施例类似，因此其描述不再重复。

图11是从电路板10、即从图7的底侧观察的、根据本实施例的第一构件30的平面图。

如图11所示，在本实施例中，凹槽34未被分成多个部分。也就是说，凹槽34具有连续形状，并形成在除了第二连接部分32b从中暴露的部分之外的、对应于布线部分32的第一区域和位于第一区域内部的第二区域中。在这里，第二区域从第一区域开始延续。进一步地，凹槽34延伸到第一构件30的外端，从而与第一构件30的外部连通。换句话说，凹槽34在第一构件30的外端形成开口。因此，形成在第一构件30和第二构件40之间的容纳空间35与第一构件30和第二构件40的外部连通。

虽然未图示，第二和第三构件元件40、50的凹槽44，54具有与凹槽34类似的形状。因此，凹槽44具有连续的形状并与第二构件40的外部连通。形成在第二构件40和第三构件50之间的容纳空间45与第二构件40和第三构件50的外部连通。

同样，凹槽54具有连续的形状并与第三构件50的外部连通。形成在第三构件50和第四构件60之间的容纳空间55与第三构件50和第四构件60的外部连通。

在本实施例中，与第二实施例相比，进一步减少了除了位于第一至第四构件30，40，50，60之间的容纳空间35，45，55，65之外的区域中气泡的存在。也就是说，在本实施例中，因为凹槽34延伸到第一个构件30外端并与线圈层部分21的外部连通，具有超过容纳空间35的容量的体积的气泡不会包含在第一构件30和第二构件40之间。

例如，即使具有超过容纳空间35的容量的体积的气泡包含在第一构件30和第二构件40之间，一部分气泡可从在第一构件30的外端开口的容纳空间35的一端排出。因此，不太可能的是气泡保留在除了第一构件30和第二构件40之间的容纳空间35之外的区域中。

应当注意，根据例如每个凹槽34，44，54的尺寸和用于结合第一至第四构件30，40，50，60所施加的压力的条件适当地调整每个容纳空间35，45，55的容量。如上示例性地描述了容纳空间35的有利效果。类似的有利效果还可以通过第二构件40和第三构件50之间的容纳空间45以及第三构件50和第四构件60之间的容纳空间55实现。

本实施例的半导体装置可通过与第二实施例的半导体装置类似的方式制造，但是凹槽34，44，54的图案相对于第二实施例进行了变化。

(第四实施例)

以下将参考图12A至12D描述第四实施例。在根据本实施例的半导体装置制造方法中，形成顶盖层部分的步骤以及连接顶盖层部分和线圈层部分21的步骤加入到根据第一实施例的半导体装置的制造方法中。其他结构和步骤与第一实施例的半导体装置类似，因此其描述不再重复。图12A至12D是用来示出根据本实施例的半导体装置制造过程的横截面视图。

在图12A所示的步骤中，制备支承基板80，并将可移除层81沉积在支承基板80上。进一步地，连接布线部分70形成在可移除层81上。

在图12B所示的步骤中，低介电常数膜71通过旋转涂布技术或类似技术沉积在可移除层81上并通过加热固化。在这种情况下，低介电常数膜71如此沉积，以使得与支承基板80相反的连接布线部分70的一部分从低介电常数膜71暴露。通过这种方式制备顶盖层部分100。

在图12C所示的步骤中，制备在图5C的步骤中形成的线圈层部分21，并将邻近第四构件60的支承基板80和可移除层81从该线圈层部分21移除。然后，在图5B的步骤中制备的顶盖层部分100相对于线圈层部分21如此设置，以使得顶盖层100的连接布线部分70与第四构件60的导电部分63和第一连接部分62a相对。在这种条件下，线圈层部分21和顶盖层部分100在施加压力的同时相互结合，从而使得导线连接部分70与导电部分63和第一连接部分62a相连。

在图12D所示步骤中，已经结合有顶盖层部分100的线圈层部分21被放置在电路板10上。

在这种制造方法中，除了掩膜沉积技术，可以通过光刻蚀技术形成连接布线部分70，通过该技术可以比掩膜沉积技术更精确地形成连接布线部分70。进一步地，可以获得与第一实施例类似的有利效果。

(其它实施例)

如上所述示例性地描述了半导体装置的制造方法，其中每个半导体装置具有位于电路板10的表面上、包括布线部分32，42，52，62和导电部分33，43，53，63的线圈层21。本发明并不局限于具有上述结构的半导体装置的制造方法。

图13至16是通过根据其他实施例的制造方法制造的半导体装置的横截面视图。本发明可适用于图13至16所示的半导体装置的制造方法。

图13所示的半导体装置具有包围布线部分32，42，52，62和导电部分33，43，53，63的防护层110。防护层110由例如Cu的金属制成。防护层110通过金属膜13电连接到设在电路板10中的接地线。

防护层110包围布线部分32，42，52，62和导电部分33，43，53，63。因此，可以通过产生涡流消除外部磁力线。这样，由于线圈层部分21用作天线，限制了进入电路板10的发射噪音并且减少了电路故障。

在防护层110由具有比低介电常数膜31，41，51，61的热导率更高的热导率的材料制成的情况下，由线圈层部分21产生的热量可经由防护层110散发。

图13所示的半导体装置例如可按照以下方式形成。

在通过图4A至4E所示步骤形成第一至第四构件30，40，50，60中每一个的情况下，通过丝网印刷技术掩模沉积或类似技术形成布线部分32，42，52，62以及防护层110的部分。在这种情况下，形成防护层110的部分，以包围布线部分32，42，52，62和导电部分33，43，53，63并沿垂直于支承基板80的表面的方向经过各个构件30，40，50，60。

进一步地，在图5A和5C所示步骤中，形成于第一至第四构件30，40，50，60中的防护层110的部分相互连接。

此外，当顶盖层部分100通过图12A和12B所示的步骤形成时，形成沿垂直于支承基板80的表面的方向延伸的防护层110的部分和遮盖防护层110的部分的防护层110的一部分、即平行于支承基板80的表面延伸的一部分。尔后，在图12C所示步骤中，形成在线圈层部分21中的防护层110的部分和形成在顶盖层部分100中的防护层110的部分相互连接。具有顶盖层部分100的线圈层部分21放置在电路板10上。因此，制造图13所示的半导体装置。

图14所示的半导体装置与图13所示的半导体装置类似，但是另外具有保护元件120。保护元件120包围线圈层部分21的侧面和与电路板10相反的、线圈层部分21的端面。保护元件120由包含例如铁氧体的磁性材料的绝缘材料制成。

保护元件120限制线圈20产生的磁通量发射到外部并防止线圈层部分21外部的磁通量进入线圈层部分21。相对于图13所示的半导体装置，图14所示的半导体装置通过利用旋转涂布技术或类似技术将保护元件120沉积在线圈层部分21的表面上制造。

图15所示的半导体装置用作具有两个线圈20的噪音消除变换器。本发明适用于这种半导体装置的制造方法。

图15所示的半导体装置具有两个线圈20。第一至第四构件30，40，50，60设有导电部分36，46，56，66。顶盖层部分100具有导电部分102。导电部分36、46、56、66、102用于电连接与另一线圈20相比更远离电路板10设置的线圈20中的一个和电路板10。

顶盖层部分100进一步设有用于电连接两个线圈20的导电部分63的导电部分103。连接层130结合至与另一个第一构件30相比更远离电路板10设置的第一构件30中的一个。连接层130包括连接布线部分131和连接布线部分132。

连接布线部分131连接第一连接部分32a和布线部分32。连接布线部分132电连接导电部分33和导电部分36。与图14所示的半导体装置类似，线圈层部分21被保护元件120覆盖。

图15所示的半导体装置按照以下方式制造。

首先，制备图12C所示的两个线圈涂层部分21。邻近顶盖层部分100的支承基板80和可移除层81从每一个线圈层部分21移除。制备每一个顶盖层部分100，以使得与第四构件60相反的连接布线部分70的部分被低介电常数膜71覆盖。此外，在第一至第四构件30，40，50，60中，形成导电部分36，46，56，66。在顶盖层部分100中形成导电部分102。

每个顶盖层部分100相对于相应线圈层部分21设置。接着，线圈层部分21和顶盖层部分100在施加压力的同时相互结合。尔后，移除一个支承基板80和一个可移除层81，连接层130沉积在已经移除支承基板80和可移除层81的表面上。

第一连接部分32a和布线部分32通过连接布线部分131相互连接。导电部分33和导电部分36通过连接布线部分132相互连接。尔后，线圈层部分21被放置在电路板10上，并且沉积保护元件120，以包围线圈层部分21。通过这种方式，制造图15所示的半导体装置。

与图14所示的半导体装置类似，图15所示的半导体装置可以采用防护层110。

相对于图15所示的半导体装置，图16所示的半导体装置另外具有在线圈20内部沿第一至第四构件30，40，50，60的层叠方向延伸的磁性元件140。磁性元件140设置在与线圈20内部产生的磁力线相同的方向上。因此，磁力线可以有效地经过磁性元件140。因而，与线圈20内部没有磁性元件140的半导体装置相比，线圈20的感抗可以提高。

图16所示的半导体装置例如可按照以下方式制造。

当第一至第四构件30，40，50，60中的每一个通过图4A至4E所示步骤形成时，形成布线部分32，42，52，62以及磁性元件140的一部分。在图5A和5C所示步骤中，形成于第一至第四构件30，40，50，60中的磁性元件140部分相互连接。因此，磁性元件140形成在线圈20内部。

在上述实施例中，每个构件30、40、50、60的布线部分32、42、52、62具有从内部位置向外部位置缠绕的螺旋形状。然而，布线部分32、42、52、62的形状不局限于螺旋形状。图17是根据另一个实施例的半导体装置的第一构件30的平面图。在这种情况下，第二至第四构件30，40，50，60具有与图17所示的第一构件30相同的形状。

如图17所示，布线部分32具有L形。第二至第四构件40，50，60中的每一个的布线部分42，52，62具有与第一构件30的布线部分32类似的L形。第一至第四构件30、40、50、60相互结合，因此使得相邻两个部件之间的布线部分形成环状。

在这种情况下，在除了相邻两个部件之间的连接部分以外的区域布线部分不彼此相对。因此，可以减小相邻布线部分之间的寄生电容，由此Q值可改善。

每个布线部分32，42，52，62可以具有任何其他形状，例如半圆形或V形。

在某些上述实施例中，线圈层部分21由四个构件30，40，50，60构成。然而，线圈层部分21中的构件数目不局限于四个。

例如，线圈层部分21可由六个构件构成。在这种情况下，例如，制备图5B所示的第一层叠主体90和图5D所示的线圈层部分21，然后使其相互结合。因此，可形成具有六个构件的线圈层部分21。

作为另一个实例，制备图5B所示的第一层叠主体90和图4D所示的主体并将其相互结合。因此，可形成具有三个构件的线圈层部分21。

作为进一步的另一个实施例，可以通过相互结合图5D所示的两个层叠主体形成具有八个构件的线圈层部分21。作为又一个实施例，可以通过制备具有八个构件的两个层叠主体并使其相互结合形成具有十六个构件的线圈层部分21。

在上述每一个实施例的半导体装置中，第一至第四构件30，40，50，60可设有传热元件，该传热元件由具有比低介电常数膜31，41，51，61的导热率高的导热率的材料制成。当形成第一至第四构件30，40，50，60时，传热元件可形成在布线部分32，42，52，62的外部区域上。在这种半导体装置中，线圈层部分21产生的热量可通过传热元件很容易地散发到线圈层部分21外部。

设在第一至第四构件30，40，50，60和支承基板80之间的可移除层81可由紫外线固化树脂制成并通过具有不同波长的紫外线光固化。在这种情况下，当一个可移除层81固化时，例如在图5B所示步骤中，不太可能固化另一个可移除层81。

在上述实施例中，如果将绝缘膜用作可移除层81，可通过蚀刻、抛光或类似方法移除支承基板80。

在上述实施例中，为了形成第一构件30，形成布线部分32和导电部分33b，然后分别在布线部分32和导电部分33b上方形成第二连接部分32b和导电部分33c。尔后，沉积低介电常数膜31，以使得第二连接部分32b和导电部分33c从低介电常数膜31暴露。分别以类似方式形成第二至第四构件40，50，60。替换地，构件30，40，50，60按照以下方式形成。

例如，在图4C所示步骤之后，沉积低介电常数膜31，以使得部分布线部分32和与支承基板80相反的部分导电部分33b从低介电常数膜31暴露，然后将绝缘膜放置在低介电常数膜31上。尔后，在形成导电部分33c和第二连接部分32b的位置，在绝缘膜中形成接触孔。导电部分33a和第二连接部分32b通过丝网印刷技术、掩模沉积技术或类似技术形成在接触孔内。通过这种方式可形成第一构件30。

在这种情况下，绝缘膜可比低介电常数膜31硬。因此，即使在像第二和第三实施例形成凹槽34，44的情况下，不太可能的是凹槽34在第一构件30和第二构件40相互结合时变形。因而，可减少各产品之间容纳空间35的尺寸变化。

已经以第一构件30为例进行了描述。上述结构可以类似地用于第二和第三构件40，50中。在第一层叠主体90形成后，凹槽44形成在第二构件40中。在这种情况下，例如，比低介电常数膜41硬的绝缘膜沉积在与第一构件30相反的第二构件40的第一表面上。然后，在绝缘膜中形成接触孔，从而暴露第一连接部分42a和导电部分43。此外，凹槽44形成在绝缘膜中。尔后，金属膏嵌入接触孔内。相应地，形成具有由绝缘膜制成的表面的第二构件40。

在第二实施例中，凹槽34形成在面对第二构件40的第一构件30的第二表面上。凹槽44形成在面对第三构件50的第二构件40的第一表面上。凹槽54形成在面对第四构件60的第三构件50的第二表面上。

可替换地，凹槽可形成在面对第一构件30的第二构件40的第二表面上、面对第二构件40的第三构件50的第一表面上和面对第三构件50的第四构件60的第二表面上。也就是说，只要在相邻构件之间形成容纳空间，凹槽可形成在相邻的两个构件中的任一个内。

作为另一个实例，凹槽可形成在两个相邻构件中。例如，凹槽34形成在面对第二构件40的第一构件30的第二表面上，以及凹槽形成在面对第一构件30的第二构件40的第二表面上。此外，在这种情况下，凹槽以类似方式形成于第二构件40和第三构件50之间以及第三构件50和第四构件60之间。

可通过结合第二实施例和第三实施例形成半导体装置。例如，以与第二实施例类似的方式形成多个凹槽34，但是以与第三实施例类似的方式形成单个凹槽44和单个凹槽54。

在第二和第三实施例中，每个凹槽34，44，54可形成在与各布线部分32，42，52相对的第一区域外部的区域中。即使凹槽34，44，54形成在与布线部分32，42，52相对的第一区域以外的区域中，与不具有凹槽34，44，54，64的情况相比，除了第一至第四构件30，40，50，60之间的容纳空间之外的区域内存在的气泡减少。

进一步地，可以通过将第四实施例与第二实施例和第三实施例中的一个或两个结合形成半导体装置。例如，根据第二实施例的半导体装置可以具有顶盖层部分100。此外，根据第三实施例的半导体装置可以具有顶盖层部分100。也就是说，可以通过以各种不同方式结合上述实施例实现本发明。

其他优点和变型对本领域的普通技术人员而言是容易想到的。因此，本发明广义上并不局限于图示和所述的具体细节、代表性装置和图示实例。

Claims

1.一种半导体装置的制造方法，该半导体装置具有位于板（10）上的线圈（20），该线圈（20）限定出与垂直于该板（10）的平面的方向平行的轴线，该方法包括：

制备两个分别具有平坦表面的支承基板（80）；

在每个支承基板（80）的平坦表面上形成构件（30，40，50，60），所述构件（30，40，50，60）包括具有预定图案的布线部分（32，42，52，62）和包围布线部分（32，42，52，62）的绝缘膜（31，41，51，61），布线部分（32，42，52，62）设有从绝缘膜（31，41，51，61）暴露的连接部分（32a，32b，42a，42b，52a，52b，62a，62b）；以及

形成线圈层部分（21），所述线圈层部分（21）具有层叠的构件（30，40，50，60）和位于层叠的构件（30，40，50，60）的相反端部的支承基板（80），并且其中包括由通过连接部分（32a，32b，42a，42b，52a，52b，62a，62b）相互连接的布线部分（32，42，52，62）构成的线圈（20），线圈层部分（21）的形成包括：

使形成在支承基板（80）上的构件（30，40，50，60）相对；以及

使构件（30，40，50，60）相互结合，从而使得在支承基板（80）的平坦表面相互平行的条件下，在施加压力的同时，布线部分（32，42，52，62）通过连接部分（32a，32b，42a，42b，52a，52b，62a，62b）相互连接，

移除位于所述线圈层部分（21）的相反端部处的支承基板（80）中的一个；

将所述线圈层部分（21）安装在所述板（10）上，以使得已经移除所述支承基板（80）中的一个的所述线圈层部分（21）的端部与所述板（10）相对；以及

移除支承基板（80）中的另一个，

构件（30，40，50，60）的形成包括在形成于支承基板（80）上的所述构件（30，40，50，60）中的至少一个的表面上形成第一凹槽（34，54），所述表面位于与相应的支承基板（80）所在侧相反的一侧，以及

在构件（30，40，50，60）的结合中，构件（30，40，50，60）被结合，从而使得通过位于构件（30，40，50，60）之间的凹槽（34，54）提供容纳空间（35，55）。

2.根据权利要求1所述的制造方法，其特征在于，

在所述表面上形成第一凹槽（34，54）的步骤中，第一凹槽（34，54）形成在除了连接部分（32b，52b）从中暴露的部分之外的与布线部分（32，52）相对的区域中。

3.根据权利要求1所述的制造方法，其特征在于，

在所述表面上形成第一凹槽（34，54）的步骤中，第一凹槽（34，54）形成在与线圈（20）的内部对应的区域中。

4.根据权利要求1所述的制造方法，其特征在于，

在所述表面上形成第一凹槽（34，54）的步骤中，第一凹槽（34，54）形成为连续形状，其在构件（30，40，50，60）的外端具有开口，以实现容纳空间（35，55）与线圈层部分（21）的外部之间的连通。

5.根据权利要求1所述的制造方法，其特征在于，

在层叠的构件（30，40，50，60）的相反端部具有支承基板（80）的线圈层部分（21）为第一层叠主体（90），以及

线圈层部分（21）的形成进一步包括：

形成作为第二层叠主体（91）的另一个线圈层部分（21）；

从第一层叠主体（90）移除一个支承基板（80）；

从第二层叠主体（91）移除一个支承基板（80）；

使已经移除支承基板（80）的第一层叠主体（90）的表面和已经移除支承基板（80）的第二层叠主体（91）的表面彼此相对；以及

在施加压力的同时使第一层叠主体（90）的表面和第二层叠主体（91）的表面相互结合。

6.根据权利要求5所述的制造方法，其特征在于，

线圈层部分（21）的形成进一步包括：

在第一层叠主体（90）的表面和第二层叠主体（91）的表面结合之前，在第一层叠主体（90）的表面和第二层叠主体（91）的表面中的至少一个上形成第二凹槽（44），其中，

在第一层叠主体（91）的表面和第二层叠主体（91）的表面的结合中，第一层叠主体（91）的表面和第二层叠主体（91）的表面结合，从而使得通过位于第一层叠主体（90）和第二层叠主体（91）之间的第二凹槽（44）提供容纳空间（45）。

7.根据权利要求6所述的制造方法，其特征在于，

在第二凹槽（44）的形成中，第二凹槽（44）形成在除了连接部分（42a）从中暴露的部分之外的与构件（40）的布线部分（42）相对的区域中，该构件（40）提供第一层叠主体（90）和第二层叠主体（91）中的至少一个的表面。

8.根据权利要求6所述的制造方法，其特征在于，

在第二凹槽（44）的形成中，第二凹槽（44）形成在与线圈（20）的内部对应的区域中。

9.根据权利要求6所述的制造方法，其特征在于，

在第二凹槽（44）的形成中，第二凹槽（44）形成为连续形状，其在构件（40）的外端具有开口，以实现容纳空间（45）与第二线圈层主体（90，91）的外部之间的连通。

10.根据权利要求1所述的制造方法，其特征在于，

在构件（30，40，50，60）的形成中，使布线部分（32，42，52，62）形成为在所述构件（30，40，50，60）之间具有相同图案。

11.根据权利要求1所述的制造方法，其特征在于，进一步包括：

在每个支承基板（80）的表面上沉积可移除层（81），其中，

在构件（30，40，50，60）的形成中，构件（30，40，50，60）形成在可移除层（81）上。

12.根据权利要求1所述的制造方法，其特征在于，

构件（30，40，50，60）的形成包括在布线部分（32，42，52，62）的外周上形成导电部分（33，43，53，63），该导电部分（33，43，53，63）沿垂直于支承基板（80）的平坦表面的方向经过所述构件（30，40，50，60），

线圈层部分（21）的形成进一步包括使构件（30，40，50，60）的导电部分（33，43，53，63）相互连接，

该制造方法进一步包括：

形成顶盖层部分（100），该顶盖层部分（100）包括用于电连接导电部分（33，43，53，63）和位于支承基板（80）上的线圈（20）的连接布线部分（70）；

从线圈层部分（21）移除一个支承基板（80）；

将顶盖层部分（100）放置在已经移除支承基板（80）的线圈层部分（21）的表面上，从而使得构件（30，40，50，60）的导电部分（33，43，53，63）通过连接布线部分（70）电连接到线圈层部分（21）。

13.根据权利要求1所述的制造方法，其特征在于，

构件（30，40，50，60）的形成包括在布线部分（32，42，52，62）的周边上形成部分防护层（110），以及

线圈层部分（21）的形成进一步包括连接所述构件（30，40，50，60）的所述部分防护层（110）。

14.根据权利要求1所述的制造方法，其特征在于，进一步包括：

在形成线圈层部分（21）之后，利用由磁性材料制成的保护元件（120）至少包围线圈层部分（21）的侧面和端面，所述端面相对于构件（30，40，50，60）的层叠方向位于线圈层部分（21）的一端。

15.根据权利要求1所述的制造方法，其特征在于，

构件（30，40，50，60）的形成包括在布线部分（32，42，52，62）的外周上沉积传热元件，该传热元件具有比绝缘膜（31，41，51，61）高的导热率。

16.一种半导体装置，其包括：

具有表面的板（10）；以及

设置在该板（10）的表面上的线圈层部分（21），该线圈层部分（21）由多个构件（30，40，50，60）构成并且其中包括限定出沿着与板（10）的表面垂直的方向的轴线的线圈（20），其中，

每个构件（30，40，50，60）包括具有预定图案的布线部分（32，42，52，62）和包围该布线部分（32，42，52，62）的绝缘膜（31，41，51，61），

布线部分（32，42，52，62）设有从该绝缘膜（31，41，51，61）暴露的连接部分（32a，32b，42a，42b，52a，52b，62a，62b），

线圈（20）由通过连接部分（32a，32b，42a，42b，52a，52b，62a，62b）相互连接的布线部分（32，42，52，62）构成，

线圈层部分（21）通过使设置在支承基板（80）的表面上的构件（30，40，50，60）相互结合形成，从而使得在保持支承基板（80）的表面相互平行的同时，布线部分（32，42，52，62）通过连接部分（32a，32b，42a，42b，52a，52b，62a，62b）相互连接，

线圈层部分（21）具有位于相邻构件（30，40，50，60）之间的容纳空间（35，45，55，65），以及

该容纳空间（35，45，55，65）由位于相邻构件（30，40，50，60）中的至少一个的表面上的凹槽（34，44，54，64）提供。

17.根据权利要求16所述的半导体装置，其特征在于，

所述凹槽（34，44，54，64）位于除了连接部分（32a，32b，42a，42b，52a，52b，62a，62b）从中暴露的部分之外的与布线部分（32，42，52，62）相对的区域中。

18.根据权利要求16或17所述的半导体装置，其特征在于，

所述凹槽（34，44，54，64）位于与线圈（20）的内部对应的区域中。

19.根据权利要求16或17所述的半导体装置，其特征在于，

所述凹槽（34，44，54，64）具有连续形状，其在构件（30，40，65）的外端具有开口，该开口实现容纳空间（35，45，55，65）与线圈层部分（21）的外部之间的连通。