JP5949300B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5949300B2 JP5949300B2 JP2012176103A JP2012176103A JP5949300B2 JP 5949300 B2 JP5949300 B2 JP 5949300B2 JP 2012176103 A JP2012176103 A JP 2012176103A JP 2012176103 A JP2012176103 A JP 2012176103A JP 5949300 B2 JP5949300 B2 JP 5949300B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- metal film
- forming
- coil layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 193
- 229910052751 metal Inorganic materials 0.000 claims description 147
- 239000002184 metal Substances 0.000 claims description 140
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000000470 constituent Substances 0.000 claims description 35
- 230000005496 eutectics Effects 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 238000000926 separation method Methods 0.000 claims description 11
- 239000006023 eutectic alloy Substances 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- 239000002904 solvent Substances 0.000 description 12
- 238000007650 screen-printing Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910017743 AgSi Inorganic materials 0.000 description 1
- 229910017132 AlSn Inorganic materials 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
そして、請求項1に記載の発明では、剥離工程では、コイル層の一方の端部に備えられた支持基板上に形成された金属膜を液化温度未満に保持しつつ、コイル層の他方の端部に備えられた支持基板上に形成された金属膜を液化温度以上に加熱した後に液化温度未満まで冷却し、金属膜が固層である状態でコイル層の他方の端部に備えられた支持基板を剥離することを特徴としている。
また、請求項2に記載の発明では、剥離工程では、コイル層の一方の端部に備えられた支持基板を冷却しつつコイル層の他方の端部に備えられた支持基板を加熱することにより、コイル層の一方の端部に備えられた支持基板上に形成された金属膜を液化温度未満に保持しつつ、コイル層の他方の端部に備えられた支持基板上に形成された金属膜を液化温度以上に加熱してコイル層から他方の端部に備えられた支持基板を剥離することを特徴としている。
そして、請求項3に記載の発明では、剥離工程では、コイル層の一方の端部に備えられた支持基板上に形成された金属膜を液化温度未満に保持しつつ、コイル層の他方の端部に備えられた支持基板上に形成された金属膜を液化温度以上に加熱することにより、コイル層から他方の端部に備えられた支持基板を剥離し、金属膜を形成する工程では、加熱された後に冷却されることで共晶合金膜(81b)を構成する複数種の金属元素を含む共晶金属膜(81a)を形成することを特徴としている。
さらに、請求項5に記載の発明では、剥離工程では、コイル層の一方の端部に備えられた支持基板上に形成された金属膜を液化温度未満に保持しつつ、コイル層の他方の端部に備えられた支持基板上に形成された金属膜を液化温度以上に加熱することにより、コイル層から他方の端部に備えられた支持基板を剥離し、金属膜を形成する工程では、単一の元素で構成される単一金属膜を形成する工程と、単一金属膜上に、加熱された後に冷却されることで当該単一金属膜と共晶接合される金属元素を含む調整膜(81c)を形成する工程と、を行うことを特徴としている。
本発明の第1実施形態について図面を参照しつつ説明する。図1に示されるように、半導体装置は、回路基板10の上に、コイル20を有するコイル層21が搭載されて構成されている。なお、本実施形態では、回路基板10が本発明の基板に相当している。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して金属膜81の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。なお、図8(a)は上記図4(a)の工程に相当する断面図であり、図8(b)は上記図5(b)の工程に相当する断面図であって支持基板80を剥離する前の状態を示した図である。
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して金属膜81の構成を変更したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。なお、図9(a)は上記図4(a)の工程に相当する断面図であり、図9(b)は上記図5(b)の工程に相当する断面図であって支持基板80を剥離する前の状態を示した図である。
以上説明したように、本実施形態では、共晶金属膜81a上に調整膜81cを備えている。このため、調整膜81cの厚さや組成を適宜変更することによって共晶合金膜81bの組成を容易に変更することができ、液化温度も容易に変更することができる。したがって、設計の自由度を向上させることができる。
上記各実施形態では、図5(e)〜図5(g)に示されるように、両端に支持基板80を備えるコイル層21を形成した後、第4構成部材60側の支持基板80を除去して新たに分離層100を備えた保持基板101を配置しているが、次のようにしてもよい。すなわち、両端に支持基板80を備えるコイル層21を形成した後、第1構成部材30側の支持基板80を除去し、コイル層21を第4構成部材60側の支持基板80にて保持しつつ回路基板10に搭載してもよい。
20 コイル
21 コイル層
30 第1構成部材
40 第2構成部材
50 第3構成部材
60 第4構成部材
80 支持基板
81 金属膜
82 バリア膜
83 剥離層
Claims (7)
- 基板(10)上にコイル(20)を内部に含むコイル層(21)が搭載されてなる半導体装置の製造方法において、
一面を有する支持基板(80)を二枚用意する工程と、
前記支持基板それぞれの前記一面上に剥離層(83)を形成する剥離層形成工程と、
前記支持基板それぞれに前記剥離層を介して、所定パターンの配線部(32〜62)と、前記配線部を覆う絶縁膜(31〜61)と、前記配線部に備えられ、前記絶縁膜から露出する接続部(32a、32b〜62a、62b)と、を組として構成される構成部材(30〜60)を一組形成する工程と、
二枚の前記支持基板に配置された前記構成部材を対向させて配置し、前記支持基板を保持しつつ加圧しながら貼り合わせ、前記構成部材それぞれの前記配線部を前記接続部を介して連結する工程を行うことにより、前記配線部および前記接続部で構成される前記コイルを内部に含み、積層方向の両端部分に前記支持基板が備えられた前記コイル層を形成する工程と、
前記コイル層から前記支持基板を選択的に剥離する剥離工程と、
前記コイル層を前記基板上に搭載する搭載工程と、を行い、
前記剥離層形成工程では、金属膜を形成する工程と、前記金属膜上に金属元素が拡散されないバリア膜を形成する工程と、を行い、
前記剥離工程では、前記コイル層の一方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度未満に保持しつつ、前記コイル層の他方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度以上に加熱した後に液化温度未満まで冷却し、前記金属膜が固層である状態で前記コイル層の他方の端部に備えられた前記支持基板を剥離することを特徴とする半導体装置の製造方法。 - 基板(10)上にコイル(20)を内部に含むコイル層(21)が搭載されてなる半導体装置の製造方法において、
一面を有する支持基板(80)を二枚用意する工程と、
前記支持基板それぞれの前記一面上に剥離層(83)を形成する剥離層形成工程と、
前記支持基板それぞれに前記剥離層を介して、所定パターンの配線部(32〜62)と、前記配線部を覆う絶縁膜(31〜61)と、前記配線部に備えられ、前記絶縁膜から露出する接続部(32a、32b〜62a、62b)と、を組として構成される構成部材(30〜60)を一組形成する工程と、
二枚の前記支持基板に配置された前記構成部材を対向させて配置し、前記支持基板を保持しつつ加圧しながら貼り合わせ、前記構成部材それぞれの前記配線部を前記接続部を介して連結する工程を行うことにより、前記配線部および前記接続部で構成される前記コイルを内部に含み、積層方向の両端部分に前記支持基板が備えられた前記コイル層を形成する工程と、
前記コイル層から前記支持基板を選択的に剥離する剥離工程と、
前記コイル層を前記基板上に搭載する搭載工程と、を行い、
前記剥離層形成工程では、金属膜を形成する工程と、前記金属膜上に金属元素が拡散されないバリア膜を形成する工程と、を行い、
前記剥離工程では、前記コイル層の一方の端部に備えられた前記支持基板を冷却しつつ前記コイル層の他方の端部に備えられた前記支持基板を加熱することにより、前記コイル層の一方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度未満に保持しつつ、前記コイル層の他方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度以上に加熱して前記コイル層から前記他方の端部に備えられた前記支持基板を剥離することを特徴とする半導体装置の製造方法。 - 基板(10)上にコイル(20)を内部に含むコイル層(21)が搭載されてなる半導体装置の製造方法において、
一面を有する支持基板(80)を二枚用意する工程と、
前記支持基板それぞれの前記一面上に剥離層(83)を形成する剥離層形成工程と、
前記支持基板それぞれに前記剥離層を介して、所定パターンの配線部(32〜62)と、前記配線部を覆う絶縁膜(31〜61)と、前記配線部に備えられ、前記絶縁膜から露出する接続部(32a、32b〜62a、62b)と、を組として構成される構成部材(30〜60)を一組形成する工程と、
二枚の前記支持基板に配置された前記構成部材を対向させて配置し、前記支持基板を保持しつつ加圧しながら貼り合わせ、前記構成部材それぞれの前記配線部を前記接続部を介して連結する工程を行うことにより、前記配線部および前記接続部で構成される前記コイルを内部に含み、積層方向の両端部分に前記支持基板が備えられた前記コイル層を形成する工程と、
前記コイル層から前記支持基板を選択的に剥離する剥離工程と、
前記コイル層を前記基板上に搭載する搭載工程と、を行い、
前記剥離層形成工程では、金属膜を形成する工程と、前記金属膜上に金属元素が拡散されないバリア膜を形成する工程と、を行い、
前記剥離工程では、前記コイル層の一方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度未満に保持しつつ、前記コイル層の他方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度以上に加熱することにより、前記コイル層から前記他方の端部に備えられた前記支持基板を剥離し、
前記金属膜を形成する工程では、加熱された後に冷却されることで共晶合金膜(81b)を構成する複数種の金属元素を含む共晶金属膜(81a)を形成することを特徴とする半導体装置の製造方法 - 前記金属膜を形成する工程では、前記共晶金属膜上に、加熱された後に冷却されることで前記共晶金属膜と共晶接合される金属元素を含む調整膜(81c)を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
- 基板(10)上にコイル(20)を内部に含むコイル層(21)が搭載されてなる半導体装置の製造方法において、
一面を有する支持基板(80)を二枚用意する工程と、
前記支持基板それぞれの前記一面上に剥離層(83)を形成する剥離層形成工程と、
前記支持基板それぞれに前記剥離層を介して、所定パターンの配線部(32〜62)と、前記配線部を覆う絶縁膜(31〜61)と、前記配線部に備えられ、前記絶縁膜から露出する接続部(32a、32b〜62a、62b)と、を組として構成される構成部材(30〜60)を一組形成する工程と、
二枚の前記支持基板に配置された前記構成部材を対向させて配置し、前記支持基板を保持しつつ加圧しながら貼り合わせ、前記構成部材それぞれの前記配線部を前記接続部を介して連結する工程を行うことにより、前記配線部および前記接続部で構成される前記コイルを内部に含み、積層方向の両端部分に前記支持基板が備えられた前記コイル層を形成する工程と、
前記コイル層から前記支持基板を選択的に剥離する剥離工程と、
前記コイル層を前記基板上に搭載する搭載工程と、を行い、
前記剥離層形成工程では、金属膜を形成する工程と、前記金属膜上に金属元素が拡散されないバリア膜を形成する工程と、を行い、
前記剥離工程では、前記コイル層の一方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度未満に保持しつつ、前記コイル層の他方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度以上に加熱することにより、前記コイル層から前記他方の端部に備えられた前記支持基板を剥離し、
前記金属膜を形成する工程では、単一の元素で構成される単一金属膜を形成する工程と、前記単一金属膜上に、加熱された後に冷却されることで当該単一金属膜と共晶接合される金属元素を含む調整膜(81c)を形成する工程と、を行うことを特徴とする半導体装置の製造方法 - 前記コイル層を形成する工程では、二枚の前記支持基板に配置された前記構成部材を対向させて配置した後に加圧しながら貼り合わせることにより、積層方向の両端部分に前記支持基板を備えた積層体を二つ用意する工程と、二つの前記積層体それぞれに対して前記剥離工程を行い、前記積層体の他方の端部に備えられた前記支持基板を選択的に剥離する工程と、前記積層体のうち前記支持基板が剥離された側を対向させて配置し、前記支持基板を保持しつつ加圧しながら貼り合わせる工程と、を含むことを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
- 前記コイル層を搭載する工程の前に、前記支持基板を選択的に除去した前記コイル層の他方の端部に、化学変化することで接着性が低下する分離層(100)を介して保持基板(101)を配置する工程と、前記コイル層の一方の端部に備えられた前記支持基板上に形成された前記金属膜を液化温度以上に加熱して当該支持基板を剥離する工程と、を行い、
前記搭載工程では、前記コイル層を前記保持基板によって保持しつつ前記基板上に搭載することを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012176103A JP5949300B2 (ja) | 2012-08-08 | 2012-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012176103A JP5949300B2 (ja) | 2012-08-08 | 2012-08-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014036094A JP2014036094A (ja) | 2014-02-24 |
JP5949300B2 true JP5949300B2 (ja) | 2016-07-06 |
Family
ID=50284904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012176103A Active JP5949300B2 (ja) | 2012-08-08 | 2012-08-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5949300B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6500635B2 (ja) * | 2015-06-24 | 2019-04-17 | 株式会社村田製作所 | コイル部品の製造方法およびコイル部品 |
US10763031B2 (en) * | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
JP6777698B2 (ja) * | 2018-09-11 | 2020-10-28 | 株式会社村田製作所 | コイル部品 |
WO2023053628A1 (ja) * | 2021-09-30 | 2023-04-06 | Tdk株式会社 | コイル部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267022A (ja) * | 1993-03-12 | 1994-09-22 | Ricoh Co Ltd | 薄膜磁気ヘッド及び薄膜磁気ヘッド形成方法 |
JP4610515B2 (ja) * | 2006-04-21 | 2011-01-12 | 株式会社半導体エネルギー研究所 | 剥離方法 |
JP5110178B2 (ja) * | 2010-04-13 | 2012-12-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2012
- 2012-08-08 JP JP2012176103A patent/JP5949300B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014036094A (ja) | 2014-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981712B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
TWI413475B (zh) | 電氣結構製程及電氣結構 | |
JP5110178B2 (ja) | 半導体装置およびその製造方法 | |
JP2011009686A5 (ja) | ||
JP5949300B2 (ja) | 半導体装置の製造方法 | |
JP6029958B2 (ja) | 配線基板の製造方法 | |
US9451696B2 (en) | Embedded architecture using resin coated copper | |
TWI465163B (zh) | 具有內建加強層之凹穴基板及其製造方法 | |
TWI466610B (zh) | 封裝結構及其製作方法 | |
TW201438537A (zh) | 配線基板的製造方法 | |
JP4844168B2 (ja) | 部品接合方法および部品積層方法 | |
JP2007035865A (ja) | 半導体パッケージとその製造方法 | |
JP4621595B2 (ja) | 半導体装置の製造方法 | |
JP4398683B2 (ja) | 多層配線基板の製造方法 | |
JP5225451B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5372112B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP7119583B2 (ja) | プリント配線板およびその製造方法 | |
JP2017034074A (ja) | 半導体装置 | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
TWI425900B (zh) | 無核心基板之製造方法及電路薄板之製造方法 | |
JP7187821B2 (ja) | プリント配線板およびその製造方法 | |
JP5944493B2 (ja) | 円盤状コイルおよび円盤状コイルの製造方法 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
JP5593625B2 (ja) | 多層配線基板の製造方法 | |
JP4622449B2 (ja) | 電子部品内蔵基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5949300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |