CN102222457A - 定时控制器及具有其的液晶显示器 - Google Patents

定时控制器及具有其的液晶显示器 Download PDF

Info

Publication number
CN102222457A
CN102222457A CN2011101310887A CN201110131088A CN102222457A CN 102222457 A CN102222457 A CN 102222457A CN 2011101310887 A CN2011101310887 A CN 2011101310887A CN 201110131088 A CN201110131088 A CN 201110131088A CN 102222457 A CN102222457 A CN 102222457A
Authority
CN
China
Prior art keywords
clock signal
timing controller
phaselocked loop
flow data
video flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101310887A
Other languages
English (en)
Other versions
CN102222457B (zh
Inventor
王鑫
刘海峰
赵宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogix Semiconductor Beijing Inc
Analogix International LLC
Original Assignee
Analogix Semiconductor Beijing Inc
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogix Semiconductor Beijing Inc, Analogix International LLC filed Critical Analogix Semiconductor Beijing Inc
Priority to CN2011101310887A priority Critical patent/CN102222457B/zh
Priority to US13/503,744 priority patent/US9069397B2/en
Priority to JP2013514547A priority patent/JP2013535026A/ja
Priority to PCT/CN2011/078490 priority patent/WO2012155401A1/zh
Priority to KR1020117025172A priority patent/KR101327966B1/ko
Priority to TW100134954A priority patent/TW201248586A/zh
Publication of CN102222457A publication Critical patent/CN102222457A/zh
Application granted granted Critical
Publication of CN102222457B publication Critical patent/CN102222457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明提供了一种定时控制器及具有其的液晶显示器，其中，定时控制器包括：数据转换模块(10)，用于将输入的串行视频流数据转换为并行视频流数据；以及存储器(30)，用于存储并行视频流数据；还包括：输出模块(50)，与存储器(30)连接，用于生成预定时钟信号，并在预定时钟信号控制下输出并行视频流数据。应用本发明的技术方案，解决了现有技术中的定时控制器的输出视频流数据的速率受输入影响的问题。并且，由于输出的视频流数据由自身生成的时钟信号控制，解决了现有技术中的定时控制器锁定时间长的问题。

Description

定时控制器及具有其的液晶显示器
技术领域
本发明涉及液晶显示器领域，尤其涉及一种定时控制器及具有其的液晶显示器。
背景技术
定时控制器(TCON，Timing Controller)为液晶显示屏(LCD，Liquid Crystal Display)模块中的一个芯片，用于从视频信号处理装置(如多媒体处理器，或者图形处理器)接收视频流数据，并对视频流数据进行序列化处理，形成驱动多个源驱动(Source Driver)集成电路(IC)的驱动信号，从而使源驱动IC形成不同的数据电压以驱动显示平面板显示不同的图像。
图1示出了现有技术中的液晶显示屏的结构示意图。如图1所示，定时控制器TCON与多个源驱动集成电路(SDIC)连接。从图1所示的液晶显示屏结构可以看出，该显示屏中并没有单独设置时钟传输线路。也就是说，现有技术中的定时控制器(TCON，timing controller)通过数据传输线路传输视频流数据以及时钟信号。
现有技术中的这种不单独设置时钟传输线路的数据传输方式，使LCD显示屏的内数据的传输更加便捷。但是，由于现有技术中的这种设计方式，需要通过数据通道传输时钟信息，就使得源驱动集成电路(IC)内部就必须包括时钟数据恢复模块(CDR，clock-data recovery)。
通常情况下，时钟数据恢复模块采用相位锁相环(PLL，Phase Locked Loop)或者延迟锁相环((DLL，Delay Locked Loop)来实现。通常每个锁相环或者延迟锁相环的时钟信号的恢复时间(也称为锁定时间)大约为100us或者更长一些(与锁相环或者延迟锁相环的带宽有关)。因此，与专门传输时钟信息的传输线路相比，通过锁相环或者延迟锁相环来恢复时钟信号需要较长时间才能达到使时钟信号的传输达到稳定状态。
并且，若考虑到实际应用中的显示屏显示方式的不同，则通过锁相环或者延迟锁相环来恢复时钟信号所需要的时间也会不同。例如，在显示屏显示方式中的sDDRS模式下，由于采用通过降低更新速率的方式降低显示屏的能量消耗，因此当显示屏的时钟信号频率发生变化时，定时控制器与源驱动IC的传输接口的就需要更长的锁定时间。另外，当显示屏的显示模式发生变化时，定时控制器的锁定时间也会变长。例如，当显示屏从正常显示模式转变到蓝屏模式(fail safe mode)时，锁定时间也会增长。
图2示出了现有技术的定时控制器的结构示意图。在图2中，视频流的接收由LVDS接口实现(在具体的电路中可能为其他接口标准)。LVDS接口中的视频时钟信号作为MPLL的参考时钟，以产生不同相位的多个时钟。此多相位的多个时钟有两个目的，一个目的是可以作为接口的高速采样时钟以利用过采样原理接受接口部分的高速串行视频信号，另一个目的是利用多相位时钟作为展频时钟信号的调制来源。数据部分经正确采样后会被存储器存储，一般为一个视频行或多个视频行的有效视频数据。在定时器中利用存储器存储视频数据的目的主要为：利用存储器将数据由接收的视频时钟域转换为发送格式所需的时钟域；利用存储器将数据格式由接收的行格式转换为与驱动芯片接口的特定的格式。时钟信号经DSP的调制选择和DPLL的滤波后，即成为具有分布式频谱的展频时钟。此展频时钟经过最后的TXPLL进行频率改变后，生成具有发送格式所需要的速率，并具有展频特性的时钟，以驱动最后的数据发送。
由上所述，为了支持显示屏所需要的分布式频谱，目前的定时控制器中一般需要三个锁相环来产生分布式时钟信号，并且由于所有锁相环的参考时钟均来自输入的时钟，因此当输入时钟频率发生改变时，所有锁相环都需重新锁定新的频率。因此，此结构造成整个系统锁定时间很长。
同时，从图2示出的定时控制器的结构中可以看出，锁相环MPLL的输入端输入的参考时钟信号为视频信号处理装置(如多媒体处理器，或者图形处理器)通过差分信号输入单元(图2中示出的LVDS RX)，发送的像素时钟信号，定时控制器输出视频流数据的速率会受锁相环MPLL的输入端输入的像素时钟信号控制。像素时钟信号的频率值的不同，会使定时控制内部的锁相环的锁定时间不同，同时会使定时控制器在用于输出视频流数据的转换周期内的输出数据比特率发生变化。特别是当参考时钟频率的频率发生变化或者显示屏的显示模式发生时变化，由于锁相环需要在新的频率下重新锁定，因此定时控制器以及与定时控制器连接的源驱动集成电路就需要较长时间来重新锁定以适应新的频率，就会使得视频流数据在传输时所需要的稳定时间延长。
总之，锁定时间长且输出视频流数据的速率受输入影响为现有技术中无时钟传输线路的定时控制器存在的主要缺点，从而会使现有技术中这种无时钟传输线路的定时控制器的使用受到一定的制约。
发明内容
本发明旨在提供一种定时控制器及具有其的液晶显示器，以解决现有技术中的定时控制器锁定时间长且输出视频流数据的速率受输入影响的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种定时控制器，包括：数据转换模块，用于将输入的串行视频流数据转换为并行视频流数据；以及存储器，用于存储并行视频流数据；还包括：输出模块，与存储器连接，用于生成预定时钟信号，并在预定时钟信号控制下输出并行视频流数据。
进一步地，输出模块包括：时钟信号频率提供电路，提供预定时钟信号的频率值；第一锁相环，与时钟信号提供电路连接，用于根据预定时钟信号的频率值形成预定时钟信号；以及差分输出单元，与存储器以及第一锁相环连接，用于在预定时钟信号控制下输出包含并行视频流数据的差分输出信号。
进一步地，第一锁相环的输出端还连接至存储器，为存储器提供所述预定时钟信号。
进一步地，时钟信号频率提供电路包括：参考频率提供单元，与第一锁相环连接，为第一锁相环提供参考时钟信号频率值；频率生成单元，与第一锁相环连接，提供预定时钟信号的频率值。
进一步地，预定时钟信号的频率值tx_clk根据下式计算得出：tx_clk＝k*osc_clk，其中，k为预定的比例系数值，osc_clk为参考时钟信号频率值。
进一步地，数据转换模块包括：差分信号输入单元，接收输入的像素时钟信号；第二锁相环，输入端与差分信号输入单元连接，用于接收像素时钟信号，并形成多相位时钟信号发送至差分信号输入单元的时钟信号输入端，其中，差分信号输入单元还用于接收串行视频流数据，并基于多相位时钟信号形成并行视频流数据发送至存储器。
进一步地，差分信号输入单元还用于将多相位时钟信号发送至存储器。
根据本发明的另一方面，提供了一种液晶显示器，包括上述定时控制器。
应用本发明的技术方案，定时控制器输出的并行视频流数据受自身生成的时钟信号控制，也就是说定时控制器的输出频率由自身生成的时钟信号控制，从而解决了现有技术中的定时控制器的输出视频流数据的速率受输入影响的问题。并且，由于输出的视频流数据由自身生成的时钟信号控制，无论输入时钟频率如何变化，输出的频率均是固定的，因此采用本实施例中的定时控制器的结构也会在一定程度上缩短定时控制器的锁定时间，从而解决了现有技术中的定时控制器锁定时间长的问题。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有技术中的液晶显示屏的结构示意图；
图2示出了现有技术的定时控制器的结构示意图；
图3示出了根据本发明实施例一的定时控制器的原理示意图；以及
图4示出了根据本发明实施例二的定时控制器的原理示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
图3示出了根据本发明实施例一的定时控制器的原理示意图。如图3所示，定时控制器包括数据转换模块10、存储器30以及输出模块50。
其中，数据转换模块10用于将输入的串行视频流数据转换为并行视频流数据；与数据转换模块10连接的存储器30，用于存储并行视频流数据；而与存储器30连接的输出模块50，用于生成预定时钟信号，并在预定时钟信号控制下输出并行视频流数据。
并且，在本实施例中，数据转换模块10可以采用图2中示出的锁相环MPLL来实现，存储器30也可以采用图2中示出的存储器的结构。即数据转换模块10与存储器30均可以由现有技术中具有相同功能的器件来实现。
从图3中示出的定时控制器的结构中可以看出，定时控制器输出的并行视频流数据受自身生成的时钟信号控制，也就是说定时控制器的输出频率由自身生成的时钟信号控制，因此解决了现有技术中的定时控制器的输出视频流数据的速率受输入影响的问题。并且，由于输出的视频流数据由自身生成的时钟信号控制，无论输入时钟频率如何变化，输出的频率均是固定的，因此采用本实施例中的定时控制器的结构也会在一定程度上缩短定时控制器的锁定时间，从而解决了现有技术中的定时控制器锁定时间长的问题。
图4示出了根据本发明实施例二的定时控制器的原理示意图。如图4所示，输出模块50包括：时钟信号频率提供电路，提供预定时钟信号的频率值，作为第一锁相环53的参考输入时钟；第一锁相环53，与时钟信号提供电路连接，用于根据预定时钟信号的频率值产生所需要的具有展频特性的输出驱动时钟；以及差分输出单元55，与存储器30以及第一锁相环53连接，用于在预定时钟信号控制下按输出特定格式读出并整理视频流数据，并将视频流数据最终驱动为差分信号输出，以将视频数据传输给液晶驱动芯片。
具体地，从图4中示出的定时控制器的结构可以看出，时钟信号频率提供电路包括参考频率提供单元511以及频率生成单元513。其中，参考频率提供单元511，也就是图4中示出的振荡器(OSC，Oscillator)与第一锁相环53连接，为第一锁相环53提供参考时钟信号频率值，即为图4中示出的锁相环TXPLL提供本地时钟信号OSC；频率生成单元513，与第一锁相环53连接，为图4中示出的锁相环TXPLL提供预定时钟信号的频率值。
其中，在频率生成单元513中，预定时钟信号的频率值tx_clk根据下式计算得出：tx_clk＝k*osc_clk，其中，k为预定的比例系数值，osc_clk为参考时钟信号频率值。
即在本实施例中，采用由输出模块50自身生成的本地时钟信号作为其内部锁相环的参考时钟信号，从而使得输出模块50中的锁相环的参考时钟信号恒定，即使定时控制器输入端没有像素时钟信号或者显示屏的工作模式发生变化，输出模块50中的锁相环也将以恒定的频率正常工作。其中，预定时钟信号的频率值tx_clk通过公式tx_clk＝k*osc_clk获得。
若通过用于计算频率值的频率值计算模块来生成预定时钟信号的频率值tx_clk时，由于频率值计算模块一般采用数据处理芯片来实现，但用于进行频率值计算的数据处理芯片中很难精确表示非整数，因此公式tx_clk＝k*osc_clk变为tx_clk＝M/N*osc_clk，其中M和N为正整数，即通过用两个正整数相除的形式获得公式tx_clk＝k*osc_clk中的预定系数值。
并且，在本实施例中，数据转换模块10包括：差分信号输入单元11，接收输入的像素时钟信号；第二锁相环13，输入端与差分信号输入单元11连接，用于接收像素时钟信号，并形成多相位时钟信号发送至差分信号输入单元11的时钟信号输入端，其中，差分信号输入单元11还用于接收串行视频流数据，并基于多相位时钟信号形成并行视频流数据发送至存储器30。
即在本实施例中，差分信号输入单元11，即图4中示出的LVDS接收前端视频源发送的像素时钟信号Pixel_clk至锁相环MPLL生成多相位时钟信号发送至差分信号输入单元11。差分信号输入单元11基于在像素时钟信号Pixel_clk的控制下形成包括并行视频流数据的视频流数据信号发送至存储器30。存储器30接收通过第一锁相环53所形成的预定时钟信号，在该信号控制下通过差分输出单元55输出包含视频流数据的差分输出信号。需要强调的是，第一锁相环53完全可以输出具有展频特性的时钟供差分输出单元使用，以此来达到优化EMI(Electro Magnetic Interference，电磁干扰)的效果。因此，从图4中示出的定时控制器的结构可以看出，该结构能够实现现有的无时钟传输线路的定时控制器的所有功能，并且不会由于结构的优化而改变或削弱现有结构的优点。
但是从上面的分析中可以看出，图4中示出的定时控制器在实现现有的无时钟传输线路的定时控制器的所有功能的基础上，还能够以恒定的输出速率输出并行视频流数据，保证并行视频流数据以稳定的输出速率输出，因此解决了现有技术中的定时控制器的输出视频流数据的速率受输入影响的问题。
在本发明中还提供了一种液晶显示器，采用了上述实施例中示出的定时控制器。而液晶显示器的其他结构与现有技术中的显示器的结构相同，在此不再详细描述。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
定时控制器输出的并行视频流数据受自身生成的时钟信号控制，解决了现有技术中的定时控制器的输出视频流数据的速率受输入影响的问题。并且，由于输出的视频流数据由自身生成的时钟信号控制，无论输入时钟频率如何变化，输出的频率均是固定的，因此也会在一定程度上缩短定时控制器的锁定时间，从而解决了现有技术中的定时控制器锁定时间长的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种定时控制器，包括：
数据转换模块(10)，用于将输入的串行视频流数据转换为并行视频流数据；
以及存储器(30)，用于存储所述并行视频流数据；
其特征在于，还包括：
输出模块(50)，与所述存储器(30)连接，用于生成预定时钟信号，并在所述预定时钟信号控制下输出所述并行视频流数据。
2.根据权利要求1所述的定时控制器，其特征在于，所述输出模块(50)包括：
时钟信号频率提供电路，提供所述预定时钟信号的频率值；
第一锁相环(53)，与所述时钟信号提供电路连接，用于根据预定时钟信号的频率值形成所述预定时钟信号；以及
差分输出单元(55)，与所述存储器(30)以及所述第一锁相环(53)连接，用于在所述预定时钟信号控制下输出包含所述并行视频流数据的差分输出信号。
3.根据权利要求2所述的定时控制器，其特征在于，所述第一锁相环(53)的输出端还连接至所述存储器(30)，为所述存储器(30)提供所述预定时钟信号。
4.根据权利要求2或3所述的定时控制器，其特征在于，所述时钟信号频率提供电路包括：
参考频率提供单元(511)，与所述第一锁相环(53)连接，为所述第一锁相环(53)提供参考时钟信号频率值；
频率生成单元(513)，与所述第一锁相环(53)连接，提供所述预定时钟信号的频率值。
5.根据权利要求4所述的定时控制器，其特征在于，所述预定时钟信号的频率值tx_clk根据下式计算得出：
tx_clk＝k*osc_clk，
其中，k为预定的比例系数值，osc_clk为所述参考时钟信号频率值。
6.根据权利要求1至3中任一项所述的定时控制器，其特征在于，所述数据转换模块(10)包括：
差分信号输入单元(11)，接收输入的像素时钟信号；
第二锁相环(13)，输入端与所述差分信号输入单元(11)连接，用于接收所述像素时钟信号，并形成多相位时钟信号发送至所述差分信号输入单元(11)的时钟信号输入端，
其中，所述差分信号输入单元(11)还用于接收所述串行视频流数据，并基于所述多相位时钟信号形成所述并行视频流数据。
7.根据权利要求6所述的定时控制器，其特征在于，所述差分信号输入单元(11)还用于将所述多相位时钟信号发送至所述存储器(30)。
8.一种液晶显示器，其特征在于，包括权利要求1至7中任一项所述的定时控制器。
CN2011101310887A 2011-05-19 2011-05-19 定时控制器及具有其的液晶显示器 Active CN102222457B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2011101310887A CN102222457B (zh) 2011-05-19 2011-05-19 定时控制器及具有其的液晶显示器
US13/503,744 US9069397B2 (en) 2011-05-19 2011-08-16 Timing controller and liquid crystal display comprising the timing controller
JP2013514547A JP2013535026A (ja) 2011-05-19 2011-08-16 タイミングコントローラ及びそれを備える液晶ディスプレイ
PCT/CN2011/078490 WO2012155401A1 (zh) 2011-05-19 2011-08-16 定时控制器及具有其的液晶显示器
KR1020117025172A KR101327966B1 (ko) 2011-05-19 2011-08-16 타이밍 컨트롤러 및 이를 포함하는 ｌｃｄ
TW100134954A TW201248586A (en) 2011-05-19 2011-09-28 Timing controller and LCD using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101310887A CN102222457B (zh) 2011-05-19 2011-05-19 定时控制器及具有其的液晶显示器

Publications (2)

Publication Number Publication Date
CN102222457A true CN102222457A (zh) 2011-10-19
CN102222457B CN102222457B (zh) 2013-11-13

Family

ID=44778999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101310887A Active CN102222457B (zh) 2011-05-19 2011-05-19 定时控制器及具有其的液晶显示器

Country Status (6)

Country Link
US (1) US9069397B2 (zh)
JP (1) JP2013535026A (zh)
KR (1) KR101327966B1 (zh)
CN (1) CN102222457B (zh)
TW (1) TW201248586A (zh)
WO (1) WO2012155401A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111210785A (zh) * 2018-11-22 2020-05-29 拉碧斯半导体株式会社 显示装置以及数据驱动器
CN111710282A (zh) * 2020-07-02 2020-09-25 硅谷数模(苏州)半导体有限公司 时序控制器的控制方法、控制装置和数据传输系统
CN111857235A (zh) * 2020-07-20 2020-10-30 硅谷数模(苏州)半导体有限公司 门定时信号生成方法及装置
CN112053662A (zh) * 2019-06-05 2020-12-08 奇景光电股份有限公司 用来传送数据的方法、时序控制器以及显示系统
CN112216246A (zh) * 2019-07-11 2021-01-12 拉碧斯半导体株式会社 数据驱动器以及显示装置
US11574609B2 (en) 2018-11-22 2023-02-07 Lapis Semiconductor Co., Ltd. Display device and data driver

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9668367B2 (en) 2014-02-04 2017-05-30 Microsoft Technology Licensing, Llc Wearable computing systems
USD778770S1 (en) 2015-06-24 2017-02-14 Flexterra, Inc. Segment of wearable device having flexible display panel
USD778768S1 (en) 2015-06-24 2017-02-14 Flexterra, Inc. Segment of wearable device having flexible display panel
USD778769S1 (en) 2015-06-24 2017-02-14 Flexterra, Inc. Segment of wearable device having flexible display panel
USD807350S1 (en) 2015-07-02 2018-01-09 Flexterra, Inc. Wearable device having flexible display panel
KR102366952B1 (ko) * 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020901A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
CN101399027A (zh) * 2007-09-28 2009-04-01 三星电子株式会社 背光驱动器及包括其的液晶显示器
CN101477779A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 用于平板显示设备的数据接口的装置和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0573004A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 画像表示装置
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
KR100256502B1 (ko) * 1997-10-14 2000-05-15 전주범 피디피 텔레비전의 데이터분리처리장치
JP3259694B2 (ja) * 1998-10-19 2002-02-25 セイコーエプソン株式会社 Ｌｃｄ表示回路
JP5237979B2 (ja) * 2000-07-26 2013-07-17 ルネサスエレクトロニクス株式会社 表示制御方法、表示制御装置、及び携帯電話システム
JP4239475B2 (ja) * 2002-05-13 2009-03-18 パナソニック株式会社 走査線変換装置
DE10241343A1 (de) * 2002-09-06 2004-03-25 Sp3D Chip Design Gmbh Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
JP5019419B2 (ja) * 2006-07-07 2012-09-05 ルネサスエレクトロニクス株式会社 表示データ受信回路及び表示パネルドライバ
JP2010134162A (ja) * 2008-12-04 2010-06-17 Sharp Corp 表示装置
KR101323703B1 (ko) * 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020901A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
CN101399027A (zh) * 2007-09-28 2009-04-01 三星电子株式会社 背光驱动器及包括其的液晶显示器
CN101477779A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 用于平板显示设备的数据接口的装置和方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111210785A (zh) * 2018-11-22 2020-05-29 拉碧斯半导体株式会社 显示装置以及数据驱动器
CN111210785B (zh) * 2018-11-22 2022-09-13 拉碧斯半导体株式会社 显示装置以及数据驱动器
US11574609B2 (en) 2018-11-22 2023-02-07 Lapis Semiconductor Co., Ltd. Display device and data driver
CN112053662A (zh) * 2019-06-05 2020-12-08 奇景光电股份有限公司 用来传送数据的方法、时序控制器以及显示系统
CN112216246A (zh) * 2019-07-11 2021-01-12 拉碧斯半导体株式会社 数据驱动器以及显示装置
CN111710282A (zh) * 2020-07-02 2020-09-25 硅谷数模(苏州)半导体有限公司 时序控制器的控制方法、控制装置和数据传输系统
CN111857235A (zh) * 2020-07-20 2020-10-30 硅谷数模(苏州)半导体有限公司 门定时信号生成方法及装置

Also Published As

Publication number Publication date
US20140071115A1 (en) 2014-03-13
KR101327966B1 (ko) 2013-11-13
CN102222457B (zh) 2013-11-13
WO2012155401A1 (zh) 2012-11-22
KR20130009576A (ko) 2013-01-23
JP2013535026A (ja) 2013-09-09
TW201248586A (en) 2012-12-01
US9069397B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
CN102222457B (zh) 定时控制器及具有其的液晶显示器
CN101751891B (zh) 液晶显示器及其驱动方法
KR101580897B1 (ko) 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
KR100510499B1 (ko) 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
US8339353B2 (en) Data transmission apparatus
US9286841B2 (en) Embedded DisplayPort system and method for controlling panel self refresh mode
US20110169582A1 (en) Spread Spectrum Clock Generators and Electronic Devices Including the Same
WO2003036607A1 (fr) Dispositif de controle d'affichage
CN104348471A (zh) 时钟数据恢复方法和电路
CN102568420B (zh) 显示装置
KR20100073739A (ko) 액정표시장치
US8644378B2 (en) Method and apparatus for de-spreading a spread-spectrum audio/video signal
KR101696467B1 (ko) 액정표시장치
JP2011066621A (ja) データ転送装置
KR102148481B1 (ko) 영상 표시장치 및 그 구동방법
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
KR20090053587A (ko) 액정표시장치의 구동회로 및 구동방법
US20020051511A1 (en) Video apparatus having serial receiver
CN103997335B (zh) 时序控制器的信号频率的设定装置、方法以及显示设备
KR20130021869A (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 액정표시장치
CN112951149A (zh) 发光二极管显示驱动电路
JP2004348705A (ja) 命令及びアドレスバスに使われるクロック信号の周波数とデータバスに対して使われるクロック信号の周波数とを別々に設定するサブシステム
CN117375642B (zh) 信号发送装置、测试机及其信号输出方法
Hossain et al. A 6.4/3.2/1.6 Gb/s low power interface with all digital clock multiplier for on-the-fly rate switching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant