CN102214789B - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN102214789B
CN102214789B CN201110075771.3A CN201110075771A CN102214789B CN 102214789 B CN102214789 B CN 102214789B CN 201110075771 A CN201110075771 A CN 201110075771A CN 102214789 B CN102214789 B CN 102214789B
Authority
CN
China
Prior art keywords
layer
film
accumulation layer
ion source
source layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110075771.3A
Other languages
English (en)
Other versions
CN102214789A (zh
Inventor
香川恵永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102214789A publication Critical patent/CN102214789A/zh
Application granted granted Critical
Publication of CN102214789B publication Critical patent/CN102214789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及存储器件及其制造方法。该存储器件包括：存储层，每个存储单元的所述存储层均被隔离，所述存储层通过电阻值的变化存储信息；离子源层，其形成为使得每个存储单元的所述离子源层均被隔离，并形成为层叠在所述存储层上，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；绝缘层，其隔离每个存储单元的所述存储层和所述离子源层；及防扩散阻挡部，其设于每个存储单元的所述存储层和所述离子源层的周围以防止元素的扩散。根据本发明的存储器件即使在器件小型化时仍能够稳定操作。

Description

存储器件及其制造方法
相关申请的交叉参考
本申请包含与2010年3月30日向日本专利局提交的日本在先专利申请JP2010-079695的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及作为可变电阻非易失存储器件的存储器件及其制造方法。
背景技术
相关技术提出了可变电阻非易失存储器件。
作为一类可变电阻非易失存储器件，相关技术披露了一种包括如下结构的存储器件：在该结构中，存储层和离子源层层叠，存储层通过电阻值的变化存储信息，离子源层包含能作为离子移动的元素(参照Aratani等的“ANovelResistanceMemorywithHighScalabilityandNanosecondSwitching”，IEDM2007)。
例如，如在表示存储器件的横剖面的图18中所示，通过在作为第一电极的下电极52和作为第二电极的上电极55之间布置存储层53和离子源层54来配置存储器件。
另外，在图18中，附图标记51表示下电极52的下层，附图标记56表示绝缘层。
离子源层54包含Cu、Ag和Zn中的至少一种元素以及Te、S和Se中的至少一种元素。
存储层53是由钽氧化物、铌氧化物、铝氧化物、铪氧化物和锆氧化物中的任一氧化物或其混合材料制成(例如，参照日本专利JP-A-2006-173267)。
图18所示的结构是用于说明存储器件的操作原理的结构。
如图19所示，在实际器件中，特别是在进行器件尺寸的小型化时，需要隔离各存储单元的离子源层53和存储层54。
另外，在图19中，附图标记51表示下电极52的下层，附图标记56表示覆盖上电极55的层(绝缘层等)。另外，附图标记57表示隔离各存储单元的绝缘层。另外，在图19中，以与图18的结构垂直翻转的方式表示离子源层53和存储层54。
此时，包含在离子源层53或存储层54中的诸如Cu之类的元素在金属和绝缘膜中具有较大的扩散系数，于是在器件的操作期间这些元素在存储单元之间或在配线之间扩散。这是阻止器件作为稳定的存储器件操作的原因。
另外，随着将来存储器件的小型化，这个问题会变得更为显著。
发明内容
本发明针对与常规方法和器件有关的上述及其它问题，期望提供一种即使在器件小型化时仍能够稳定操作的存储器件及其制造方法。
根据本发明的实施例，提供一种包括存储层的存储器件，每个存储单元的所述存储层均被隔离并通过电阻值的变化存储信息。另外，所述存储器件包括离子源层，所述离子源层形成为使得每个存储单元的所述离子源层均被隔离并形成为层叠在所述存储层上，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。另外，所述存储器件包括绝缘层和防扩散阻挡部，所述绝缘层隔离每个存储单元的所述存储层和所述离子源层，所述防扩散阻挡部设于每个存储单元的所述存储层和所述离子源层的周围以防止元素的扩散。
根据本发明实施例的所述存储器件，所述防扩散阻挡部设于每个存储单元的所述存储层和所述离子源层的周围。
因此，能够通过所述防扩散阻挡部抑制或防止包含在由所述存储层和所述离子源层所形成的层叠结构中的诸如Cu之类的具有高扩散系数的元素的扩散。
根据本发明的另一实施例，提供一种存储器件的制造方法。所述方法包括以下步骤：在下电极上形成绝缘层并在所述绝缘层上开设到达所述下电极的孔。
另外，所述方法包括以下步骤：在表面上形成选自Ti、Ta、Ru、Mn、AL、Co和W的金属元素的氮化物膜或氧化物膜或这些金属元素的合金的氮化物膜或氧化物膜，所述氮化物膜或氧化物膜比所述孔的深度薄；及去除所述孔的下部中的所述氮化物膜或氧化物膜以暴露所述下电极。
另外，所述方法包括以下步骤：形成与所述下电极接触并充当所述存储层的第一膜，所述第一膜比所述孔的深度薄。
另外，所述方法包括以下步骤：在所述第一膜上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。
另外，所述方法包括以下步骤：平坦化表面以去除所述氮化物膜或氧化物膜、所述第一膜和所述第二膜中的每个膜的位于所述绝缘层上的部分而保留位于所述孔中的部分，由此形成由所述氮化物膜或氧化物膜形成并防止元素扩散的防扩散阻挡膜、由所述第一膜制成的存储层和由所述第二膜制成的离子源层。
另外，所述方法包括以下步骤：在所述离子源层上形成上电极。
根据这个实施例的存储器件的所述制造方法，在开设在所述绝缘层中的所述孔的内侧处形成所述存储层和所述离子源层。因此，所述存储层和所述离子源层形成为通过所述绝缘层隔离每个存储单元的所述存储层和所述离子源层。
另外，形成比所述孔的深度薄的所述氮化物膜或氧化物膜，去除位于所述孔的下部中的所述氮化物膜或氧化物膜，并去除位于所述绝缘层上的部分而保留位于所述孔中的部分，于是形成由所述氮化物膜或氧化物膜制成的所述防扩散阻挡膜。因此，能够在所述孔的侧壁上形成防扩散阻挡膜。
另外，在所述氧化物膜或氮化物膜上形成充当所述存储层的所述第一膜和充当所述离子源层的所述第二膜，去除所述第一膜和所述第二膜的位于所述绝缘层上的部分而保留位于所述孔中的部分以形成所述存储层和所述离子源层。因此，在所述防扩散阻挡膜的内侧形成所述存储层和所述离子源层。即，能够制造防扩散阻挡膜形成在所述存储层和所述离子源层的周围的存储器件。
根据本发明的再一实施例，提供一种存储器件的制造方法。所述方法包括以下步骤：在下电极上形成由氧化物制成的绝缘层，并在所述绝缘层中开设到达所述下电极的孔。
另外，所述方法包括以下步骤：形成与所述下电极接触并充当存储层的膜，所述存储层包含Mn或Al，充当所述存储层的所述膜比所述孔的深度薄。
另外，所述方法包括以下步骤：在所述存储层上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、A1和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。
另外，所述方法包括以下步骤：通过加热处理在所述绝缘层的界面处扩散包含在充当所述存储层的所述膜中的Mn或Al以形成防扩散阻挡膜，所述防扩散阻挡膜是由氧化物膜制成并防止元素的扩散。
另外，所述方法包括以下步骤：平坦化表面以去除所述防扩散阻挡膜、充当所述存储层的所述膜和所述第二膜中的每个膜的处于所述绝缘层上的部分而保留位于所述孔中的部分，由此形成由充当所述存储层的所述膜制成的存储层及形成由所述第二膜制成的离子源层。
另外，所述方法包括以下步骤：在所述离子源层上形成上电极。
根据本发明的这个实施例的存储器件的所述制造方法，在开设在所述绝缘层中的所述孔的内侧形成所述存储层和所述离子源层。因此，所述存储层和所述离子源层形成为通过所述绝缘层隔离每个存储单元的所述存储层和所述离子源层。
另外，形成比所述孔的深度薄并充当包含Mn或Al的所述存储层的膜，形成掩埋于所述孔中并充当所述离子源层的第二膜。然后，通过加热处理扩散包含在充当所述存储层的所述膜中的Mn或Al以在所述绝缘层的界面处形成所述氧化物膜。另外，去除所述氧化物膜的位于所述绝缘层上的部分而保留位于所述孔中的部分以形成由所述氧化物膜制成的所述防扩散阻挡膜。因此，能够在所述孔的侧壁上形成所述防扩散阻挡膜。
另外，去除充当所述存储层的所述膜和所述第二膜中的每个膜的位于所述绝缘层上的部分而保留位于所述孔中的部分以形成所述存储层和所述离子源层。因此，在所述防扩散阻挡膜的内侧形成所述存储层和所述离子源层。即，能够制造防扩散阻挡膜形成在所述存储层和所述离子源层的周围的存储器件。
根据本发明的又一实施例，提供一种存储器件的制造方法。所述方法包括以下步骤：在下电极上形成防扩散阻挡层，并在所述防扩散阻挡层中开设到达所述下电极的孔，所述防扩散阻挡层是由绝缘层制成并防止元素的扩散。
另外，所述方法包括以下步骤：形成与所述下电极接触并充当存储层的第一膜，所述第一膜比所述孔的深度薄。
另外，所述方法包括以下步骤：在所述第一膜上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。
另外，所述方法包括以下步骤：平坦化表面以去除所述第一膜和所述第二膜中的每个膜的位于所述防扩散阻挡层上的部分而保留位于所述孔中的部分，由此形成由所述第一膜制成的存储层和由所述第二膜制成的离子源层。
另外，所述方法包括以下步骤：在所述离子源层上形成上电极。
根据本发明的这个实施例的存储器件的所述制造方法，形成充当所述存储层的所述第一膜和充当所述离子源层的所述第二膜，去除所述第一膜和第二膜中每个膜的位于所述防扩散阻挡层上的部分而保留位于所述孔中的部分以形成所述存储层和所述离子源层。因此，在所述防扩散阻挡层的内侧形成所述存储层和所述离子源层。即，能够制造所述防扩散阻挡层形成在所述存储层和所述离子源层的周围的存储器件。
另外，在开设在由所述绝缘层制成的所述防扩散阻挡层中的孔的内侧形成所述存储层和所述离子源层。因此，所述存储层和所述离子源层形成为通过所述防扩散阻挡层隔离每个存储单元的所述存储层和所述离子源层。
根据本发明的又一个实施例，提供一种存储器件的制造方法。所述方法包括以下步骤：在下电极上顺序形成存储层、离子源层和上电极，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。
另外，所述方法包括以下步骤：将每个存储单元的所述存储层、所述离子源层和所述上电极图案化成图案，及以完全覆盖所述存储层、所述离子源层和所述上电极的方式形成防扩散阻挡层，所述防扩散阻挡层是由绝缘层制成并防止元素的扩散。
另外，所述方法包括以下步骤：在所述防扩散阻挡层中形成到达所述上电极的开口。
根据本发明的这个实施例的存储器件的所述制造方法，将每个存储单元的所述存储层、所述离子源层和所述上电极图案化成图案，及以完全覆盖所述存储层、所述离子源层和所述上电极的方式形成由绝缘层制成的防扩散阻挡层。
因此，能够制造所述防扩散阻挡层形成在所述存储层和所述离子源层的周围的存储器件。
另外，每个存储单元的所述存储层和所述离子源层在被图案化成图案之后覆盖有所述防扩散阻挡层，所以所述防扩散阻挡层形成在相邻的存储单元之间。因此，所述存储层和所述离子源层形成为通过所述防扩散阻挡层隔离每个存储单元的所述存储层和所述离子源层。
根据本发明的上述实施例，能够抑制或防止包含在由层叠所述存储层和所述离子源层所构成的结构中的诸如Cu之类的具有高扩散系数的元素的扩散。因此，能够抑制或防止元素扩散到邻近的存储单元中或在所述存储单元之间扩散。
因此，根据本发明的实施例，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到所述存储单元的外部所引起的特性的劣化，所以，能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
附图说明
图1是根据本发明的实施例的第一类型存储器件的示意结构图(剖面图)；
图2是根据本发明的实施例的第二类型存储器件的示意结构图(剖面图)；
图3是根据本发明的第一实施例的存储器件的示意结构图(剖面图)；
图4A～图4C是说明图3的存储器件的制造方法的制造过程图；
图5D～图5F是说明图3的存储器件的制造方法的制造过程图；
图6G～图6I是说明图3的存储器件的制造方法的制造过程图；
图7J和图7K是说明图3的存储器件的制造方法的制造过程图；
图8是根据本发明的第二实施例的存储器件的示意结构图(剖面图)；
图9F～图9H是说明图8的存储器件的制造方法的制造过程图；
图10I和图10J是说明图8的存储器件的制造方法的制造过程图；
图11是根据本发明的第三实施例的存储器件的示意结构图(剖面图)；
图12A～图12C是说明图11的存储器件的制造方法的制造过程图；
图13D～图13F是说明图11的存储器件的制造方法的制造过程图；
图14G～图14I是说明图11的存储器件的制造方法的制造过程图；
图15是根据本发明的第四实施例的存储器件的示意结构图(剖面图)；
图16D～图16F是说明图15的存储器件的制造方法的制造过程图；
图17G～图17I是说明图15的存储器件的制造方法的制造过程图；
图18是相关技术披露的存储器件的剖面图；及
图19是说明隔离图18的存储器件中的各存储单元时的结构的剖面图。
具体实施方式
在下文中，将说明本发明的优选实施例(在下文中，称为“实施例”)。
将以以下顺序进行说明。
1.本发明的概述
2.第一实施例
3.第二实施例
4.第三实施例
5.第四实施例
1.本发明的概述
首先，在说明本发明的具体实施例之前对本发明进行概述。
在本发明的实施例中，作为一类上述可变电阻非易失存储器件的存储器件采用如下结构：在该结构中，根据电阻的变化存储信息的存储层和包含能够作为离子移动的元素的离子源层层叠。
在本发明的实施例中，隔离各存储单元的存储层和离子源层，以使存储器件小型化。
对于电阻值变化的存储层的材料，可使用诸如Ta、Nb、Al、Hf、Zr、Ni、Co和Ce之类的金属元素的氧化物。
包含能作为离子移动的元素的离子源层配置成包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素。
使用上述材料构成存储层和离子源层，于是离子源层所包含的Cu、Ag、Zn、Al和Zr中的至少一种元素能作为离子移动。
以上述方式来配置根据本发明的实施例的存储器件，以便存储器件以下述方式操作并能够存储信息。
首先，在存储层的电阻值高的状态下，当向存储层和离子源层施加电压以使存储器件的离子源层侧为正电位时，包含在离子源层中的能作为离子移动的元素被离子化，并扩散到存储层的内部。扩散的离子残留在存储层的内部或与连接到存储层侧的电极部分处的电子结合以析出，于是在存储层的内侧处形成导电路径，由此，存储层的电阻值变低。
另外，在存储层的电阻值变低的状态下，当施加电压以使离子源层侧为负电位时，存储层中扩散的元素再次被离子化以返回到离子源层中，由此，存储层的电阻值变高。
如上所述，由于存储层的电阻值变化并维持变化的电阻值的状态，所以能够根据存储层的电阻值存储信息。
存储层之外的每个层的电阻值充分低于存储层的电阻值。由此，存储单元的电阻值连同存储层的电阻值一起变化，于是能够通过检测存储单元的电阻值来读取存储在存储单元中的信息。
另外，在本发明的实施例中，在存储单元的存储层和离子源层的周围处设置防扩散阻挡部，以防止上述Cu等的扩散。
具体地，以下述方式配置两种类型的存储器件。
在根据本发明的实施例的第一类型存储器件中，在各存储单元的存储层和离子源层的侧壁与用于隔离各存储单元的绝缘层之间形成相对薄的防扩散阻挡部。
对于这种类型的防扩散阻挡部的材料，可使用诸如Ti、Ta、Ru、Mn、Al、Co和W等金属的氧化物或氮化物以及这些金属的合金的氧化物或氮化物、非晶SiN或非晶SiCN等。
图1表示根据本发明的实施例的第一类型存储器件的示意结构图(剖面图)。
图1所示的存储器件的结构对应于图19所示的存储器件的结构。
在下层11上形成由层间绝缘层17隔离的每个存储单元的下电极12、存储层13和离子源层14。在离子源层14上形成公共的上电极15。
在每个存储单元的存储层13和离子源层14的侧壁与用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。
另外，图1的附图标记16表示覆盖上电极15的层(绝缘层等)。另外，对于下层11，包含诸如半导体基板、布线和插头层等导电层和用于绝缘和隔离导电层的绝缘层。
在根据本发明的实施例的第一类型存储器件中，如图1所示，在每个存储单元的存储层13和离子源层14的侧壁与用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。因此，能够通过防扩散阻挡膜18抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。即，能够抑制或防止该元素扩散到邻近的存储单元或存储单元之间的层间绝缘层17中。
因此，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
第二类型存储器件将用于隔离每个存储单元的绝缘层用作防扩散阻挡部。
对于防扩散阻挡部的材料，可使用含氮树脂材料、非晶SiN或非晶SiCN等。
图2表示根据本发明的实施例的第二类型存储器件的示意结构图(剖面图)。
图2中所示的存储器件的结构对应于图19所示的存储器件的结构。
在下层11上形成每个存储单元的由绝缘层所隔离的下电极12、存储层13和离子源层14。在离子源层14上形成公共的上电极15。图2的附图标记16表示覆盖上电极15的层(绝缘层等)。
防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层。
在根据本发明的实施例的第二类型存储器件中，如图2所示，防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层，于是能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
因此，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，于是能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
2.第一实施例
接下来，将说明本发明的存储器件的具体实施例。
图3表示根据本发明的第一实施例的存储器件的示意结构图(剖面图)。
该实施例是图1所示的第一类型存储器件的具体实施例。
另外，图3表示一个存储单元的剖面图，但事实上存储器件是由多个存储单元构成的。
在第一实施例的存储器件中，如图3所示，在多晶硅插头层22上依次形成存储单元的下电极12、存储层13和离子源层14，多晶硅插头层22形成为掩埋在诸如硅氧化物层之类的绝缘层21中。在这些部件上形成与相邻的存储单元公共的上电极15。在图3中，附图标记16表示覆盖上电极15的层(绝缘层等)。绝缘层21和多晶硅插头层22对应于图1中的形成在下电极12下方的下层11。多晶硅插头层22连接到形成在其下方用于选择存储单元的晶体管等(未图示)。
通过层间绝缘层17隔离相邻的存储单元。
下电极12形成为使得其上表面的一部分为凹形。在下述制造方法中的蚀刻时形成这个凹部。另外，下电极12的上表面形成为具有比存储层13宽的图案。如上所述，上表面形成为具有比存储层13宽的图案，于是即使在下电极12和存储层13之间出现对准偏差时，存储层13的下表面仍能够整体与下电极12接触。
存储层13形成为掩埋下电极12的上表面中的凹部并具有U形截面。
在存储层13上和存储层13的具有U形截面的内部形成离子源层14。
对于下电极12和上电极15的材料，可使用W、WN、Ti或TiN等。另外，也可使用用作半导体材料的其它电极材料。
对于存储层13的材料，可使用诸如Ta、Nb、Al、Hf、Zr、Ni、Co和Ce之类的金属元素的氧化物。
对于离子源层14的材料，可使用包括Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素的材料。例如，可使用CuTe或AlTe等。
在这个实施例中，具体地，在存储层13的侧壁和用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。
对于防扩散阻挡膜18的材料，可使用诸如Ti、Ta、Ru、Mn、Al、Co和W等金属的氧化物或氮化物和这些金属的合金的氧化物或氮化物、非晶SiN或非晶SiCN等。
因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
例如，能够按如下方式制造该实施例的存储器件。
首先，如图4A所示，在诸如硅氧化物层之类的绝缘层21中，连接到晶体管(未图示)的多晶硅插头层22形成为掩埋在绝缘层21中。
然后，如图4B所示，通过干蚀刻使多晶硅插头层22的上部比相邻的绝缘层21进一步凹陷。将CxFy(x＝1～6，y＝1～8)、O2或稀有气体用于干蚀刻，将普通的磁控管型蚀刻装置用作蚀刻装置。
接下来，通过RF溅射过程将由W、WN、Ti或TiN等制成的金属膜掩埋在多晶硅插头层22的开口中。
另外，通过使用CMP(化学机械研磨)方法或干蚀刻去除保留在绝缘层21上的金属膜，于是如图4C所示，在多晶硅插头层22上形成由金属膜制成的下电极12。
接下来，厚度为20～300nm的层间绝缘层形成为完全覆盖绝缘层21和多晶硅插头层22。对于层间绝缘层的材料，例如，可使用SiO2或SiN。另外，对于形成层间绝缘层的方法，可使用等离子体CVD(化学气相沉淀)方法或旋转涂敷方法。通过上述方式，在下电极12上形成层间绝缘层。
另外，如图5D所示，在层间绝缘层17上形成抗蚀剂掩模23。通过使用抗蚀剂掩模23进行光刻和干蚀刻，以开设在层间绝缘层17中的方式形成到达下电极12的孔。
这些过程可使用相关技术中的半导体制造方法中所使用的方法。
对于光刻，可使用KrF曝光装置、ArF曝光装置或浸液ArF曝光装置图案化抗蚀剂掩模23。另外，对于干蚀刻，可将CxFy(x＝1～6，y＝1～8)、O2或稀有气体用作蚀刻气体，将普通的磁控管型蚀刻装置用作蚀刻装置。
在蚀刻层间绝缘层17之后，例如，如图5E所示，通过使用氧等离子体作为基的灰化过程或有机胺系列化学过程完全去除抗蚀剂掩模23和在蚀刻过程时产生的残留附着材料。
接下来，如图5F所示，通过RF溅射过程在层间绝缘层17和下电极12的表面上形成氮化物膜或氧化物膜24，氮化物膜或氧化物膜24比孔的深度薄，并充当防扩散阻挡膜18。具体地，例如，在Ar/N2气体环境或Ar/O2气体环境下，将氮化物膜或氧化物膜24形成为厚度为5～50nm的Ti、Ta、Ru、Mn、Al、Co和W的氮化物或氧化物。
另外，通过反向溅射方法(通过将RF应用到基板将稀有气体离子发射到基板表面并物理去除表面上的杂质的方法)，去除氮化物膜或氧化物膜24(金属氮化物或金属氧化物)，于是如图6G所示形成孔的底表面。此时，下电极12暴露，将下电极12的暴露于金属膜的开口的一部分切除，于是形成凹部。
接下来，如图6H所示，通过相同的RF溅射过程形成与下电极12接触的厚度为1～50nm的第一膜25(即，钽氧化物膜或铌氧化物膜等)，第一膜25比孔的深度薄并充当存储层13。
因此，使用充当存储层13的第一膜25来掩埋下电极12的凹部，第一膜25形成在孔的下部和侧壁上。
随后，如图6I所示，通过RF溅射过程在第一膜25上形成厚度为5～300nm的第二膜26(即，CuTe膜等)，第二膜26掩埋在孔中并充当离子源层14。
接下来，通过CMP方法平坦化第二膜26的表面，由此，去除氮化物膜或氧化物膜24、第一膜25和第二膜26中的每个膜的位于层间绝缘层17上的一部分，而保留位于孔中的部分。因此，如图7J所示，在孔中形成由氮化物膜或氧化物膜24制成的防扩散阻挡膜18、由第一膜25制成的存储层13和由第二膜制成的离子源层14。
然后，如图7K所示，通过RF溅射过程在离子源层14、存储层13、防扩散阻挡膜18和层间绝缘层17的表面上形成上电极15。因此，上电极15形成为连接到离子源层14的表面。
另外，形成覆盖上电极15的层16(绝缘层等)，于是能够制造如图3所示的存储器件。
另外，即使使用非晶SiN或非晶SiCN替代金属氧化物或金属氮化物作为防扩散阻挡膜18，仍可以通过上述相同的过程形成防扩散阻挡膜18。
具体地，可通过等离子体CVD方法形成非晶SiN或非晶SiCN，可通过上述蚀刻气体和蚀刻装置去除位于孔的下部的非晶SiN或非晶SiCN。
根据上述实施例的存储器件的结构，在存储层13的侧壁与用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
因此，根据本实施例的存储器件的结构，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
3.第二实施例
图8表示根据本发明的第二实施例的存储器件的示意结构图(剖面图)。
该实施例是图1所示的第一类型存储器件的具体实施例，其结构稍微不同于图3所示的第一实施例的结构。
另外，如同第一实施例的图3，图8也表示一个存储单元的剖面图，但事实上存储器件是由多个存储单元构成的。
在第二实施例的存储器件中，如图8所示，不在下电极12的上表面上形成凹部，下电极12的上表面形成为与绝缘层21的上表面齐平的平坦表面。在平坦的下电极12的上表面上形成存储层13。
其它结构基本上与图3所示的第一实施例的存储器件的结构相同。
即，在存储层13的侧壁与用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。
因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
另外，在该实施例中，通过采用下述制造方法，将氧化物用于层间绝缘层17，通过诸如Mn和Al及这些金属的合金之类的金属的氧化物形成防扩散阻挡膜18。
对于下电极12、上电极15、存储层13和离子源层14中每个部分的材料，可使用第一实施例中所述的作为示例的材料。
例如，能够按如下方式制造该实施例的存储器件。
从形成层间绝缘层17的开口的过程至去除抗蚀剂掩模23的过程中的每个过程基本上与图4A～图5E所示的第一实施例的这些过程相同。因此，采用图4A～图5E所示的过程，省略了对其的说明。
在这个实施例中，从与图5E所示的状态相同的状态开始，如图9F所示，通过RF溅射过程形成与下电极12接触的厚度为1～50nm的第三膜27，第三膜27比孔的深度薄并充当存储层13。因此，在孔的底部和侧壁上形成第三膜27。
此时，使用合金靶或多个合金靶，以便在诸如钽氧化物膜和铌氧化物膜之类的第三膜27中混合1～20原子百分比的Mn或Al。这种结构不同于第一实施例的第一膜25的结构。
接下来，如图9G所示，通过相同的RF溅射过程在第三膜27上形成厚度为5～300nm的第二膜26(即，CuTe膜等)，第二膜26掩埋在孔中并充当离子源层14。
然后，通过使用诸如加热板或火炉之类的加热装置在惰性气体环境下以250～400℃的温度对所获得的产品持续加热30分钟。此时，包含在充当存储层13的第三膜27中的Mn或Al在第三膜27中扩散，并在层间绝缘层17的界面处与氧气反应，如图9H所示，于是形成厚度为1～10nm的氧化物膜28。
接下来，通过CVD方法平坦化表面，由此，去除氧化物膜28、第三膜27和第二膜26的每个部分的处于层间绝缘层17上的部分，而保留位于孔中的部分。由此，如图10I所示，在孔中形成由氧化物膜28制成的防扩散阻挡膜18、由第三膜27制成的存储层13和由第二膜26制成的离子源层14。
然后，如图10J所示，通过RF溅射过程在离子源层14、存储层13、防扩散阻挡膜18和层间绝缘层17的表面上形成上电极15。由此，上电极15形成为连接到离子源层14的表面。
另外，形成覆盖上电极15的层16(绝缘层等)，于是能够制造图8所示的存储器件。
根据上述实施例的存储器件的结构，在存储层13的侧壁和用于隔离每个存储单元的层间绝缘层17之间形成防扩散阻挡膜18。因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
由此，根据本实施例的存储器件，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
4.第三实施例
图11表示根据本发明的第三实施例的存储器件的示意结构图(剖面图)。
该实施例是图2所示的第二类型存储器件的具体实施例。
另外，图11也表示一个存储单元的剖面图，但事实上存储器件是由多个存储单元构成的。
在第三实施例的存储器件中，如图11所示，在多晶硅插头层22上依次形成存储单元的下电极12、存储层13和离子源层14，多晶硅插头层22形成为掩埋在诸如硅氧化物层之类的绝缘层21中。在这些部件上形成与相邻的存储单元公共的上电极15。在图11中，附图标记16表示覆盖上电极15的层(绝缘层等)。
下电极12的上表面形成为具有比存储层13宽的图案。如上所述，上表面形成为具有比存储层13宽的图案，于是即使在电极12和存储层13之间出现对准偏差时，存储层13的下表面仍能够整体与下电极12接触。
存储层13形成为具有U形截面。
在存储层13上和存储层13的具有U形截面的内部形成离子源层14。
对于下电极12、上电极15、存储层13和离子源层14的材料，可使用第一实施例中所述的作为示例的材料。
在这个实施例中，具体地，防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层。
对于防扩散阻挡层19的材料，可使用含氮树脂材料、非晶SiN或非晶SiCN等。
因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
例如，能够按如下方式制造该实施例的存储器件。
首先，如图12A所示，在诸如硅氧化物层之类的绝缘层21中，连接到下层晶体管(未图示)的多晶硅插头层22形成为掩埋在绝缘层21中。
然后，如图12B所示，通过干蚀刻使多晶硅插头层22的上部比相邻的绝缘层21进一步凹陷。将CxFy(x＝1～6，y＝1～8)、O2或稀有气体用于干蚀刻，将普通的磁控管型蚀刻装置用作蚀刻装置。
接下来，通过RF溅射过程在多晶硅插头层22的开口中掩埋由W、WN、Ti或TiN等制成的金属膜。
另外，通过使用CMP(化学机械研磨)方法或干蚀刻去除保留在绝缘层21上的金属膜，于是如图12C所示，在多晶硅插头层22上形成由金属膜制成的下电极12。
接下来，如图13D所示，厚度为20～300nm的防扩散阻挡层19形成为完全覆盖绝缘层21和多晶硅插头层22。由此，在下电极12上形成防扩散阻挡层19。对于防扩散阻挡层19的材料，例如，可使用诸如BCB(苯并环丁烯，benzocyclobutene)之类的树脂材料或非晶SiC或SiCN。另外，对于形成防扩散阻挡层19的方法，可使用等离子体CVD(化学气相沉积)方法或旋转涂敷方法。
随后，通过光刻和干蚀刻，到达下电极12的孔形成为在防扩散阻挡层19中开口。
这些过程可使用相关技术中的半导体制造方法中所使用的方法。
对于光刻，使用KrF曝光装置、ArF曝光装置或浸液ArF曝光装置图案化抗蚀剂掩模。另外，对于干蚀刻，将CxFy(x＝1～6，y＝1～8)、O2或稀有气体用作干蚀刻气体，将普通的磁控管型蚀刻装置用作蚀刻装置。
在蚀刻防扩散阻挡层19之后，例如，通过使用氧等离子体作为基的灰化过程或有机胺系列化学过程完全去除抗蚀剂掩模和在蚀刻过程时产生的残留附着材料。图13E表示了这种状态。
接下来，如图13F所示，通过RF溅射过程形成与下电极12接触的厚度为1～50nm的第一膜25(即，钽氧化物膜或铌氧化物膜等)，第一膜25比孔的深度薄并充当存储层13。由此，在孔的下部和侧壁上形成第一膜25。
随后，如图14G所示，通过RF溅射过程在第一膜25上形成掩埋在孔中并充当离子源层14的厚度为5～300nm的第二膜26(即，CuTe膜等)。
接下来，通过CMP方法平坦化第二膜26的表面，由此，去除第一膜25和第二膜26中的每个膜的位于防扩散阻挡层19上的部分，而保留孔中的部分。因此，如图14H所示，在孔中形成由第一膜25制成的存储层13和由第二膜26制成的离子源层14。
然后，如图14I所示，通过RF溅射过程在离子源层14、存储层13和防扩散阻挡层19的表面上形成上电极15。因此，上电极15形成为连接到离子源层14的表面。
另外，形成覆盖上电极15的层16(绝缘层等)，于是能够制造如图11所示的存储器件。
根据上述实施例的存储器件的结构，防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层。由此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
因此，根据这个实施例的存储器件的结构，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
5.第四实施例
图15表示根据本发明的第四实施例的存储器件的示意结构图(剖面图)。
该实施例是图2所示的第二类型存储器件的具体实施例。
另外，图15也表示一个存储单元的剖面图，但事实上存储器件是由多个存储单元构成的。
在第四实施例的存储器件中，如图15所示，在多晶硅插头层22上依次形成存储单元的下电极12、存储层13、离子源层14和上电极15，多晶硅插头层22形成为掩埋在诸如硅氧化物层之类的绝缘层21中。
下电极12的上表面形成为具有比存储层13宽的图案。如上所述，下电极12的上表面形成为具有比存储层13宽的图案，于是即使在下电极12和存储层13之间出现对准偏差时，存储层13的下表面仍能够整体与下电极12接触。
另外，存储层13、离子源层14和上电极15形成为具有相同的平面图案。
对于下电极12、上电极15、存储层13和离子源层14的材料，可使用第一实施例中所述的作为示例的材料。
在这个实施例中，具体地，防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层。
对于防扩散阻挡层19的材料，可使用含氮树脂材料、非晶SiN或非晶SiCN等。
因此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
例如，能够按如下方式制造该实施例的存储器件。
从开始至形成下电极12的过程中的每个过程基本上与图12A～图12C所示的第三实施例的制造方法相同。由此，采用图12A～图12C所示的过程，并省略了其说明。
在这个实施例中，从与图12C所示的状态相同的状态开始，如图16D所示，通过RF溅射过程顺序形成厚度为1～50nm的存储层13、厚度为5～100nm的离子源层14和厚度为20～100nm的上电极15。
接下来，通过使用等离子体CVD方法形成厚度为10～200nm的SiO2膜30，SiO2膜30充当用于处理上电极15的金属层的硬掩模。
然后，如图16E所示，通过使用ArF曝光装置或KrF曝光装置进行抗蚀剂图案化，以在SiO2膜30上形成抗蚀剂掩模31。
接下来，如图16F所示，通过使用离子铣蚀或干蚀刻将上电极15至存储层13中的每个层图案化成每个存储单元的图案。此时，在离子铣蚀的情况下使用Ar离子，在干蚀刻的情况下使用卤素气体或使用卤素气体和稀有气体。
接下来，如图17G所示，通过以完全覆盖存储层13、离子源层14和上电极15的方式形成厚度为20～300nm的防扩散阻挡层19，防扩散阻挡层19是由绝缘层制成并防止元素的扩散。
对于防扩散阻挡层19的材料，例如，可使用诸如BCB(苯并环丁烯，benzocyclobutene)之类的树脂材料或非晶SiC或SiCN。另外，对于形成防扩散阻挡层19的方法，可使用等离子体CVD(化学气相沉积)方法或旋转涂敷方法。
接下来，如图17H所示，通过使用CMP方法平坦化防扩散阻挡层19的表面。
另外，如图17I所示，通过使用光刻或干蚀刻方法在防扩散阻挡层19中形成到达上电极15的开口，在上电极15上形成上部结构(未图示)和接触孔。于是，能够制造图15所示的存储器件。
根据上述实施例的存储器件的结构，防扩散阻挡层19形成为用于隔离每个存储单元的绝缘层。由此，能够抑制或防止包含在存储层13或离子源层14中的诸如Cu之类的具有高扩散系数的元素的扩散。
因此，根据这个实施例的存储器件的结构，能够抑制存储器件的诸如每个存储单元的写入电压、读取电压和耐重复之类的特性的变化。
另外，由于能够抑制由元素扩散到存储单元的外部所导致的特性的劣化，所以能够改善耐重复的特性。
另外，由于能够通过抑制每个存储单元的特性的变化来降低用于可靠进行写入操作和读取操作的写入电压和读取电压的裕度，所以能够使写入电压和读取电压降低。
另外，抑制每个存储单元的特性的变化，以便能够可靠进行写入和读取操作，由此，能够稳定地操作存储器件。
由此，即使进行器件的小型化时，仍能够实现可稳定操作的存储器件。
在根据本发明的实施例的存储器件中，优选地，每个存储单元以一对一的关系电连接至用于选择每个存储单元的晶体管。
另外，在本发明的实施例中，通过层叠下电极、存储层、离子源层和上电极中各层所配置的结构不限于图1、图2和上述实施例所示的结构，也可采用其他结构。
例如，在上述实施例中，离子源层14层叠在存储层13上。本发明包括以下结构：存储层层叠在离子源层上，且隔离每个存储单元的离子源层和存储层。
本发明不限于上述实施例，在不脱离本发明的范围的情况下可实现各种结构。
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (11)

1.一种存储器件，其包括：
下电极，
存储层，所述存储层形成于所述下电极的上表面上，所述上表面形成为具有比所述存储层宽的图案，每个存储单元的所述存储层均被隔离，所述存储层通过电阻值的变化存储信息；
离子源层，其形成为使得所述每个存储单元的所述离子源层均被隔离，并形成为层叠在所述存储层上，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
绝缘层，其隔离所述每个存储单元的所述存储层和所述离子源层；及
防扩散阻挡部，其设于所述每个存储单元的所述存储层和所述离子源层的周围以防止元素的扩散，
其中，当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
2.如权利要求1所述的存储器件，其中，在所述存储层和所述离子源层所形成的共同体与所述绝缘层之间形成所述防扩散阻挡部。
3.如权利要求2所述的存储器件，其中，所述防扩散阻挡部是由Ti、Ta、Ru、Mn、Al、Co和W中的金属元素的氧化物膜或氮化物膜或这些金属元素的合金的氧化物膜或氮化物膜形成。
4.如权利要求2所述的存储器件，其中，所述防扩散阻挡部是由非晶SiN或非晶SiCN形成。
5.如权利要求1～4中任一项所述的存储器件，其中，所述存储层包括氧化物层。
6.一种存储器件，其包括：
下电极，
存储层，所述存储层形成于所述下电极的上表面上，所述上表面形成为具有比所述存储层宽的图案，每个存储单元的所述存储层均被隔离，所述存储层通过电阻值的变化存储信息；
离子源层，其形成为使得所述每个存储单元的所述离子源层均被隔离，并形成为层叠在所述存储层上，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
绝缘层，其隔离所述每个存储单元的所述存储层和所述离子源层；其中，
所述绝缘层还充当防扩散阻挡部，所述防扩散阻挡部设于所述每个存储单元的所述存储层和所述离子源层的周围以防止元素的扩散，并且
当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
7.如权利要求6所述的存储器件，其中，所述防扩散阻挡部是由含氮树脂材料形成。
8.一种存储器件的制造方法，其包括以下步骤：
在下电极上形成绝缘层，并在所述绝缘层中开设到达所述下电极的孔；
在表面上形成Ti、Ta、Ru、Mn、Al、Co和W中的金属元素的氮化物膜或氧化物膜或这些金属元素的合金的氮化物膜或氧化物膜，所述氮化物膜或氧化物膜比所述孔的深度薄；
去除所述孔的下部中的所述氮化物膜或氧化物膜，暴露所述下电极；
形成与所述下电极接触并充当存储层的第一膜，所述第一膜比所述孔的深度薄；
在所述第一膜上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
通过平坦化表面去除所述氮化物膜或氧化物膜、所述第一膜和所述第二膜中的每个膜的位于所述绝缘层上的部分而保留位于所述孔中的部分，由此形成由所述氮化物膜或氧化物膜形成并防止元素扩散的防扩散阻挡膜、由所述第一膜制成的所述存储层和由所述第二膜制成的所述离子源层；以及
在所述离子源层上形成上电极，
其中，当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
9.一种存储器件的制造方法，其包括以下步骤：
在下电极上形成由氧化物制成的绝缘层，并在所述绝缘层中开设到达所述下电极的孔；
形成与所述下电极接触并充当存储层的膜，所述存储层包含元素Mn或Al，充当所述存储层的所述膜比所述孔的深度薄；
在充当所述存储层的所述膜上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
通过加热处理使得包含在充当所述存储层的所述膜中的所述元素Mn或Al扩散，在充当所述存储层的所述膜与所述绝缘层之间的界面处形成氧化物膜，该氧化物膜构成防止元素扩散的防扩散阻挡膜；
通过平坦化表面去除所述防扩散阻挡膜、充当所述存储层的所述膜和所述第二膜中的每个膜的处于所述绝缘层上的部分而保留位于所述孔中的部分，由此形成由充当所述存储层的所述膜制成的所述存储层及形成由所述第二膜制成的所述离子源层；及
在所述离子源层上形成上电极，
其中，当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
10.一种存储器件的制造方法，其包括以下步骤：
在下电极上形成防扩散阻挡层，并在所述防扩散阻挡层中开设到达所述下电极的孔，所述防扩散阻挡层是由绝缘层制成并防止元素的扩散；
形成与所述下电极接触并充当存储层的第一膜，所述第一膜比所述孔的深度薄；
在所述第一膜上形成第二膜，所述第二膜掩埋于所述孔中并充当离子源层，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
通过平坦化表面去除所述第一膜和所述第二膜中的每个膜的位于所述防扩散阻挡层上的部分而保留位于所述孔中的部分，由此形成由所述第一膜制成的所述存储层和由所述第二膜制成的所述离子源层；及
在所述离子源层上形成上电极，
其中，当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
11.一种存储器件的制造方法，其包括以下步骤：
在下电极上依次形成以下各层：存储层、离子源层和上电极，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；
将所述存储层、所述离子源层和所述上电极图案化成每个存储单元的图案；
以完全覆盖所述存储层、所述离子源层和所述上电极的方式形成防扩散阻挡层，所述防扩散阻挡层是由绝缘层制成并防止元素的扩散；及
在所述防扩散阻挡层中形成到达所述上电极的开口，
其中，当向所述存储层和所述离子源层施加电压时，包含在所述离子源层中的元素被离子化后作为离子扩散到所述存储层的内部，在所述存储层中形成导电路径，由此所述存储层的电阻值变低。
CN201110075771.3A 2010-03-30 2011-03-23 存储器件及其制造方法 Active CN102214789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010079695A JP2011211101A (ja) 2010-03-30 2010-03-30 記憶素子及びその製造方法
JP2010-079695 2010-03-30

Publications (2)

Publication Number Publication Date
CN102214789A CN102214789A (zh) 2011-10-12
CN102214789B true CN102214789B (zh) 2015-12-16

Family

ID=44708563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110075771.3A Active CN102214789B (zh) 2010-03-30 2011-03-23 存储器件及其制造方法

Country Status (3)

Country Link
US (4) US9373785B2 (zh)
JP (1) JP2011211101A (zh)
CN (1) CN102214789B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211101A (ja) * 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
JP2012089643A (ja) * 2010-10-19 2012-05-10 Sony Corp 記憶装置の製造方法、並びに記憶素子および記憶装置
WO2013057920A1 (ja) * 2011-10-21 2013-04-25 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP2013105429A (ja) * 2011-11-16 2013-05-30 Japan Aviation Electronics Industry Ltd タッチパネル
US9496491B2 (en) * 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
US9711719B2 (en) * 2013-03-15 2017-07-18 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US20180033960A1 (en) * 2013-03-15 2018-02-01 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US9202846B2 (en) 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
JP2014216553A (ja) 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
US9257640B2 (en) 2013-09-12 2016-02-09 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9246086B2 (en) * 2013-10-02 2016-01-26 Sony Corporation Conductive bridge memory system and method of manufacture thereof
CN104810473B (zh) * 2014-01-23 2017-11-24 华邦电子股份有限公司 电阻式存储器及其制造方法
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
CN110060722B (zh) * 2018-01-17 2021-10-08 华邦电子股份有限公司 电阻式存储器存储装置的上电复位方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753247B1 (en) * 2002-10-31 2004-06-22 Advanced Micro Devices, Inc. Method(s) facilitating formation of memory cell(s) and patterned conductive
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
CN1976082A (zh) * 2006-12-21 2007-06-06 复旦大学 基于CuxO的电阻随机可存取存储器及其制备方法
US7307270B2 (en) * 2004-12-14 2007-12-11 Sony Corporation Memory element and memory device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317479B2 (ja) * 1996-11-13 2002-08-26 ミネベア株式会社 ステッピングモータ
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
US6770905B1 (en) * 2002-12-05 2004-08-03 Advanced Micro Devices, Inc. Implantation for the formation of CuX layer in an organic memory device
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
US7176119B2 (en) * 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
US7141482B1 (en) * 2004-11-02 2006-11-28 Spansion Llc Method of making a memory cell
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
US7084062B1 (en) * 2005-01-12 2006-08-01 Advanced Micro Devices, Inc. Use of Ta-capped metal line to improve formation of memory element films
DE102005014645B4 (de) * 2005-03-31 2007-07-26 Infineon Technologies Ag Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
JP4396621B2 (ja) * 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
KR100660287B1 (ko) * 2005-12-29 2006-12-20 동부일렉트로닉스 주식회사 상변화 메모리 및 그 제조 방법
KR100810617B1 (ko) 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
US7838341B2 (en) * 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
US8426839B1 (en) * 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP2011211101A (ja) * 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
KR101083680B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 면적을 줄일 수 있는 반도체 집적 회로 장치
US9401472B1 (en) * 2010-09-23 2016-07-26 Adesto Technologies Corporation Programmable impedance elements and devices that include such elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753247B1 (en) * 2002-10-31 2004-06-22 Advanced Micro Devices, Inc. Method(s) facilitating formation of memory cell(s) and patterned conductive
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
US7307270B2 (en) * 2004-12-14 2007-12-11 Sony Corporation Memory element and memory device
CN1976082A (zh) * 2006-12-21 2007-06-06 复旦大学 基于CuxO的电阻随机可存取存储器及其制备方法

Also Published As

Publication number Publication date
US20110240948A1 (en) 2011-10-06
US9373785B2 (en) 2016-06-21
JP2011211101A (ja) 2011-10-20
US10930845B2 (en) 2021-02-23
US20170317278A1 (en) 2017-11-02
US9748478B2 (en) 2017-08-29
US20190252604A1 (en) 2019-08-15
US20160248004A1 (en) 2016-08-25
US10347832B2 (en) 2019-07-09
CN102214789A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
CN102214789B (zh) 存储器件及其制造方法
CN106159086B (zh) Rram器件
KR101974300B1 (ko) 메모리 구조 및 관련 크로스-포인트 메모리 어레이, 전자 시스템, 및 메모리 구조를 형성하는 방법
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
TWI334220B (en) Mim capacitor integrated into the damascens structure and method of making thereof
EP2481084B1 (en) Memory device with enhanced isolation of memory cells and a method of forming the same
US7910912B2 (en) Semiconductor devices having a planarized insulating layer
US20180351099A1 (en) Step height reduction of memory element
US20100207093A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
CN117063626A (zh) 相变存储器
US20210265426A1 (en) Nonvolatile semiconductor storage device and manufacturing method thereof
US11145811B2 (en) Resistive memory with core and shell oxides and interface dipoles
US11121173B2 (en) Preserving underlying dielectric layer during MRAM device formation
US11672184B2 (en) Magnetic tunnel junction (MTJ) device and manufacturing method thereof
US11183636B2 (en) Techniques for forming RRAM cells
CN109994603B (zh) 半导体器件结构及制备方法
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
WO2020166073A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2011061005A (ja) 電子デバイス
CN113557613A (zh) 非易失性存储装置及其制造方法
JP2013038279A (ja) 半導体装置及び半導体装置の製造方法
US20220209112A1 (en) Resistive random access memory (rram) structure and forming method thereof
US20240074336A1 (en) Self-aligned patterned projection liner for sidewall electrode pcm
US20040063295A1 (en) One-mask process flow for simultaneously constructing a capacitor and a thin film resistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170214

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan

Patentee before: Sony Corp