CN102208382A - 具有侧边接脚的集成电路封装元件 - Google Patents

Abstract

本发明公开一种具有侧边接脚的集成电路封装元件，其包括一封装本体、一中央接脚、一首位接脚及一末位接脚。封装本体具有一侧面。中央接脚、首位接脚及末位接脚均排列于侧面，且中央接脚位于首位接脚以及末位接脚之间，三者均具有用以焊接至电路板上的焊接区。此外中央接脚的焊接区的面积小于首位接脚的焊接区的面积与末位接脚的焊接区的面积。

Description

具有侧边接脚的集成电路封装元件

技术领域

本发明涉及一种集成电路封装元件，特别是涉及一种具有侧边接脚的集成电路封装元件。

背景技术

目前大多数的集成电路封装元件(integrated circuit package component)被焊接于印刷电路板(printed circuit board)上，通过许多接脚(pins)来实现此集成电路封装元件与印刷电路板之间的电气连接与机械(物理)连接。由于集成电路封装元件与印刷电路板弹性模量和热膨胀系数的差异，导致两者在机械应力(例如安装或搬运)或热应力(例如焊接高温)下所产生的弯曲程度不同，因此，介于集成电路封装元件与印刷电路板之间的这些接脚可能因此而导致断裂。

举例而言，传统矩形扁平封装(Quad Flat Package，QFP)技术下的集成电路封装元件的宽度大致相同。如此，当此集成电路封装元件焊接至印刷电路板，并承受到一定程度的应力时，此集成电路封装元件的部分接脚将因无法承受应力而产生变形甚至断裂，导致无法继续实现集成电路封装元件与印刷电路板之间的电气连接与机械连接。如此，集成电路封装元件便无法与印刷电路板进行信号的传递，进而使得印制电路板元件因此失效。

有鉴于此，如何研发出一种集成电路封装元件，可有效改善上述所带来的缺失及不便，实乃相关业者目前刻不容缓的一重要课题。

发明内容

本发明的目的在于揭露一种具有侧边接脚的集成电路封装元件，用以加强集成电路封装元件的侧边接脚的抗应力能力，降低受到应力的弯曲而出现断裂的机会。

此种具有侧边接脚的集成电路封装元件，用以安置于一电路板上，其包 括一封装本体、一中央接脚、一首位接脚及一末位接脚。封装本体具有一侧面。中央接脚排列于侧面，具有用以焊接至电路板上的焊接区，首位接脚排列于侧面，具有用以焊接至电路板上的焊接区，末位接脚排列于侧面，具有用以焊接至电路板上的焊接区；中央接脚位于首位接脚以及末位接脚之间。中央接脚的焊接区具有第一面积，首位接脚的焊接区具有第二面积，末位接脚的焊接区具有第三面积，第一面积小于第二面积及第三面积。

本发明的一实施例中，此些接脚的焊接区的面积依据从此些接脚中央位置的至少一接脚分别朝此些接脚最首位的接脚的方向，以及朝此些接脚最末位的接脚的方向依序递增。

本发明的另一态样，为一种具有侧边接脚的集成电路封装元件，用以安置于一电路板上。此集成电路封装元件包括一封装本体、一第一接脚群、一第二接脚群及一第三接脚群。封装本体具有一侧面。此侧面包括一第一区、一第二区及一第三区。第一区位于第二区及第三区之间。第一接脚群包括多个第一接脚，此些第一接脚分别排列于第一区。此些第一接脚分别具有一第一焊接区，且此些第一焊接区具有相同的面积。第二接脚群包括多个第二接脚，此些第二接脚分别排列于第二区。此些第二接脚分别具有一第二焊接区，且此些第二焊接区彼此具有相同的面积。第三接脚群包括多个第三接脚，此些第三接脚分别排列于第三区。此些第三接脚分别具有一第三焊接区，此些第三焊接区彼此具有相同的面积。其中任一第一焊接区的面积小于任一第二焊接区的面积及任一第三焊接区的面积。

如此，本发明通过调整集成电路封装元件各侧边接脚的焊接面积，使得集成电路封装元件各侧边接脚接近角落的接脚具有较大的焊接面积，以便集成电路封装元件的侧边接脚于焊接至印刷电路板后，可提升抗应力能力。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：

图1为集成电路封装元件受到应力时的应力线分布图；

图2A为本发明具有侧边接脚的集成电路封装元件的一实施例下一四方形扁平封装元件(QFP)的立体示意图；

图2B为图2A的侧视图；

图3为图2A的仰视图；

图4为本发明具有侧边接脚的集成电路封装元件的一实施例下一四方形扁平无引脚封装元件(QFN)的仰视图；

图5为本发明具有侧边接脚的集成电路封装元件的一实施例下一小外型封装元件(SOP)的仰视图。

主要元件符号说明

100：集成电路封装元件        322a：第二接脚群

200：封装本体                323：第三接脚

210：安置面                  323a：第三接脚群

220：侧面                    324：第四接脚

231：第一区                  324a：第四接脚群

232：第二区                  325：第五接脚

233：第三区                  325a：第五接脚群

234：第四区                  331：第一焊接区

235：第五区                  332：第二焊接区

300：接脚                    333：第三焊接区

301：焊接区                  334：第四焊接区

311：中央接脚                335：第五焊接区

312：首位接脚                p：应力线

313：末位接脚                c：几何中心点

321：第一接脚                r：角落

321a：第一接脚群             h：宽度

322：第二接脚                D1、D2：方向

具体实施方式

以下将以图示及详细说明清楚说明本发明的精神，如熟悉此技术的人员在了解本发明的实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。

图1为集成电路封装元件受到应力时的等应力线分布图。本发明发现集成电路封装元件100焊接至印刷电路板后，在受到机械应力或热应力时所呈现的等应力线p以一几何中心点c为圆心，朝集成电路封装元件100边缘的 方向呈同心圆分布，意即，集成电路封装元件100越远离其几何中心点c的位置所承受应力越大。换句话说，当集成电路封装元件100呈矩形时，其边缘的角落r所承受的应力最大。

有鉴于此，本发明揭露一种具有侧边接脚的集成电路封装元件，通过调整集成电路封装元件各侧边接脚的焊接面积，使得集成电路封装元件各侧边接脚接近角落的接脚具有较大的焊接面积，以便集成电路封装元件的侧边接脚在焊接至印刷电路板后，可提升抗应力能力。

图2A绘示本发明具有侧边接脚的集成电路封装元件的一实施例下一四方形扁平封装元件(quad flat package，QFP)的立体示意图。图2B绘示图2A的一侧视图。

此集成电路封装元件100包括一封装本体200及多个接脚300。封装本体200具有一安置面210及邻接于安置面210周边的多个侧面220。此些接脚300分别线性地排列于至少一侧面220。具体而言，此些接脚300的一端分别埋藏于此侧面220中，另端分别自此侧面220伸出，可朝外延伸(如图2B)或弯折至安置面210，其另端皆具有一焊接区301。

当此集成电路封装元件100安置于此电路板(图中未示)时，封装本体200的安置面210面对电路板，各接脚300的焊接区301接触并焊接至此电路板上。

图3绘示图2A的一仰视图。本发明的一实施例中，此些接脚300的排列顺序中具有一中央接脚311(例如具有中位数角色的接脚)、一首位接脚312(即最外侧的接脚)及一末位接脚313(即相对首位接脚312的最外侧的接脚)，中央接脚311位于首位接脚312及末位接脚313之间。中央接脚311的焊接区301具有一第一面积；首位接脚312的焊接区301具有一第二面积；末位接脚313的焊接区301具有一第三面积。其中第二面积及第三面积皆大于第一面积，故集成电路封装元件100接近角落的接脚312、313具有较大的焊接面积，使得集成电路封装元件100具有更高的抗应力能力。

此实施例更进一步揭露此些接脚300对于其焊接区301面积的变化，可依据从此些接脚300中央的一接脚311分别朝两个对应最外侧的接脚312、313的方向，依序递增其焊接区301的面积。

当接脚300的数量为奇数时，此些接脚300中仅有一个中央接脚311。举例而言，此集成电路封装元件100的一侧面220伸出11只接脚时，依序 命名为接脚一、接脚二、接脚三、…、接脚六，以此类推至接脚十一，接脚六即为此些接脚300的中央接脚311；接脚一及接脚十一分别即为此些接脚300的首位接脚312及末位接脚313。

如图所示，此些接脚300对于其焊接区301面积的变化，可依据从接脚六至接脚十一的方向D1，以及从接脚六至接脚一的方向D2依序递增其焊接区301的面积。

具体而言，中央接脚311的焊接区301的第一面积的宽度h举例而言为0.22～0.32毫米(mm)(即为0.22，0.23，0.24，0.25，0.26，0.27，0.28，0.29，0.30，0.31及0.32其中之一)。首位接脚312的焊接区301的第二面积的宽度h举例而言为0.28～0.38毫米(mm)(即为0.28，0.29，0.30，0.31，0.32，0.33，0.34，0.35，0.36，0.37，0.38其中之一)。末位接脚313的焊接区301的第三面积的宽度h举例而言为0.28～0.38毫米(mm)(即为0.28，0.29，0.30，0.31，0.32，0.33，0.34，0.35，0.36，0.37，0.38其中之一)。此外，本实施例中当接脚300的数量为偶数时，差别仅在于此些接脚300中具有两个中央接脚311，此些接脚300中央的二接脚311仍分别朝二对应最外侧的接脚312、313的方向，依序递增其焊接区301的面积。以下将以接脚300的数量为偶数时的一实施例为说明。

图4绘示本发明具有侧边接脚的集成电路封装元件的一实施例下一四方形扁平无引脚封装元件(quad flat non-leaded package，QFN)的仰视图。

当接脚300的数量为偶数时，则有两个中央接脚311。举例而言，此集成电路封装元件100的一侧面220具有10只接脚时，依序命名为接脚一、接脚二、接脚三、…、接脚七以此类推至接脚十，接脚五及接脚六即为此些接脚300中的中央接脚311；接脚一及接脚十分别为此些接脚300的首位接脚312及末位接脚313。

如图所示，此些接脚300对于其焊接区301面积的变化，可依据从接脚六至接脚十的方向D1依序递增其焊接区301的面积，以及从接脚五至接脚一的方向D2依序递增其焊接区301的面积。

具体而言，中央接脚311的焊接区301的第一面积的宽度h举例而言为0.22～0.32毫米(mm)(即为0.22，0.23，0.24，0.25，0.26，0.27，0.28，0.29，0.30，0.31及0.32其中之一)。首位接脚312的焊接区301的第二面积的宽度h举例而言为0.28～0.38毫米(mm)(即为0.28，0.29，0.30，0.31，0.32，0.33，0.34， 0.35，0.36，0.37，0.38其中之一)。末位接脚313的焊接区301的第三面积的宽度h举例而言为0.28～0.38毫米(mm)(即为0.28，0.29，0.30，0.31，0.32，0.33，0.34，0.35，0.36，0.37，0.38其中之一)。

此些接脚300通常呈针脚状、片状或块状，由于此些接脚的长度及厚度皆一致，因此其宽度h的不同便决定了焊接区301面积的不同。

然而，首位接脚312的焊接区301的第二面积与末位接脚313的焊接区301的第三面积不限于相同或不同，只要大于中央接脚311的焊接区301的第一面积即可提供集成电路封装元件100更高的抗应力能力。

图5绘示本发明具有侧边接脚的集成电路封装元件的一实施例下一小外型封装元件(small outline package，SOP)的仰视图。本发明的另一实施例中，各侧面220可定义有一第一区231、一第二区232及一第三区233。第一区231位于第二区232及第三区233之间。

此些接脚300包括多个第一接脚321、第二接脚322及第三接脚323。此些第一接脚321分别线性排列于此侧面220且位于第一区231。此些第二接脚322分别线性排列于此侧面220且位于第二区232。此些第三接脚323分别线性排列于此侧面220且位于第三区233。

此些第一接脚321可合称一第一接脚群321a，此些第一接脚321分别具有一第一焊接区331，此些第一焊接区331具有相同的面积。此些第二接脚322可合称一第二接脚群322a，此些第二接脚322分别具有一第二焊接区332，此些第二焊接区332彼此具有相同的面积。此些第三接脚323可合称一第三接脚群323a，此些第三接脚323分别具有一第三焊接区333，此些第三焊接区333彼此具有相同的面积。任一第一焊接区331的面积小于任一第二焊接区332的面积及任一第三焊接区333的面积。

由于第二焊接区332的面积及第三焊接区333的面积皆大于第一焊接区331的面积，故集成电路封装元件100接近边缘的接脚具有较大的焊接面积，使得集成电路封装元件100具有更高的抗应力强度。

具体而言，任一第一焊接区331的面积的宽度h举例而言可为0.22～0.32毫米(mm)(即为0.22，0.23，0.24，0.25，0.26，0.27，0.28，0.29，0.30，0.31及0.32其中之一)。任一第二焊接区332的面积的宽度h为0.28～0.38毫米(mm)(即为0.28，0.29，0.30，0.31，0.32，0.33，0.34，0.35，0.36，0.37，0.38其中之一)。任一第三焊接区333的面积的宽度h为0.28～0.38毫米(mm)(即为0.28，0.29， 0.30，0.31，0.32，0.33，0.34，0.35，0.36，0.37，0.38其中之一)。此些接脚300通常呈针脚状、片状或块状，由于此些接脚的长度及厚度皆一致，因此其宽度h的不同便决定了焊接区面积的不同。

此实施例更进一步揭露封装本体200更包括一第四区234及一第五区235。第四区234介于第一区231与第二区232之间。第五区235介于第一区231与第三区233之间。

此些接脚300包括多个第四接脚324及第五接脚325。此些第四接脚324可合称一第四接脚群324a，分别线性排列于此侧面220且位于第四区234，此些第五接脚325可合称一第五接脚群325a，分别线性排列于此侧面220且位于第五区235。

此些第四接脚324分别具有一第四焊接区334，此些第四焊接区334具有相同的面积，且任一第四焊接区334的面积大于任一第一焊接区331的面积，小于任一第二焊接区332的面积。

此些第五接脚325分别具有一第五焊接区335，此些第五焊接区335具有相同的面积，且任一第五焊接区335的面积大于任一第一焊接区331的面积，小于任一第三焊接区333的面积。

依据上述各实施例中，此集成电路封装元件100不限其外型、种类及规格，只要其接脚由侧面所伸出，并符合上述的精神，均为本发明欲保护的技术手段。

在一具体实施例中，集成电路封装元件100的封装本体200的外型可例如为矩形、圆形或多边形。当封装本体200呈圆形时，此些接脚300分别排列于周围侧面。当封装本体200呈矩形时，此些接脚300可分别线性地排列于至少两个对应侧面或全部四个侧面上，而非限于上述实施例中的单一侧面。

在一具体实施例中，集成电路封装元件100可例如为一四方形扁平封装元件(quad flat package，QFP)、一四方形扁平无引脚封装元件(quad flatnon-leaded package，QFN)或一四方形扁平I形引脚封装元件(quad flatI-leaded package，QFI)。

集成电路封装元件100也可例如为一小外型封装元件(small outlinepackage，SOP)、一小外型J型接脚封装元件(Small Outline J-lead Package，SOJ)或一小外型I型接脚封装元件(Small Outline I-lead Package，SOI)。

集成电路封装元件100也可例如为一带引脚的陶瓷芯片载体(CeramicLeaded Chip Carrier，CLCC)、一带引脚的塑胶芯片载体(Plastic Leaded ChipCarrier，PLCC)或一J形引脚芯片载体(J-leaded chip carrier，JLCC)。

集成电路封装元件100也可例如为一单列直插式封装元件(SingleIn-Line Package，SIP)、一双列直插式封装元件(Dual In-Line Package，DIP)或一交叉引脚封装元件(Zigzag In-Line Package，ZIP)。

需说明的是，此侧面220上并无任何痕迹或提示而得知第一区231至第五区235的存在，本说明书定义第一区231至第五区235仅为方便说明各第一接脚321至第五接脚325的对应位置及关系，本发明所属技术领域的人士可由各区中接脚的不同焊接面积而分辨出第一区231至第五区235的存在。

此外，第一接脚321、第二接脚322、第三接脚323、第四接脚324及第五接脚325皆属于此些接脚300的其中之一。上述的接脚一至接脚十三或上述的接脚一至接脚十皆属于此些接脚300的其中之一。

本说明书定义第一接脚群321a至第五接脚群325a仅为方便区分各对应接脚群中的接脚300，本发明所属技术领域的人士可由各接脚300的不同焊接面积而分辨出第一接脚群321a至第五接脚群325a。

综上所述，通过发现集成电路封装元件的同心圆受力分布，本发明提供上述种种的技术手段，以补强此些接脚经历应力弯曲的抗应力能力。如此，便可有效提升集成电路封装元件在电路板上的结构强度，进而提高集成电路封装元件的疲劳寿命以及整体可靠性。

本发明所揭露如上的各实施例中，并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (17)

1.一种具有侧边接脚的集成电路封装元件，用以安置于一电路板上，其包括：

封装本体，具有一侧面；

中央接脚，排列于该侧面，该中央接脚具有一用以焊接至该电路板上的焊接区；

首位接脚，排列于该侧面，该首位接脚具有一用以焊接至该电路板上的焊接区；以及

末位接脚，排列于该侧面，该末位接脚具有一用以焊接至该电路板上的焊接区，该中央接脚位于该首位接脚以及该末位接脚之间，

其中该中央接脚的该焊接区具有第一面积，该首位接脚的该焊接区具有第二面积，该末位接脚的该焊接区具有第三面积，该第一面积小于该第二面积及该第三面积。

2.如权利要求1所述的具有侧边接脚的集成电路封装元件，更包括：

至少一第一接脚，该至少一第一接脚具有一用以焊接至该电路板上的焊接区，该至少一第一接脚位于该中央接脚与该首位接脚之间；以及

至少一第二接脚，该至少一第二接脚具有一用以焊接至该电路板上的焊接区，该至少一第二接脚位于该中央接脚与该末位接脚之间，

其中该至少一第一接脚的该焊接区的面积从该中央接脚朝该首位接脚的方向依序递增，该至少一第二接脚的该焊接区的面积从该中央接脚朝该末位接脚的方向依序递增。

3.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该第一面积的一宽度为0.22～0.32毫米(mm)。

4.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该第二面积或该第三面积的一宽度为0.28～0.38毫米(mm)。

5.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该第二面积与该第三面积相等。

6.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该第二面积与该第三面积不相等。

7.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该封装本体的外型为矩形或圆形。

8.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一四方形扁平封装元件、一四方形扁平无引脚封装元件或一四方形扁平I形引脚封装元件。

9.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一小外型封装元件、一小外型J型接脚封装元件或一小外型I型接脚封装元件。

10.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一带引脚的陶瓷芯片载体、一带引脚的塑胶芯片载体或一J形引脚芯片载体。

11.如权利要求1所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一单列直插式封装元件、一双列直插式封装元件或一交叉引脚封装元件。

12.一种具有侧边接脚的集成电路封装元件，用以安置于一电路板上，其包括：

封装本体，具有一侧面，该侧面包括第一区、第二区及第三区，该第一区位于该第二区及该第三区之间；

第一接脚群，包括多个第一接脚，该些第一接脚分别排列于该第一区，该些第一接脚分别具有第一焊接区，该些第一焊接区具有相同的面积；以及

第二接脚群，包括多个第二接脚，该些第二接脚分别排列于该第二区，该些第二接脚分别具有第二焊接区，该些第二焊接区彼此具有相同的面积；以及

第三接脚群，包括多个第三接脚，该些第三接脚分别排列于该第三区，该些第三接脚分别具有第三焊接区，该些第三焊接区彼此具有相同的面积，

其中任一该些第一焊接区的面积小于任一该些第二焊接区的面积及任一该些第三焊接区的面积。

13.如权利要求12所述的具有侧边接脚的集成电路封装元件，其中该些第一焊接区的宽度为0.22～0.32毫米(mm)。

14.如权利要求12所述的具有侧边接脚的集成电路封装元件，其中该些第二焊接区或该些第三焊接区的宽度为0.28～0.38毫米(mm)。

15.如权利要求12所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一四方形扁平封装元件、一四方形扁平无引脚封装元件、一四方形扁平I形引脚封装元件、一小外型封装元件、一小外型J型接脚封装元件或一小外型I型接脚封装元件。

16.如权利要求12所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一带引脚的陶瓷芯片载体、一带引脚的塑胶芯片载体或一J形引脚芯片载体。

17.如权利要求12所述的具有侧边接脚的集成电路封装元件，其中该集成电路封装元件为一单列直插式封装元件、一双列直插式封装元件或一交叉引脚封装元件。

Images