CN102195113B - 阻抗变换器、集成电路装置、放大器以及通信模块 - Google Patents

阻抗变换器、集成电路装置、放大器以及通信模块 Download PDF

Info

Publication number
CN102195113B
CN102195113B CN201110043028.XA CN201110043028A CN102195113B CN 102195113 B CN102195113 B CN 102195113B CN 201110043028 A CN201110043028 A CN 201110043028A CN 102195113 B CN102195113 B CN 102195113B
Authority
CN
China
Prior art keywords
transmission line
impedance
line
substrate
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110043028.XA
Other languages
English (en)
Other versions
CN102195113A (zh
Inventor
增田哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102195113A publication Critical patent/CN102195113A/zh
Application granted granted Critical
Publication of CN102195113B publication Critical patent/CN102195113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

一种阻抗变换器、集成电路装置、放大器以及通信模块，该阻抗变换器包括：第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；第二传输线和第三传输线，具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上，所述第二传输线和所述第三传输线电性耦接至所述第一传输线；以及电阻器，耦接在所述第二传输线与所述第三传输线之间。本发明可降低组成高输出半导体电路的匹配电路中的损耗，可缩减电路面积，并可实现高性能高输出的半导体电路。

Description

阻抗变换器、集成电路装置、放大器以及通信模块
相关申请的交叉引用
本申请基于并要求2010年2月19日递交的在先日本专利申请No.2010-34751的优先权，其全部内容通过参考援引于此。
技术领域
本发明于此讨论的实施例涉及一种阻抗变换器、集成电路装置、放大器以及通信模块。
背景技术
在通信模块(如雷达放大器和基站放大器)里所使用的集成电路装置中，多个集成电路例如并联耦接(couple)在一起，并且增加集成电路晶体管栅极的宽度以实现高的输出。
此外，阻抗变换器耦接在并联耦接在一起的多个集成电路的输入侧和输出侧，以通过阻抗变换器中的匹配电路进行阻抗匹配。尤其是，具有多路串联(in multiple series)耦接在一起的四分之一波长线的阻抗变换器被广泛使用在宽带特性所需要的集成电路装置中，以通过增加四分之一波长线的段数(the number of quarter wave-line stages)来获得宽带特性。
已经公开了相关技术，例如，日本特许公开实用新型登记公开号5-65104，日本特许公开专利申请公开号9-139639，日本特许公开专利申请公开号10-209724，S.B.Cohn，“Optimum Design of Stepped Transmission-LineTransformers”，IRE trans.MTT-3，pp.16-21，1955.，以及E.J.Wilkinson，“AnN-Way Hybrid Power Divider”，IEEE Trans Microwave Theory and Techniques，vol.MTT-8，pp.116-118，1960。
发明内容
根据实施例的一个方案，一种阻抗变换器包括：第一传输线，具有第一阻抗，并设置在具有第一介电常数(permittivity)的第一基板上；第二传输线和第三传输线，具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上，所述第二传输线和所述第三传输线电性耦接至所述第一传输线；以及电阻器，耦接在所述第二传输线与所述第三传输线之间。
根据实施例的另一方案，一种集成电路装置包括：第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；第二传输线和第三传输线，具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上，所述第二传输线和所述第三传输线电性耦接至所述第一传输线；电阻器，耦接在所述第二传输线与所述第三传输线之间；以及集成电路，电性耦接至所述第二传输线和所述第三传输线。
根据实施例的又一方案，一种通信模块包括：放大器，用于对信号进行放大；以及端口，用于输出由所述放大器放大的信号；其中所述放大器包括：第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；第二传输线和第三传输线，具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上，所述第二传输线和所述第三传输线电性耦接至所述第一传输线；电阻器，耦接在所述第二传输线与所述第三传输线之间；以及集成电路，电性耦接至所述第二传输线和所述第三传输线。
根据本发明，可降低组成高输出半导体电路的匹配电路中的损耗，可缩减电路面积，并可实现高性能高输出的半导体电路。
将通过至少在权利要求中特别指出的特征、元件以及结合来实现并获得本发明的目的和优点。
应理解到前述一般的描述和下面详细的描述都是示例性和解释性的，而不用于限制如权利要求所要求保护的本发明。
附图说明
图1为根据第一实施例的集成电路装置的一个示例的俯视图以及沿该俯视图中心线的横截面图；
图2为根据第一实施例的阻抗电路的一个示例，其中该阻抗电路包括第一阻抗变换器、第二阻抗变换器、集成电路、第三阻抗变换器以及第四阻抗变换器；
图3A至图3D示出了根据第一实施例的第一阻抗变换器和第二阻抗变换器的耦接部分的细节和变型；
图4为根据第一实施例的输入分配电路部分的高频电流的一个示例；
图5为根据第一实施例的集成电路放大的功率增益S21的频率特性的一个示例的图示；
图6为根据第二实施例的集成电路装置的一个示例的俯视图以及沿该俯视图中心线的横截面图；
图7为根据第二实施例的阻抗电路的一个示例，其中该阻抗电路包括第一阻抗变换器、第二阻抗变换器、集成电路、第三阻抗变换器以及第四阻抗变换器；
图8A和图8B为根据第二实施例的输入分配电路的变型；以及
图9为使用根据第一或第二实施例的集成电路装置的通信模块的一个示例的透视图。
具体实施方式
将参照附图对本发明的实施例进行详细的描述。
参考图1至图5来描述第一实施例。
图1为根据第一实施例的一种集成电路装置的示例的俯视图以及沿该俯视图中心线的横截面图。根据第一实施例的集成电路装置包括：每个都具有多个功率晶体管的两个集成电路11A和11B，具有赛道式(tournament-style)构造的输入分配电路15及输出合成电路16。第一实施例的集成电路装置对输入的2GHz至4GHz的高频信号进行放大以将其变成大功率输出。通过将具有大致相同特性的多个晶体管并联耦接来实质上(substantially)增加晶体管栅极宽度、将基本相同的信号输入到所述多个晶体管中以及将所述多个晶体管的输出共同耦接在一起，来获得高输出。
每个集成电路11A和11B均包括多个GaN高电子迁移晶体管(HEMT)，所述GaN HEMT具有例如约0.8μm的栅极长度(gate length)。
在图1中，集成电路11A和11B左侧的部分是输入分配电路15，其右侧的部分是输出合成电路16。输入分配电路15将具有基本上相同功率和相位的输入信号分配到集成电路11A和11B的每个端口。输出合成电路16将来自集成电路11A和11B每个端口的输出信号合成为具有基本上相同相位的单一输出信号。信号分配和合成可通过使用例如T形分支来进行。
输入分配电路15包括：形成在基板21上并具有高阻抗的第一阻抗变换器20，以及形成在基板31上并具有低阻抗的第二阻抗变换器30。基板21例如可具有约0.38mm的厚度和9.8的特定介电常数。基板31例如可具有约0.25mm的厚度和140的特定介电常数。第一阻抗变换器20和第二阻抗变换器30每个都形成四分之一波长线。
第一阻抗变换器20在基板21上包括分支线22A和分支线22B，所述分支线都是弯曲的并形成例如约0.45mm宽的微带线(microstrip line)。弯曲线的原因是要降低在信号走向上(图1中的水平方向)线的尺寸并获得尺寸减小的集成电路装置。当电介质基板的背面接地并且信号线形成在电介质基板的前表面上时，允许将微带线设计成微波和毫波的传输线。形成在具有高特定介电常数的基板上的微带线具有基本同样的优点。
电阻器23设置在基板21朝向基板31的部分上。在基板31侧从两条分支线22A和22B延伸出的辅助线24A和24B分别与电阻器23的两侧接触。结果，分支线22A和22B在基板31侧通过电阻器23彼此耦接。
第二阻抗变换器30在基板31上包括：作为微带线以弯曲形状形成的四条分支线32AA、32AB、32BA、32BB，以及四条直线形分支线33AA、33AB、33BA、33BB。在四条分支线32AA、32AB、32BA、32BB以图1所示的竖直方向延伸之后，它们弯曲以沿水平方向延伸，变宽成楔形，并变成四条直线形分支线33AA、33AB、33BA、33BB。每条分支线32AA、32AB、32BA、32BB的宽度可为例如约0.2mm。每条分支线33AA、33AB、33BA、33BB的宽度可为例如约1.1mm。
电阻器35A设置为使弯曲的分支线32AA和32AB的两端接触在一起。结果，两条分支线32AA和32AB的端部通过电阻器35A耦接在一起。类似地，电阻器35B设置为使弯曲的分支线32BA和32BB的两端接触在一起。结果，两条分支线32BA和32BB的端部通过电阻器35B耦接在一起。
电阻器34A设置在分支线33AA与33AB之间，并且电阻器34B设置在分支线33BA与33BB之间。
输出合成电路16包括：以楔形形成在基板41上的两个电极42A和42B，形成在具有140的特定介电常数的基板51上并具有低阻抗的第三阻抗变换器40，以及形成在具有9.8的特定介电常数的基板61上并具有高阻抗的第四阻抗变换器60。第三阻抗变换器40包括在基板51上作为微带线形成的两条直线形微带线52A和52B。
第四阻抗变换器60在基板61上包括分支线62A和分支线62B，它们都是弯曲的并形成为例如微带线。电阻器63设置在基板61朝向基板51的部分上。在基板51侧从两条分支线62A和62B延伸出的辅助线64A和64B耦接至电阻器63的两侧。结果，两条分支线62A和62B在基板51侧通过电阻器63耦接在一起。
第三阻抗变换器40和第四阻抗变换器60各自形成四分之一波长线。
电阻器例如可为TaN膜。在基板上形成TaN膜后，电阻器被形成为使得一部分线覆盖该TaN膜。通过使用这种类型的薄膜电阻器，电阻器的尺寸可较小并且可降低电路的尺寸。此外，由于TaN膜被用作电阻器，所以电阻器能够处理高频信号，因此可实现能工作在极高温度下并具有长期可靠性的高质量电路。
在输入分配电路15中，分支线22A的端部通过例如引线接合(wirebonding)等类似方法与分支线32AA和32AB耦接在一起。分支线22B的端部通过例如引线接合等类似方法与分支线32BA和32BB耦接在一起。此外，分支线33AA、33AB、33BA以及33BB的端部通过例如引线接合等类似方法与集成电路11A和11B的输入端(电极焊盘)耦接在一起。
在输出合成电路16中，集成电路11A和11B的输出端(电极焊盘)通过例如引线接合等类似方法与电极42A和42B耦接在一起。电极42A和42B通过例如引线接合等类似方法与电极52A和52B耦接在一起。电极52A和52B通过例如引线接合等类似方法与分支线62A和62B耦接在一起。
引线接合可使用例如直径为25μm的多条金属线。也可使用带形接合(ribbon bonding)来代替引线接合。
例如，使用AuSn焊料在约300摄氏度的氮气气氛下，将集成电路11A和11B、形成输入分配电路15的基板21和31以及形成输出合成电路16的基板41、51和61安装在具有金属壁71的封装金属基底70上。接下来，将盖子79放置在金属壁71上，以封闭性地将集成电路11A和11B密封起来。电极75和电极76设置在封装金属基底70上，以允许电连接至外部。电极75和76通过穿通件(feedthrough)74和77与金属壁71和盖子79电性隔离。输入引线73设置在电极75在封装外部的部分上，并且输出引线78设置在电极76在封装外部的部分上。
电极75在封装内部的部分通过例如引线接合法耦接至第一阻抗变换器20的分支线22A和22B的耦接部分IN。电极76在封装内部的部分通过例如引线接合法耦接至第四阻抗变换器60的分支线62A和62B的耦接部分OUT。
图2示出了根据第一实施例的阻抗电路的一个示例，其中该阻抗电路包括第一阻抗变换器、第二阻抗变换器、集成电路、第三阻抗变换器以及第四阻抗变换器。四分之一波长线Z1A和四分之一波长线Z1B对应于两条弯曲的分支线22A和22B。线Z21AA、Z21AB、Z21BA以及Z21BB对应于四条弯曲的分支线32AA、32AB、32BA以及32BB。线Z22AA、Z22AB、Z22BA以及Z22BB对应于四条直线形的分支线33AA、33AB、33BA以及33BB。线Z21AA和Z22AA、线Z21AB和Z22AB、线Z21BA和Z22BA以及线Z21BB和Z22BB各自都形成四分之一波长线。
四分之一波长线Z3A和Z3B对应于两条直线形微带线52A和52B。四分之一波长线Z4A和四分之一波长线Z4B对应于两条弯曲的分支线62A和62B。
如此处所描述的，输入分配电路15将阻抗变换器形成为具有期望阻抗特性的传输线，其中该阻抗变换器将50欧姆转换为1欧姆或者更小的阻抗。如此处所描述的，输出合成电路16将阻抗变换器形成为具有期望阻抗特性的传输线，其中该阻抗变换器将1欧姆或者更小的阻抗转换为50欧姆。
图3A至图3D示出了根据第一实施例的第一阻抗变换器20和第二阻抗变换器30的耦接部分的细节和变型。图3C示出了弯曲分支线22A与两条弯曲分支线32AA和32AB耦接部分的一个示例。弯曲分支线22B与两条弯曲分支线32BA和32BB的耦接部分基本上是相同的。
图3C示出了根据第一实施例的第一阻抗变换器20和第二阻抗变换器30的耦接部分的一个示例。
图3A示出了根据第一实施例的第一阻抗变换器20和第二阻抗变换器30耦接部分的第一变型。如图3A所示，对应于图1所示的分支线32AA和32AB的分支线不是弯曲的而是直线形的。电极22X设置在分支线22A的末端以形成T型分支，并且电极22X的两端部利用引线36XA和36XB耦接至直线形分支线32XA和32XB的端部。在图3A中，引线36XA和36XB每个都以单根引线被示出；然而也可使用多条引线。辅助线37XA和37XB从分支线32XA和32XB的端部附近延伸出，并设置在分支线32XA和32XB之间。辅助线37XA和37XB接触电阻器35A。结果，分支线32XA和32XB通过电阻器35A彼此耦接。
第一变型也可取得与图3C所示实施例基本相同的效果。然而，由于分支线32XA和32XB是直线形的而不是弯曲的，因此第一变型中由箭头所指示的部分长于图3C中实施例所指示的部分。结果，增加了装置的尺寸。而且，在第一变型中，由于T型分支电极22X设置在分支线22A的末端，使得线宽(wiring width)是不连续的。结果，增加了传输损耗。
图3B示出了根据第一实施例的第一阻抗变换器20和第二阻抗变换器30耦接部分的第二变型。在第二变型中，分支线32YA和32YB朝着电阻器35A的中心部分延伸。第二变型也可取得与图3C示出的实施例基本相同的效果。相反地，在图3C示出的实施例中，分支线32AA和32AB延伸至电阻器35A在基板边缘侧的末端。当对图3C示出的实施例和第二变型进行比较时，由于分支线32AA和32AB的位置靠近面对基板21的基板31边缘，因此在图3C示出的实施例中可使由箭头指示的部分的长度较短。
图3D是一部分电阻器35A的横截面。电阻器35A例如可为TaN膜。电阻器35A与覆盖一部分电阻器35A的分支线32AA和32AB设置在基板31上。
图4为根据第一实施例的一部分输入分配电路15的高频电流的一个示例。图4示出了使用电磁场模拟器的计算结果。由于趋肤效应，高频电流流动在布线的表面上。尤其是，可以看出电流集中在并流经布线的两侧(也即布线的宽度方向上的两端部)。通过使用弯曲线22A和22B作为在低介电常数的基板21上的布线，可降低电路的尺寸。可以看出的是高频电流量在线22A和22B的高介电常数基板31侧的宽度方向上线的顶部和底部是不同的，其中线22A和22B位于低介电常数基板21上。高频电流量的差异表明在宽度方向上线的顶部和底部的信号相位和大小存在差异，这样的差异尤其在电不连续区域是显著的(noticeable)。
在第一实施例中，由于在低介电常数基板21上的线具有弯曲形状，因此在弯曲部分线内部的电流量的不均匀性较大。因为存在由分支信号之间的干扰所造成的信号衰减，因此相位和信号大小的差异可影响分配给高介电常数基板31上的分支线32AA、32AB、32BA以及32BB的信号的相位和大小。图1所示的集成电路11A和11B的性能可能不会完全展示出来。因此，控制由从低介电常数基板21所输出的信号之间的干扰所造成的信号衰减、去除引起相位和信号大小差异的信号成分、以及均衡相位和信号大小是有效的。
因此，在第一实施例中，如图1所示，电阻器35A和35B设置为控制高介电常数基板31的分支段中分支信号之间的干扰并去除不平衡行为(unbalanced behavior)。为了确定电阻器35A和35B的有效性，使用电磁场模拟器计算具有和不具有电阻器35A和35B的放大器的特性。
图5是使用集成电路11A和11B放大的功率增益S21的频率特性的一个示例的图示。线A表明了电阻器35A和35B设置在高介电常数基板31分支段中的情形，而线B表明了不设置电阻器35A和35B的情形。在不设置电阻器35A和35B的情形下，增益快速降到5GHz水平(level)附近，因此电路性能会由于线内的信号变化而退化。另一方面，当设置电阻器35A和35B时，可看出没有增益的快速降低。当与不设置电阻器35A和35B的情形相比时，频率的总增益提高并且频带也变宽以提供期望的特性。这样，通过提供电阻器35A和35B可提高电路的性能。
图3B示出的引线36XA和36XB和图3C示出的引线36AA和36AB优选地耦接至耦接部分，该耦接部分设置在分支线22A电流密度相对较高的布线宽度方向上的端部处。由于耦接部分设置在布线宽度方向上的端部，所以可保持从分支线22A流向引线的电流密度的高水平。从而可改善信号传输特性。
参考图6至图9将阐释第二实施例。
图6为根据第二实施例的集成电路装置的一个示例的俯视图以及沿该俯视图中心线的横截面图。第二实施例的集成电路装置不同于第一实施例的是输出合成电路具有四条分支线。然而，其它部分与第一实施例基本上相同。
第二实施例的集成电路装置的输出合成电路包括：形成在基板51上并具有低阻抗的第三阻抗变换器，以及形成在基板61上并具有高阻抗的第四阻抗变换器。基板51具有例如约0.25mm的厚度和140的特定介电常数。基板61具有例如约0.38mm的厚度和9.8的特定介电常数。第三阻抗变换器和第四阻抗变换器每个都形成四分之一波长线。
第三阻抗变换器包括在基板51上形成为微带线的四条直线形分支线53AA、53AB、53BA及53BB，以及形成在基板51上的四条弯曲分支线55AA、55AB、55BA及55BB。四条分支线53AA、53AB、53BA以及53BB以直线延伸，然后宽度变窄成楔形以变成四条分支线55AA、55AB、55BA以及55BB。如图6所示，四条分支线55AA、55AB、55BA以及55BB在横向(lateral)方向上延伸，然后弯曲并在竖直方向上延伸。分支线55AA和55AB都接触电阻器56A。结果，两条分支线55AA和55AB的端部通过电阻器56A彼此耦接在一起。类似地，分支线55BA和55BB都接触电阻器56B。结果，两条分支线55BA和55BB的端部通过电阻器56B彼此耦接在一起。四条直线形的分支线53AA、53AB、53BA以及53BB每条的宽度为例如约1.1mm。四条弯曲分支线55AA、55AB、55BA以及55BB每条的宽度为例如约0.2mm。
电阻器54A设置在分支线53AA与53AB之间，并且电阻器54B设置在分支线53BA与53BB之间。
第四阻抗变换器在基板61上包括分支线62A和62B，所述分支线62A和62B都是弯曲的且形成为例如宽度约为0.45mm的微带线。弯曲线的原因是要降低信号走向(图6中的水平方向)上的宽度以减小集成电路装置的尺寸。
电阻器63设置在基板61朝向基板51的部分上。在基板51侧从两条分支线62A和62B延伸出的辅助线64A和64B耦接至电阻器63的两侧。结果，分支线62A和62B通过电阻器63在基板51侧彼此耦接在一起。
如上所述，第二实施例集成电路装置的输出合成电路具有基本同样于第一实施例输入分配电路的相反电路的结构。因此，电阻器54A、54B、56A、56B以及63具有相似的效果，因此将省略掉关于它们的描述。
图7为根据第二实施例的阻抗电路的一个示例，其中该阻抗电路由第一阻抗变换器、第二阻抗变换器、集成电路11A和11B、第三阻抗变换器以及第四阻抗变换器组成。第一阻抗变换器和第二阻抗变换器基本上与第一实施例中的阻抗变换器相同，因此将省略关于它们的描述。
线Z31AA、Z31AB、Z31BA以及Z31BB分别对应于四条直线形分支线53AA、53AB、53BA以及53BB。线Z32AA、Z32AB、Z32BA以及Z32BB分别对应于四条弯曲分支线55AA、55AB、55BA以及55BB。线Z31AA和Z32AA、Z31AB和Z32AB、Z31BA和Z32BA以及Z31BB和Z32BB各自者构成四分之一波长线。四分之一波长线Z4A和四分之一波长线Z4B对应于两条弯曲分支线62A和62B。
如上所述，输出合成电路将阻抗变换器形成为具有期望阻抗特性的传输线，该阻抗变换器将1欧姆或者更小阻抗转换为50欧姆。尤其是，第二实施例输出合成电路的损耗低于第一实施例输出合成电路的损耗。
第一实施例和第二实施例描述如上，然而各种变型都是可能的。
例如，图8A为根据第二实施例的输入分配电路的第一变型。图8A对应于图2中输入分配电路的上半部分。在第一实施例中，例如，第二阻抗电路30的线Z21AA和Z22AA形成四分之一波长线。相反地，在图8A中，第二阻抗电路包括两条串联耦接的四分之一波长线。在这种情况下，电阻器35A也设置在第二阻抗电路分支线的第一阻抗电路侧。此外，电阻器34A设置在第二阻抗电路的四分之一波长线的第二级。
图8B为根据第二实施例的输入分配电路的第二变型。在图8B中，第二阻抗电路包括一条四分之一波长线。在这种情况下，电阻器35A也设置在第二阻抗电路分支线的第一阻抗电路侧。此外，电阻器34A设置在第二阻抗电路中。
第一实施例和第二实施例为由匹配电路基板和例如包括晶体管的集成电路11A和11B组成的混合IC(HIC)。然而，第一实施例和第二实施例可适用于例如MMIC，该MMIC为集成有晶体管、电阻器、电容器以及传输线的集成电路11A和11B。
例如，集成电路可在SiC基板上包含AlGaN层和GaN HEMT层的基板上形成有晶体管、NiCr电阻器、具有SiN间隔层的金属-绝缘体-金属(MIM)电容器、以及金布线(gold wiring)。匹配电路形成在晶体管的输入/输出部分。输入分配电路包括在晶体管附近并联的宽低阻抗传输线和在信号端与低阻抗线之间具有相对高阻抗的线，并具有适合功率合成的赛道式的构造。当插入用来控制并联线分支部分的不平衡行为的NiCr电阻器时，引起从高阻抗传输线传输来的信号的相位和大小差异的信号成分被去除，以使信号的大小和相位可被均衡。此外，对于低阻抗传输线的功率分配是被均一化的，且可实现较高性能水平的半导体电路。
不限于如上所描述的第一和第二实施例，多种变型都是可能的。尽管在实施例中使用了微带线，但也可使用如共面线等的其它线。此外，GaN晶体管设置在上述实施例中；然而，也可使用其它晶体管，如Si、GaAs或InP晶体管等。
此外，在上述实施例中电路由晶体管芯片和匹配电路基板组成。然而，例如，也可使用由MMIC芯片和MMIC芯片外部的匹配电路基板组成的混合IC，其中该MMIC芯片在芯片中部分集成了电阻器、电容器以及匹配电路。此外，可使用在芯片中集成了电阻器、电容器以及匹配电路的MMIC。
在实施例中，使用AuSn焊料安装芯片和匹配电路基板；然而，也可使用导电粘合剂来进行安装。在这种情况下，安装工作可操作在200℃或者更低的温度下，这个温度能抑制由封装、芯片、匹配电路基板以及电容器(condenser)中热膨胀系数的差异所引起的破裂，从而可提高成品收得率。而且，可安装InP器件等具有相对低耐热性的类似器件，而不会使特性退化。此外，例如可采用对于大热膨胀系数差异具有极好散热性能的封装材料(比如铜)，以获得具有较高输出的电路。此外，例如可使用如NiCr薄膜电阻器之类的电阻器。
根据公开的实施例，可实现具有较高输出、小型化以及低损耗阻抗变换电路的小型半导体电路。
如上所述，根据公开的实施例，可降低组成高输出半导体电路的匹配电路中的损耗，可缩减电路面积，并可实现高性能高输出的半导体电路。
图9为使用根据第一或第二实施例的集成电路装置的通信模块100的一个示例的透视图。
如图9所示，通信模块100包括耦接至天线的输入/输出端90、耦接至输入/输出端90的双工器(duplexer)91、低噪放大器92、控制电路93、前置放大器94、高输出放大器95以及滤波器96。
在图9中，右前排是发射系统，左后侧是接收系统。来自输入/输出端90的输入信号通过双工器91被选择性地发送至低噪放大器92，从而执行接收处理。另一方面，输出信号通过前置放大器94进行放大，并通过高输出放大器95进一步得到放大，经过滤波器96，接着通过双工器91被选择性地发送至输入/输出端90，然后从天线输出。第一或第二实施例的集成电路装置可用作高输出放大器95。第一或第二实施例的集成电路装置不仅可用在发射/接收通信模块中，而且还可用在发射通信模块中。
例如，图9所示的通信模块100可用作如雷达装置、传感器或电波干扰发射机等系统设备的一部分。在各种类型的系统设备中包含有根据第一或第二实施例缩减尺寸的高性能集成电路装置可有助于提高该设备的性能，并使其小型化。
尽管本申请实施例以例如“第一”、“第二”或“第三”来标号，但这些顺序标号并不表示实施例的优先次序。许多其它变更和变型对本领域普通技术人员来说是显而易见的。
本文引用的示例和条件语言都倾向于教育目的以帮助读者理解本发明和由发明人改进现有技术所贡献的概念，并解释为不限制于具体引用的这些示例和条件，说明书中这些示例的组织也不涉及显示本发明的优劣。尽管已经详细描述了本发明的实施例，但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。
此外，术语“或”倾向于意指包含“或”，而不是排除“或”。即，除特别指出的其它方式或者从上下文中清楚看出的方式之外，短语“X采用A或B”倾向于意指任何一种自然包含排列。即，短语“X采用A或B”满足于任何一种下述情况：X采用A；X采用B；或者X采用A和B。另外，除特别指出的其它方式或者从上下文中清楚看出所指为单数形式之外，本申请和所附权利要求中使用的冠词“一”和“一个”一般应解释为意指“一个或者更多”。

Claims (12)

1.一种阻抗变换器，包括：
第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；
两条第二传输线，耦接至所述第一传输线的一端，并具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上；
两条第三传输线，耦接至所述第一传输线的另一端，并具有低于所述第一阻抗的阻抗，并设置在所述第二基板上；以及
电阻器，耦接在所述第一传输线的所述一端与所述第一传输线的所述另一端之间；
其中，所述第一传输线具有弯曲形状，使得所述第一传输线的所述一端邻近于所述第一传输线的所述另一端。
2.根据权利要求1所述的阻抗变换器，其中，所述第二传输线包括具有多种特性阻抗和不同线宽的布线，并且所述第三传输线包括具有多种特性阻抗和不同线宽的布线。
3.根据权利要求1所述的阻抗变换器，其中，所述第一传输线、所述第二传输线和所述第三传输线为四分之一波长线传输线。
4.根据权利要求1所述的阻抗变换器，其中，所述第一传输线、所述第二传输线和所述第三传输线为微带线。
5.一种集成电路装置，包括：
第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；
两条第二传输线，耦接至所述第一传输线的一端，并具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上；
两条第三传输线，耦接至所述第一传输线的另一端，并具有低于所述第一阻抗的阻抗，并设置在所述第二基板上；
电阻器，耦接在所述第一传输线的所述一端与所述第一传输线的所述另一端之间；以及
集成电路，电性耦接至所述第二传输线和所述第三传输线；
其中，所述第一传输线具有弯曲形状，使得所述第一传输线的所述一端邻近于所述第一传输线的所述另一端。
6.根据权利要求5所述的集成电路装置，其中，所述第二传输线包括具有多种特性阻抗和不同线宽的布线，并且所述第三传输线包括具有多种特性阻抗和不同线宽的布线。
7.根据权利要求5所述的集成电路装置，其中，所述第一传输线、所述第二传输线以及所述第三传输线为四分之一波长线传输线。
8.根据权利要求5所述的集成电路装置，其中，所述第一传输线、所述第二传输线以及所述第三传输线为微带线。
9.一种通信模块，包括：
放大器，用于对信号进行放大；以及
端口，用于输出由所述放大器放大的信号；
其中，所述放大器包括：
第一传输线，具有第一阻抗，并设置在具有第一介电常数的第一基板上；
两条第二传输线，耦接至所述第一传输线的一端，并具有低于所述第一阻抗的阻抗，并设置在具有高于所述第一介电常数的介电常数的第二基板上；
两条第三传输线，耦接至所述第一传输线的另一端，并具有低于所述第一阻抗的阻抗，并设置在所述第二基板上；
电阻器，耦接在所述第一传输线的所述一端与所述第一传输线的所述另一端之间；以及
集成电路，电性耦接至所述第二传输线和所述第三传输线；
其中，所述第一传输线具有弯曲形状，使得所述第一传输线的所述一端邻近于所述第一传输线的所述另一端。
10.根据权利要求9所述的通信模块，其中，所述第二传输线包括具有多种特性阻抗和不同线宽的布线，并且所述第三传输线包括具有多种特性阻抗和不同线宽的布线。
11.根据权利要求9所述的通信模块，其中，所述第一传输线、所述第二传输线以及所述第三传输线为四分之一波长线传输线。
12.根据权利要求9所述的通信模块，其中，所述第一传输线、所述第二传输线以及所述第三传输线为微带线。
CN201110043028.XA 2010-02-19 2011-02-18 阻抗变换器、集成电路装置、放大器以及通信模块 Active CN102195113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034751A JP5648295B2 (ja) 2010-02-19 2010-02-19 インピーダンス変換器、集積回路装置、増幅器および通信機モジュール
JP2010-034751 2010-02-19

Publications (2)

Publication Number Publication Date
CN102195113A CN102195113A (zh) 2011-09-21
CN102195113B true CN102195113B (zh) 2014-04-02

Family

ID=44476023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110043028.XA Active CN102195113B (zh) 2010-02-19 2011-02-18 阻抗变换器、集成电路装置、放大器以及通信模块

Country Status (3)

Country Link
US (1) US8558638B2 (zh)
JP (1) JP5648295B2 (zh)
CN (1) CN102195113B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566768B2 (ja) * 2010-05-13 2014-08-06 株式会社東芝 高周波回路
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
US8649744B2 (en) 2011-09-08 2014-02-11 Alcatel Lucent Radio-frequency transmitter, such as for broadcasting and cellular base stations
US8798561B2 (en) * 2011-09-08 2014-08-05 Alcatel Lucent Radio-frequency circuit having a transcoupling element
US8687369B2 (en) * 2012-02-20 2014-04-01 Apple Inc. Apparatus for creating resistive pathways
JP6226143B2 (ja) * 2013-03-27 2017-11-08 パナソニックＩｐマネジメント株式会社 半導体デバイス
US8988161B2 (en) * 2013-06-20 2015-03-24 Triquint Semiconductor, Inc. Transformer for monolithic microwave integrated circuits
GB201323159D0 (en) * 2013-12-31 2014-02-12 Diamond Microwave Devices Ltd Improved matching techniques for wide-bandgap power transistors
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
JP6658429B2 (ja) * 2016-09-27 2020-03-04 三菱電機株式会社 半導体装置
CN111801842B (zh) * 2018-03-07 2022-03-22 住友电工光电子器件创新株式会社 半导体装置
US10615510B1 (en) 2018-09-24 2020-04-07 Nxp Usa, Inc. Feed structure, electrical component including the feed structure, and module
WO2020109873A1 (en) 2018-11-30 2020-06-04 Telefonaktiebolaget Lm Ericsson (Publ) Impedance element with built-in odd-mode oscillation suppression
CN110299897B (zh) * 2019-07-02 2020-09-08 电子科技大学 基于矢量合成的小型化多峰均衡器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411919A2 (en) * 1989-08-04 1991-02-06 Matsushita Electric Industrial Co., Ltd. Matching circuit for high frequency transistor
US5162756A (en) * 1989-10-20 1992-11-10 Fujitsu Limited High frequency transmission line circuit
US5274343A (en) * 1991-08-06 1993-12-28 Raytheon Company Plural switch circuits having RF propagation networks and RF terminations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08562B2 (ja) 1991-09-09 1996-01-10 浜野機械株式会社 袋詰製品の平段積箱詰め方法ならびにその装置
JPH09139639A (ja) * 1995-11-13 1997-05-27 Mitsubishi Electric Corp 高周波半導体増幅器
JP3504453B2 (ja) 1997-01-20 2004-03-08 三菱電機株式会社 電力分配合成器
JP2006108741A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 高周波電力分配合成器
JP2008035335A (ja) * 2006-07-31 2008-02-14 Toshiba Corp 高周波回路基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411919A2 (en) * 1989-08-04 1991-02-06 Matsushita Electric Industrial Co., Ltd. Matching circuit for high frequency transistor
US5162756A (en) * 1989-10-20 1992-11-10 Fujitsu Limited High frequency transmission line circuit
US5274343A (en) * 1991-08-06 1993-12-28 Raytheon Company Plural switch circuits having RF propagation networks and RF terminations

Also Published As

Publication number Publication date
CN102195113A (zh) 2011-09-21
JP2011172070A (ja) 2011-09-01
JP5648295B2 (ja) 2015-01-07
US8558638B2 (en) 2013-10-15
US20110204976A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN102195113B (zh) 阻抗变换器、集成电路装置、放大器以及通信模块
CN102195112B (zh) 传输线、阻抗变换器、集成电路安装设备及通信设备模块
CN102623863B (zh) 传输线、阻抗变换器、集成电路安装装置和通信装置模块
US6177834B1 (en) Output matched LDMOS power transistor device
US9685915B2 (en) Amplification stage and wideband power amplifier
US9007129B2 (en) Amplifer device
US7939864B1 (en) Inductive bond-wire circuit
CN101084622B (zh) 功率器件和功率器件的控制方法
EP2933835A1 (en) RF power transistor
CN109643976B (zh) 具有高功率密度的封装射频功率放大器
US11108361B2 (en) Integrated multiple-path power amplifier with interdigitated transistors
US11190146B2 (en) Doherty power amplifier devices having intergrated output combining networks
CN107644852A (zh) 用于rf功率放大器封装件的集成无源器件
CN110034736A (zh) 封装式射频功率放大器
KR20170074754A (ko) 집적 하이브리드 커플러를 갖는 ｒｆ 디바이스 패키지
US11075178B2 (en) RF power amplifier pallet
US11296662B2 (en) High-frequency power amplifier
US20080136566A1 (en) Signal transmission line for millimeter-wave band
EP2509105A1 (en) Semiconductor device having improved performance for high RF output powers
CN103066063A (zh) 半导体装置
KR102564085B1 (ko) 도허티 증폭기
KR101938227B1 (ko) 도파관 패키지
CN117595810A (zh) 多尔蒂放大器
Bessemoulin et al. Design aspects and performance of cost-efficient packaged power amplifiers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant