CN102154704B - 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件 - Google Patents

氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件 Download PDF

Info

Publication number
CN102154704B
CN102154704B CN201010547424.1A CN201010547424A CN102154704B CN 102154704 B CN102154704 B CN 102154704B CN 201010547424 A CN201010547424 A CN 201010547424A CN 102154704 B CN102154704 B CN 102154704B
Authority
CN
China
Prior art keywords
nitride semiconductor
nitride
semiconductor layer
crystal
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010547424.1A
Other languages
English (en)
Other versions
CN102154704A (zh
Inventor
藤仓序章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN102154704A publication Critical patent/CN102154704A/zh
Application granted granted Critical
Publication of CN102154704B publication Critical patent/CN102154704B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure

Abstract

本发明提供氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件。所述氮化物半导体晶体不会产生开裂、裂纹，具有可取得多张氮化物半导体自支撑衬底的结构。所述氮化物半导体晶体(10)的特征在于，层叠同种的氮化物半导体层至厚度2mm以上，且前述层叠的同种氮化物半导体层是通过杂质浓度低的氮化物半导体层(1)和杂质浓度高的氮化物半导体层(2)交替2周期以上地层叠而构成的。

Description

氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件
技术领域
本发明涉及氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件；进一步具体涉及可取得多张氮化物半导体自支撑衬底的氮化物半导体晶体、从氮化物半导体晶体制造氮化物半导体自支撑衬底的氮化物半导体自支撑衬底的制造方法，以及使用氮化物半导体自支撑衬底而制作的氮化物半导体器件。
背景技术
对于氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)等所代表的氮化物半导体而言，作为覆盖从紫外到绿色为止的波长区域的发光器件材料或作为高温工作、高输出工作的电子器件材料，受到人们注目。
对于除了氮化物半导体以外的以往的半导体而言，绝大多数情况下，是通过如下来实现并实用化各种器件，即：准备由与该半导体同种的单晶形成的自支撑衬底，在其上通过各种晶体生长法形成器件结构。
另一方面，就氮化物半导体而言，由于难以获得由GaN、AlN等氮化物半导体构成的单晶自支撑衬底，因此不得不使用蓝宝石、SiC等不同种的衬底。在此情况下，生长于异种衬底上的氮化物半导体层中产生高密度的缺陷(位错)，这成为了妨碍器件特性提高的重要原因。以代表性的例子来说，由于半导体激光器的寿命较强地依赖于晶体中的位错密度，因此通过在上述异种衬底上生长晶体从而形成的氮化物半导体元件难以获得实用的元件寿命。
近年来，通过各种技术供给低缺陷密度的GaN单晶自支撑衬底，终于将使用氮化物半导体的半导体激光器实现了实用化。作为GaN自支撑衬底的制造方法，提出有种种方法。作为代表性的方法，已知有如下方法：通过氢化物气相生长法(Hydride Vapor Phase Epitaxy，HVPE法)而在种衬底上厚厚地生长GaN，在生长中或者在生长之后去除种衬底的方法，使熔融Na中含有Ga金属之后，通过用氮气对全体加压，从而在种晶上析出GaN的Na助熔剂法，在高温高压下直接从Ga、氮气合成GaN的高压合成法，使Ga或GaN溶解于氨水中，在相比于高压合成法而言为低温、低压的条件下在种晶上析出GaN的低热合成法，从Ga蒸气和氨合成GaN的升华法等。
上述方法之中，使用HVPE法的几种方法在目前取得最大成功，通过研磨根据使用HVPE法的方法而制作的GaN的自支撑单晶的正反面，从而实现了大面积(2～3英寸径)的GaN自支撑衬底。作为代表性的基于HVPE法的方法，已知有：在蓝宝石衬底上的GaN薄膜表面上蒸镀Ti，将其热处理，从而形成孔隙(void)，利用HVPE法在其上厚厚地生长GaN，从上述的孔隙部分剥离蓝宝石衬底的方法(Void-Assisted Separation Method＝VAS法，参照非专利文献1)；通过HVPE法，在利用绝缘体掩模而部分地将表面覆盖的GaAs衬底上，厚厚地生长GaN，其后去除GaAs衬底的方法(DEEP法，参照非专利文献2)。
非专利文献1：Yuichi OSHIMA等，J印anese Journal of Applied Physics(日本应用物理杂志)，Vo1.42(2003)，pp.L1-L3
非专利文献2：Kensaku Motoki等，Joumal of Crystal Growth(晶体生长杂志)，Vo1.305(2007)，pp.377-383.
发明内容
然而，现状为：即使是根据使用上述HVPE法的方法而制作的GaN衬底也依然价格很高，相比较于以往的GaAs、InP衬底等而言，存在单位面积10倍以上的价格差。其原因在于，由于根据这些方法而难以获得1mm以上厚度的自支撑单晶，因此从经过1次生长而获得的自支撑单晶仅能获得1张自支撑衬底。
就上述使用HVPE法的方法而言，由于是在异种衬底上生长氮化物半导体自支撑单晶，因此在生长初期在单晶中导入高密度的位错。虽然位错密度随着生长的进展而在减少，但是在该位错的减少过程中在氮化物半导体单晶中导入应变。如果氮化物半导体自支撑单晶变厚，那么晶体内部中蓄积的应变能量变大；如果该应变能量超过某临界值，那么在氮化物半导体晶体中产生裂纹、开裂。这成为根据上述使用HVPE法的方法而不能厚厚地生长氮化物半导体自支撑单晶的原因。
另一方面，在以往的通过例如LEC法等生长GaAs或InP的情况下，由于将同种的GaAs或InP的单晶作为种晶，因此晶体内部中产生的应变小，可通过1次的生长而获得数10cm长度的单晶。可通过将该单晶切片、研磨，从而从1个单晶获得数张～100张的衬底。由此，GaAs衬底、InP衬底相比于GaN衬底而言，便可以显著低的成本来生产。
因此，假如制成可适用切片工序的厚度(典型上为2mm以上)的氮化物半导体自支撑单晶，则如果可不会产生开裂、裂纹地制作，那么便可大幅减低氮化物半导体自支撑衬底的制造成本。
本发明的目的在于提供不会产生开裂、裂纹且具有可取得多张氮化物半导体自支撑衬底的结构的氮化物半导体晶体，可便宜地制造氮化物半导体自支撑衬底的氮化物半导体自支撑衬底的制造方法，以及便宜的氮化物半导体器件。
本发明的第1实施方式为一种氮化物半导体晶体，其中，层叠同种的氮化物半导体层至厚度2mm以上，且前述层叠的同种的氮化物半导体层是通过将杂质浓度低的氮化物半导体层和杂质浓度高的氮化物半导体层交替2周期以上地层叠而构成的。
本发明的第2实施方式为第1实施方式的氮化物半导体晶体，其中，前述杂质浓度低的氮化物半导体层的厚度为前述杂质浓度高的氮化物半导体层的厚度的1/20以上。
本发明的第3实施方式为，就前述杂质浓度低的氮化物半导体层而言，杂质浓度不足5×1017cm-3，就前述杂质浓度高的氮化物半导体层而言，杂质浓度为5×1017cm-3以上。
本发明的第4实施方式为第1～第3实施方式中的任一项的氮化物半导体晶体，其中，前述层叠的同种的氮化物半导体层中包含的杂质为n型杂质、p型杂质或赋予半绝缘性的杂质中的任一项。
本发明的第5实施方式为氮化物半导体自支撑衬底的制造方法，其包括如下工序：将第1～第4实施方式中任一项所述的氮化物半导体晶体层叠形成于基底衬底上的工序；按照前述杂质浓度低的氮化物半导体层处于切断位置的方式，将前述基底衬底上所层叠形成的前述氮化物半导体晶体切片的工序。
本发明的第6的实施方式为第5实施方式的氮化物半导体自支撑衬底的制造方法，其中，按照前述杂质浓度高的氮化物半导体层处于氮化物半导体自支撑衬底的至少最外表面的方式而制作。
本发明的第7的实施方式为一种氮化物半导体器件，其通过在根据第5或第6的实施方式所述的氮化物半导体自支撑衬底的制造方法而制造的氮化物半导体自支撑衬底上，层叠形成具有器件结构的氮化物半导体层，从而制作。
本发明可提供不会产生开裂、裂纹且具有可取得多张氮化物半导体自支撑衬底的结构的氮化物半导体晶体。另外，可便宜地提供氮化物半导体自支撑衬底及氮化物半导体器件。
附图说明
图1：表示本发明的氮化物半导体晶体的一个实施方式的概略剖视图。
图2：表示本发明的氮化物半导体自支撑衬底的制造方法的一个实施方式的工序图。
图3：表示涉及本发明的实施例的GaN单晶的添加Si的GaN层的杂质浓度、GaN单晶的厚度、GaN单晶的生长成品率之间的关系的曲线图。
图4：表示涉及比较例的GaN单晶的GaN单晶的杂质浓度、GaN单晶的厚度、GaN单晶的生长成品率之间的关系的曲线图。
附图标记说明
1杂质浓度低的氮化物半导体层
2杂质浓度高的氮化物半导体层
10氮化物半导体晶体
15基底衬底
20氮化物半导体晶体
21杂质浓度低的氮化物半导体层
22杂质浓度高的氮化物半导体层
30氮化物半导体自支撑衬底
具体实施方式
在对本发明的氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法的一个实施方式进行说明之前，先给出本发明的知识及概略说明。
发明的知识以及概略说明
如上述那样，氮化物半导体晶体在晶体生长中产生开裂、裂纹的原因是，生长中在晶体内部中所蓄积的应力。晶体中的某部分中所蓄积的应力能量如果超过临界值那么该部分开始塑性变形；如果应力能量进一步变强，那么产生晶体的开裂、裂纹。此处，塑性变形是指一边在晶体中产生新的位错，一边晶体不可逆地变形的现象。即，塑性变形开始的应力的临界值也可说是，在晶体中开始导入新的位错的应力。另外，可认为，如果可控制该导入位错的临界应力，那么也就有可能抑制氮化物半导体晶体的开裂、裂纹的产生。
因此，本发明人针对晶体生长时的种种参数给氮化物半导体晶体的塑性变形的容易度带来的影响进行了详细地调查，结果发现了因晶体中的杂质浓度的不同而导致晶体的塑性变形的容易度大大变化。即，在氮化物半导体晶体中的杂质浓度低的情况下，晶体难以塑性变形；在氮化物半导体晶体中的杂质浓度高的情况下，晶体便容易塑性变形。，特别是发现了，与添加于晶体中的杂质的种类无关，如果氮化物半导体晶体中的杂质浓度变为5×1017cm-3以上，那么晶体极易于塑性变形，便容易产生开裂、裂纹。
因杂质浓度而导致塑性变形的容易度改变的详细机理虽然尚不清楚，但是可能性高的原因是：向氮化物半导体晶体中添加杂质，导致点缺陷浓度增加。在氮化物半导体晶体中添加杂质的目的主要在于控制晶体的电气特性。由此，在绝大多数情况下，可添加在晶体中发生离子化的杂质。如果将在晶体中发生离子化的杂质添加于晶体，那么为了保持晶体整体的电荷中性，则与杂质离子符号相反的点缺陷便容易导入于晶体中。例如，就Si、Ge等n型杂质而言，在氮化物半导体晶体中，放出电子而离子化为正价。由此，例如在GaN晶体中掺杂Si的情况下，在GaN晶体中形成了带负电的Ga空穴。相反地掺杂作为p型杂质的Mg、Zn等的情况下，形成了带正电的氮空穴。在杂质浓度高的情况下，这些点缺陷(Ga空穴、氮空穴)的浓度也变高。可认为，在这样的空穴浓度高的晶体中，在施加应力时，空穴容易按照使晶体中的应力能量降低的方式而凝集，形成位错环。可认为，这样的成为位错增殖起点的位错环如果存在于晶体中，那么晶体便容易塑性变形。
在氮化物半导体晶体中的杂质浓度小的情况下(不足5×1017cm-3)，由于晶体难以破裂，因而可容易形成厚的氮化物半导体晶体。但是，对于这样的所谓“未掺杂”的晶体或者低杂质浓度的晶体而言，即使可获得不破裂的氮化物半导体晶体，工业上的意义也小。
作为在工业上针对氮化物半导体的自支撑衬底所要求的特性，几乎都是低电阻的n型或者p型(载流子浓度为1×1018cm-3以上)的导电性衬底，或者电阻率为1×105Ωcm以上的半绝缘性衬底(包含1×1018cm-3以上的Fe等)。如此地，为了获得工业上有用的n型或者p型的导电性的氮化物半导体衬底、半绝缘性的氮化物半导体衬底，如果是Si，那么需要1×1018cm-3以上的杂质浓度；如果是Mg，那么需要5×1019cm-3以上的杂质浓度；如果是Fe，那么需要1×1018cm-3以上的杂质浓度。然而，使这样的均匀地具有高的杂质浓度的氮化物半导体晶体，不产生开裂、裂纹而厚厚地晶体生长，变得非常困难。
然而，从实用的观点考虑，就氮化物半导体晶体而言，不需要在其厚度方向制成均匀的杂质浓度。具体而言，就氮化物半导体自支撑衬底而言，虽然可通过将厚的氮化物半导体晶体切片而形成，但是由于被切片的部分不包含于最终的氮化物半导体自支撑衬底中，因而不需要预先在被切片的部分中添加杂质。
因此可知，实际上，制作出将杂质浓度高的氮化物半导体层(具体而言，杂质浓度为5×1017cm-3以上的层)与杂质浓度低的氮化物半导体层(具体而言，杂质浓度不足5×1017cm-3的层)交替层叠的层叠结构的氮化物半导体晶体，其结果，即使在氮化物半导体晶体的厚度超过了2mm的状态下，也可容易得到没有开裂、裂纹的氮化物半导体晶体。其中，所述杂质浓度高的氮化物半导体层以高的浓度含有n型杂质、p型杂质或产生半绝缘性的杂质；杂质浓度低的氮化物半导体层为与该杂质浓度高的氮化物半导体层同种的氮化物半导体层，且杂质浓度比杂质浓度高的氮化物半导体层低。可认为这是由于，虽然杂质浓度高的氮化物半导体层容易塑性变形并容易破裂，但是如果在杂质浓度高的氮化物半导体层中插入难以塑性变形的杂质浓度低的氮化物半导体层，那么该低杂质浓度的氮化物半导体层发挥防止塑性变形的支撑作用，防止晶体的开裂、裂纹。
就上述杂质浓度低的氮化物半导体层而言，由于其是难以塑性变形且发挥防止晶体的塑性变形的作用的层，并且是在将晶体切片而制作自支撑衬底时可去除的层，因此优选制成杂质浓度显著低于上述杂质浓度高的氮化物半导体层的氮化物半导体层。即，杂质浓度低的氮化物半导体层优选制成不供给杂质原料而生长的未掺杂层(包括不可避免地以低浓度包含杂质的情况)。
如此地，通过制作出交替地层叠了杂质浓度高的氮化物半导体层和杂质浓度低的氮化物半导体层的、厚度为2mm～35mm的氮化物半导体晶体，将这些氮化物半导体晶体切片，从而在从1个氮化物半导体晶体获得3～100张的氮化物半导体自支撑衬底方面也获得成功。如果考虑以往仅能从1个氮化物半导体自支撑单晶获得1张氮化物半导体自支撑衬底，那么便实现了约100倍的生产率的提高，可称为可大幅降低氮化物半导体自支撑衬底的制造成本的制造技术。
在如上述那样而获得的自支撑衬底上，通过利用有机金属气相生长法(MOVPE法)等形成具有各种器件结构的氮化物半导体层，从而相比于以往而言便可显著便宜地获得半导体激光器(LD)、发光二极管(LED)、光电二极管(PD)、高电子迁移率晶体管(HEMT)、异质结双极型晶体管(HBT)。
一个实施方式
接着，使用附图来说明本发明的氮化物半导体晶体以及氮化物半导体自支撑衬底的制造方法的一个实施方式。
氮化物半导体晶体
图1表示本发明的氮化物半导体晶体的一个实施方式的概略剖视图。如图1所示，本实施方式的氮化物半导体晶体10是通过交替2周期以上地层叠杂质浓度低的氮化物半导体层1和杂质浓度高的氮化物半导体层2而构成的。由一个杂质浓度低的氮化物半导体层1和邻接于其的一个杂质浓度高的氮化物半导体层2构成1周期；就氮化物半导体晶体10而言，重复该周期结构2周期以上而层叠至厚度2mm以上。杂质浓度低的氮化物半导体层1和杂质浓度高的氮化物半导体层2是指同种的氮化物半导体层，例如，杂质浓度低的氮化物半导体层1如果为GaN层，那么杂质浓度高的氮化物半导体层2也为GaN层；杂质浓度低的氮化物半导体层1如果为AlxGa1-xN(0＜x＜1)层，那么杂质浓度高的氮化物半导体层2也为AlxGa1-xN(0＜x＜1)层。作为氮化物半导体晶体10，除了GaN、AlxGa1-xN(0＜x＜1)以外，可列举出AlN、InN、InyGa1-yN(0＜y＜1)等。
如果杂质浓度低的氮化物半导体层1的杂质浓度制成不足5×1017cm-3，那么杂质浓度高的氮化物半导体层2的杂质浓度优选制成5×1017cm-3以上。对于厚度2mm以上的氮化物半导体晶体而言，如果杂质浓度为5×1017cm-3以上，那么与添加于晶体中的杂质的种类无关，晶体极易于塑性变形，能够获得没有开裂、裂纹的晶体的成品率降低(参照图4)。因此，为了生长出没有开裂、裂纹的厚度2mm以上的氮化物半导体晶体，需要将杂质浓度低的氮化物半导体层1的杂质浓度制成为不足5×1017cm-3，抑制氮化物半导体晶体10的塑性变形。杂质浓度低的氮化物半导体层1更优选制成杂质浓度显著低于杂质浓度高的氮化物半导体层2的未掺杂层。
将杂质浓度低的氮化物半导体层1和杂质浓度高的氮化物半导体层2交替2周期以上层叠的氮化物半导体晶体制成厚度2mm以上的原因是，可取得多张氮化物半导体自支撑衬底，获得便宜的氮化物半导体自支撑衬底。
另一方面，之所以将杂质浓度高的氮化物半导体层2的杂质浓度制成为5×1017cm-3以上，如上述那样，这是为了获得工业上有用的n型或者p型的导电性的氮化物半导体衬底、半绝缘性的氮化物半导体衬底，例如，如果是n型杂质的Si，那么优选制成1×1018cm-3以上的杂质浓度；如果是P形杂质的Mg，那么优选制成5×1019cm-3以上的杂质浓度；如果是半绝缘性的杂质的Fe，那么优选制成1×1018cm-3以上的杂质浓度。
需要说明的是，在杂质浓度低的氮化物半导体层1与杂质浓度高的氮化物半导体层2之间，也可设置杂质浓度连续地增减变化的氮化物半导体的分级层(グレ一テッド層)、或者具有低杂质浓度的氮化物半导体层1与高杂质浓度的氮化物半导体层2的中间的杂质浓度的氮化物半导体层。
另外，也可在氮化物半导体晶体10的上下，或者在氮化物半导体晶体10中的在杂质浓度低的氮化物半导体层1和杂质浓度高的氮化物半导体层2交替2周期以上地层叠的部分的上下，设置与由杂质浓度低的氮化物半导体层1和杂质浓度高的氮化物半导体层2的层叠结构形成的氮化物半导体层种类不同的氮化物半导体层等。
杂质浓度低的氮化物半导体层1的厚度优选制成杂质浓度高的氮化物半导体层2的厚度的1/20以上(更优选为1/16以上)。这是由于，如上述那样，杂质浓度低的氮化物半导体层1为发挥防止氮化物半导体晶体10的塑性变形的作用的层，因此可按照相对于杂质浓度高的氮化物半导体层2的厚度而言为上述1/20以上的比率来设置。
另外，就杂质浓度低的氮化物半导体层1而言，主要是将氮化物半导体晶体10切片而制作氮化物半导体自支撑衬底时的切断部位，也可以说，更优选不包含于最终的氮化物半导体自支撑衬底中。因此，杂质浓度低的氮化物半导体层1的厚度可以是，利用钢丝锯(wire saw)等将氮化物半导体晶体10切断的切割损耗加上切断后的衬底的研磨损耗这样程度的厚度。进一步，对于在自支撑衬底上形成器件结构的半导体层等而制作器件的情况而言，在形成前述半导体层之后研磨自支撑衬底的背面的情况下，可将该器件制作工序中的研磨损耗也纳入杂质浓度低的氮化物半导体层1的厚度。
杂质浓度高的氮化物半导体层2主要是可用作工业上有用的n型或者p型的导电性的氮化物半导体自支撑衬底、半绝缘性的氮化物半导体自支撑衬底的层。因此，就杂质浓度高的氮化物半导体层2的厚度而言，除了所希望的氮化物半导体自支撑衬底的厚度以外，还要考虑利用钢丝锯等将氮化物半导体晶体10切断的切割损耗、切断后的衬底的研磨损耗。
氮化物半导体的“自支撑衬底”是指不仅可保持自身的形状，而且具有不产生操作性不良情况的程度的强度的衬底。为了具有这样的强度，因此氮化物半导体自支撑衬底的厚度优选制成200μm以上。
氮化物半导体晶体10中包含的杂质为n型杂质、p型杂质或赋予半绝缘性的杂质中的任一种，或者它们的组合。作为n型杂质列举出Si、Ge等，作为p型杂质列举出Mg、Zn等，作为赋予半绝缘性的杂质列举出Fe等。
氮化物半导体自支撑衬底的制造方法
图2表示，本发明的一个实施方式中的氮化物半导体自支撑衬底的制造方法的工序图。
本实施方式中，使用VAS法(孔隙形成剥离法)来制作氮化物半导体晶体。图2(a)表示本实施方式中使用的氮化物半导体晶体生长用的基底衬底(种晶衬底)15。就基底衬底15而言，通过MOVPE法等在蓝宝石衬底11上生长GaN层12，在其表面蒸镀了Ti层之后，在氢、氨中热处理，从而一边将Ti层转换为网目结构的TiN13，一边在GaN层12上形成了孔隙14。
通过HVPE法等，在基底衬底15上厚厚地生长GaN层等氮化物半导体层，从而形成氮化物半导体晶体20。在氮化物半导体层的生长之时，通过按照规定的间隔将杂质原料供给和停止，或者增减，从而形成将杂质浓度低的氮化物半导体层21和杂质浓度高的氮化物半导体层22交替2周期以上地层叠的、厚度2mm以上的氮化物半导体晶体20(图2(b))。
需要说明的是，在图2(b)中，虽然在TiN13上，相接于TiN13而形成有杂质浓度低的氮化物半导体层21，但是在TiN13与杂质浓度低的氮化物半导体层21之间也可追加具有100μm以上的厚度的厚的杂质浓度低的氮化物半导体层。
其后，通过从孔隙14部分剥离蓝宝石衬底11，从而获得自支撑的GaN单晶等氮化物半导体晶体20(图2(c))。
需要说明的是，就氮化物半导体晶体的制作而言，不限于VAS法，例如可通过使用DEEP法或者低热合成法、高压合成法、升华法、Na助熔剂法等来制作。
接着，将所获得的氮化物半导体晶体20切片而制作氮化物半导体自支撑衬底。就切片而言，如图2(d)所示，以杂质浓度低的氮化物半导体层21作为切断位置，沿着切断线L来切断氮化物半导体晶体20。对于切片，使用钢丝锯、内圆切片刀(内周スライサ)等。对于由切片而切出的氮化物半导体衬底的表面而言，进行研磨加工而平坦化，可获得氮化物半导体自支撑衬底30。就氮化物半导体自支撑衬底30而言，由杂质浓度高的氮化物半导体层22构成。或者，就氮化物半导体自支撑衬底而言，按照杂质浓度高的氮化物半导体层22成为至少最外表面的方式而制作。因切断的切割损耗加上因研磨的研磨损耗的厚度D的部分从氮化物半导体晶体20去除，从而确定氮化物半导体自支撑衬底30的厚度。
通过MOVPE法、MBE法(分子束外延法)等，在所获得的氮化物半导体自支撑衬底30上，层叠形成具有对应于LD、LED、PD等发光、受光器件或HEMT、HBT等电子器件的各种器件结构的氮化物半导体层，进一步进行电极形成等，制作出氮化物半导体器件。
实施例
接着，说明本发明的实施例。
实施例1
在实施例1中，通过与图2所示的上述实施方式同样地使用VAS法，从而制作了GaN单晶作为氮化物半导体晶体。
首先，准备了孔隙衬底作为基底衬底。就孔隙衬底而言，通过MOVPE法等在蓝宝石衬底上生长厚度300nm左右的GaN层，在其表面蒸镀Ti层，其后，在氢及氨的混合气体中进行热处理，从而一边将Ti层转换为网目结构的TiN，一边将GaN层孔隙化。作为蓝宝石衬底，使用：具有从C面向A轴或者M轴方向倾斜了0.05°～1°的范围的表面、厚度为300～800μm、直径为35mm～160mm的蓝宝石衬底。制作上述孔隙衬底时的Ti层的厚度为5nm～100nm。
接着，通过HVPE法在作为基底衬底的孔隙衬底上厚厚地生长GaN层。所生长的GaN层成为将800μm厚度的添加了Si的GaN层与200μm厚度的未掺杂GaN层(Si浓度不足3×1014cm-3)交替层叠的结构。在生长未掺杂GaN层时，停止Si原料的供给。
通过HVPE法厚厚地生长GaN层之后，从孔隙形成部分剥离蓝宝石衬底而获得了自支撑的GaN单晶。
作为基于HVPE法的GaN层的生长条件，例如设定孔隙衬底的温度为800℃～1200℃、HVPE装置内的压力为10kPa～120kPa、生长速度为30μm/hr～1000μm/hr，从而制作了厚度为0.1mm～100mm的GaN单晶。使用通过在HVPE装置内将盐酸喷于加热至800℃的金属镓而生成的GaCl气体来作为IIIA族原料。另外，使用NH3气体作为VA族原料气体，使用二氯硅烷气体(SiH2Cl2)来作为成为n型掺杂剂的Si原料。另外，使用氢、氮气或者它们的混合气体来作为载气。
GaN单晶的位错密度，由孔隙衬底制作时的Ti层的厚度决定。由于Ti层越薄，则通过MOVPE生长出的GaN层中的位错越容易传递至其上的GaN厚膜，因此成为高位错密度。通过将Ti层的厚度设为5～100nm的范围从而获得的GaN单晶的位错密度为1×104cm-2～1×108cm-2的范围。
另外，就所获得的GaN单晶而言，在生长结束之后任一个都为在表面几乎完全没有凹坑(pit)的镜面。作为GaN单晶中的电子浓度，通过调整生长中的二氯硅烷流量而制作出1×1015cm-3～1×1020cm-3的GaN单晶。
对于生长直径160mm的GaN单晶的生长而言，在生长结束时可获得没有裂纹、开裂的GaN单晶的比例(生长成品率(％))与添加了Si的GaN层的杂质浓度(Si浓度(cm-3))及GaN单晶的厚度(mm)的依存性示于图3。
如图3所示，在杂质浓度为1×1019cm-3且厚度为10mm的GaN单晶的情况下，也实现了70％以上的生长成品率。虽然图3为针对于直径为160mm的GaN单晶的结果，但是在除其以外的直径为35mm～不足160mm的情况下，也为大致同样的结果。
比较例
在比较例方面，不是如实施例1那样交替地层叠有添加了Si的GaN层和未掺杂的GaN层的结构，而是将Si均匀添加于GaN层。其它的条件，与实施例1同样。
对于生长直径160mm的GaN单晶的生长而言，在生长结束时可获得没有裂纹、开裂的GaN单晶的比例(生长成品率(％))与均匀地添加了Si的GaN层的杂质浓度(Si浓度(cm-3))及GaN单晶的厚度(mm)的依存性示于图4。
如图4所示，在晶体的厚度为2mm以下的情况下或者在虽然晶体厚但是杂质浓度为5×1017cm-3以下的情况下，获得了50％以上的高的生长成品率。然而，在杂质浓度为5×1017cm-3以上的情况下，如果晶体厚度变为2mm以上，那么生长成品率急剧地降低。如果比较上述实施例1和比较例，那么可知，在实施例1中，生长成品率显著地提高。虽然图4为针对于直径为160mm的GaN自支撑单晶的结果，但是在除其以外的直径为35mm～不足160mm的情况下，也为大致同样的结果。
实施例2
使未掺杂GaN层的厚度变化为10μm～500μm的范围，进行了与实施例1同样的实验。其结果，在未掺杂GaN层的厚度为40μm以上的情况下，获得了与实施例1大致同样的结果。在未掺杂GaN层比40μm薄，例如在10μm、20μm、30μm的情况下，没有发现插入了未掺杂GaN层的效果，成为了与比较例大致相同的结果。
可认为，在未掺杂GaN层的厚度比40μm薄的情况下，由于添加了Si的容易塑性变形的GaN层与未掺杂GaN层的厚度比率过于变小，因此未掺杂GaN层所起到的防止自支撑单晶的塑性变形的效果不充分。
实际上，在实施例2中，将添加了Si的GaN层的厚度从实施例1的800μm增大到1200μm的情况下，为了获得因未掺杂GaN层的插入而得到的生长成品率的提高效果，需要将未掺杂GaN层的厚度制成60μm以上。
另外，为了在添加了Si的GaN层的厚度为2000μm的情况下获得同样的结果，需要将未掺杂GaN层的厚度制成100μm以上。
根据以上的结果，可以说，为了在没有开裂、裂纹的状态下生长出2mm以上的厚度且杂质浓度为5×1017cm-3以上的GaN单晶，则需要将未掺杂GaN层的厚度制成添加了Si的GaN层的厚度的1/20以上。
实施例3
在实施例2中，将添加了Si的GaN层的Si浓度制成5×1017cm-3以上，另外制成Si添加量为3×1014～不足5×1017cm-3的低Si浓度GaN层来更换未掺杂GaN层，进行了同样的实验。其结果，获得了与实施例2大致同样的结果。
实施例4
在实施例1～3中，将GaN变更为AlN、InN、AlxGa1-xN(0＜x＜1)、InyGa1-yN(0＜y＜1)而进行了同样的实验，结果，获得了与实施例1～3大致同样的结果。
实施例5
在实施例1～4中，通过将n型的杂质Si改变为作为p型的杂质的Mg、Zn、Be，从而生长出p型的氮化物自支撑单晶。即使在任一种情况下，也获得了与实施例1～4大致同等的结果。
实施例6
在实施例1～4中，通过将n型的杂质Si改变为作为赋予半绝缘性的杂质的Fe，从而生长出半绝缘性的氮化物自支撑单晶。即使在此情况下，也获得了与实施例1～4大致同等的结果。
实施例7
使用钢丝锯将实施例1～6中生长出的没有开裂、裂纹的2mm以上的厚度的氮化物半导体单晶进行切片。在此情况下，在氮化物半导体单晶的侧面的存在未掺杂层或者具有低的杂质浓度的层的位置处，周期地配置钢丝，从而进行切片。钢丝直径为200μm，使用游离磨粒(金刚石)。其结果，从1个氮化物半导体单晶获得了数张～100张的衬底。
研磨所获得的衬底的表面及背面，获得了可用于形成器件的氮化物半导体自支撑衬底。此时，虽然因未掺杂层或者低的杂质密度的层的厚度，而导致在所获得的自支撑衬底的背面残留有未掺杂层或者低的杂质密度的层，但是按照至少自支撑衬底的表面侧100μm左右为杂质浓度高的层的方式进行了切片、研磨。在形成光器件、电子器件中的任一种的情况下，由于在实装时通常通过研磨背面而将衬底薄化至100μm左右的厚度，因而即使如此地未掺杂层或者杂质浓度低的层某种程度地残留于背面，也不产生实用上的问题。
其它的实施例
将蓝宝石衬底的表面作为R面、A面、M面或者其它的高指数面(例如，(11-22)面)等，进行了与实施例1～7同样的实验。在此情况下，也获得了与实施例1～7大致同样的结果。
另外，对于与实施例1～7同样的实验，通过使用MBE法、MOVPE法、升华法来更换HVPE法，而进行氮化物半导体层的生长。在任一种情况下，也获得了与实施例1～7同样的结果。
进一步，对于与实施例1～7同样的实验，通过使用低热合成法、高压合成法、升华法、使用Na助熔剂的液相生长(LPE)来更换VAS法，而进行氮化物半导体层的生长。在任一种情况下，也获得了与实施例1～7同样的结果。
通过MBE法、MOVPE法等，在上述实施例的氮化物半导体自支撑衬底上制作LD、LED、晶体管等器件，从而相比于以往的使用氮化物半导体自支撑衬底的情况而言，可显著降低这些器件的成本。

Claims (6)

1.一种氮化物半导体晶体，其特征在于，层叠同种的氮化物半导体层至厚度2mm以上，且所述层叠的同种氮化物半导体层是通过第1氮化物半导体层和第2氮化物半导体层交替2周期以上地层叠而构成的，其中所述第2氮化物半导体层的杂质浓度比所述第1氮化物半导体层的杂质浓度高，且所述第2氮化物半导体层的厚度为800μm以上，所述第1氮化物半导体层的厚度为所述第2氮化物半导体层的厚度的1/20以上且为40μm以上。
2.根据权利要求1所述的氮化物半导体晶体，所述第1氮化物半导体层的杂质浓度不足5×1017cm-3，所述第2氮化物半导体层的杂质浓度为5×1017cm-3以上。
3.根据权利要求1或2所述的氮化物半导体晶体，所述层叠的同种氮化物半导体层中包含的杂质为n型杂质、p型杂质或赋予半绝缘性的杂质中的任一项。
4.一种氮化物半导体自支撑衬底的制造方法，其包括如下工序：
将氮化物半导体晶体层叠形成于基底衬底上的工序，所述氮化物半导体晶体是通过层叠同种的氮化物半导体层至厚度2mm以上而构成的，且所述层叠的同种氮化物半导体层是通过第1氮化物半导体层和第2氮化物半导体层交替2周期以上地层叠而构成的，其中所述第2氮化物半导体层的杂质浓度比所述第1氮化物半导体层的杂质浓度高，且所述第2氮化物半导体层的厚度为800μm以上，所述第1氮化物半导体层的厚度为所述第2氮化物半导体层的厚度的1/20以上且为40μm以上，
按照各个所述第1氮化物半导体层处于切断位置的方式，将所述基底衬底上所层叠形成的所述氮化物半导体晶体进行切片，得到多张氮化物半导体自支撑衬底的工序。
5.根据权利要求4所述的氮化物半导体自支撑衬底的制造方法，按照所述第2氮化物半导体层处于氮化物半导体自支撑衬底的至少最外表面的方式来制作。
6.一种氮化物半导体器件，在通过权利要求4或5所述的氮化物半导体自支撑衬底的制造方法而制造的氮化物半导体自支撑衬底上，层叠形成具有器件结构的氮化物半导体层，从而制作所述氮化物半导体器件。
CN201010547424.1A 2010-02-12 2010-11-15 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件 Expired - Fee Related CN102154704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-028434 2010-02-12
JP2010028434A JP5380754B2 (ja) 2010-02-12 2010-02-12 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN102154704A CN102154704A (zh) 2011-08-17
CN102154704B true CN102154704B (zh) 2015-09-16

Family

ID=44369020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010547424.1A Expired - Fee Related CN102154704B (zh) 2010-02-12 2010-11-15 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件

Country Status (3)

Country Link
US (1) US8237245B2 (zh)
JP (1) JP5380754B2 (zh)
CN (1) CN102154704B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738334B (zh) * 2012-06-19 2015-07-08 厦门市三安光电科技有限公司 具有电流扩展层的发光二极管及其制作方法
JP6224424B2 (ja) * 2013-11-15 2017-11-01 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
US20170186912A1 (en) * 2014-06-03 2017-06-29 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
KR20190078654A (ko) * 2016-11-25 2019-07-04 오사카 유니버시티 질화물 반도체 기판과 그 제조방법 및 반도체 디바이스
JP6994835B2 (ja) 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
EP3929336A4 (en) * 2019-02-22 2022-09-14 Mitsubishi Chemical Corporation GAN CRYSTAL AND SUBSTRATE
JP7312402B2 (ja) * 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020123157A1 (en) * 2001-03-05 2002-09-05 Samsung Corning Co., Ltd. Method for fabricating group III-V compound semiconductor substrate
US20070051969A1 (en) * 2005-09-06 2007-03-08 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6495392B2 (en) * 1999-08-24 2002-12-17 Canon Kabushiki Kaisha Process for producing a semiconductor device
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法
JP5057778B2 (ja) * 2003-03-18 2012-10-24 ミクロガン ゲーエムベーハー Ｉｉｉ族窒化物半導体からなる半導体センサ素子及び製造方法、及び、当該半導体センサ素子を用いた測定方法
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
US7456445B2 (en) * 2004-05-24 2008-11-25 Showa Denko K.K. Group III nitride semiconductor light emitting device
US20070228385A1 (en) * 2006-04-03 2007-10-04 General Electric Company Edge-emitting light emitting diodes and methods of making the same
JP5125433B2 (ja) * 2007-11-09 2013-01-23 サンケン電気株式会社 半導体発光装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020123157A1 (en) * 2001-03-05 2002-09-05 Samsung Corning Co., Ltd. Method for fabricating group III-V compound semiconductor substrate
US20070051969A1 (en) * 2005-09-06 2007-03-08 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same

Also Published As

Publication number Publication date
JP2011162407A (ja) 2011-08-25
JP5380754B2 (ja) 2014-01-08
CN102154704A (zh) 2011-08-17
US8237245B2 (en) 2012-08-07
US20110198610A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
CN102154704B (zh) 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
US8470627B2 (en) Method for manufacturing semiconductor light emitting device
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
US7646027B2 (en) Group III nitride semiconductor stacked structure
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP2007331973A (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
US20080230780A1 (en) Group III Nitride Semiconductor Multilayer Structure
JP2007153664A (ja) 窒化物系半導体基板及び半導体装置
JP2013503472A (ja) 発光素子の製造方法
JP2005244202A (ja) Ｉｉｉ族窒化物半導体積層物
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2019029568A (ja) 半導体積層物の製造方法および窒化物結晶基板の製造方法
US6946370B2 (en) Semiconductor crystal producing method
KR20060112685A (ko) Ⅲ족 질화물 반도체 다층구조물
JP4624381B2 (ja) ＧａＮ結晶の製造方法
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
JP4416044B1 (ja) ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP5713062B2 (ja) 窒化物半導体結晶
US8048786B2 (en) Method for fabricating single-crystalline substrate containing gallium nitride
JP2015115343A (ja) 窒化物半導体素子の製造方法
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
JP7133786B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20140324

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140324

Address after: Tokyo, Japan, Japan

Applicant after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Cable Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150819

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150819

Address after: Ibaraki

Applicant after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Metals Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160226

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

Termination date: 20201115