CN102138201A

CN102138201A - 用可变形束光刻的光学邻近校正、设计和制造光刻板方法

Info

Publication number: CN102138201A
Application number: CN2009801341886A
Authority: CN
Inventors: 藤村晶; 兰斯·格兰瑟
Original assignee: D2S Inc
Current assignee: D2S Inc
Priority date: 2008-09-01
Filing date: 2009-08-10
Publication date: 2011-07-27
Anticipated expiration: 2029-08-10
Also published as: EP2321840B1; JP2015096958A; TW201011478A; WO2010025032A2; JP5739808B2; CN102138201B; TWI525399B; JP2012501474A; EP2321840A4; KR20110069044A; EP2321840A2; KR101688506B1; WO2010025032A3; KR20150008928A; JP5970052B2

Abstract

本发明涉及用可变形束光刻的光学邻近校正、设计和制造光刻板方法，描述了一种方法，该方法用于使用可变形束(VSB)发射来在表面上形成期望的图案，其中多个VSB图案的联合与期望图案不同。另外，允许VSB发射彼此重叠，并且允许发射的剂量不同。还公开了用于光学邻近校正(OPC)、分解、掩膜数据准备和邻近效应校正的类似方法。还公开了用于创建图示符的方法，在该方法中预先计算出将从一组或多组VSB发射形成在表面上的图案。在一些实施例中，可以使用优化技术来最小化发射次数。本公开的方法可以用在例如通过利用光刻板的光刻制造集成电路的工艺中，或者在利用直接写入制造集成电路的工艺中。

Description

用可变形束光刻的光学邻近校正、设计和制造光刻板方法

相关申请

本申请要求以下申请的优先权：1)2008年9月1日提交的题为“Method and System for Manufacturing a Reticle Using Character Projection Particle Beam Lithography”的美国专利申请No.12/202,364；2)2008年9月1日提交的题为“Method For Optical Proximity Correction Of A Reticle To Be Manufactured Using Character Projection Lithography”的美国专利申请No.12/202,365；3)2008年9月1日提交的题为“Method And System For Design Of A Reticle To Be Manufactured Using Character Projection Lithography”的美国专利申请No.12/202,366；4)2008年11月12日提交的题为“Method and System For Manufacturing a Reticle Using Character Projection Lithography”的美国专利申请No.12/269,777；5)2009年5月27日提交的题为“Method For Manufacturing A Surface And Integrated Circuit Using Variable Shaped Beam Lithography”的美国专利申请No.12/473,241；6)2009年5月27日提交的题为“Method For Optical Proximity Correction Of A Reticle To Be Manufactured Using Variable Shaped Beam Lithography”的美国专利申请No.12/473,248；以及7)2009年5月27日提交的题为“Method And System For Design Of A Reticle To Be Manufactured Using Variable Shaped Beam Lithography”的美国专利申请No.12/473,265，所有上述申请通过引用结合于此用于一切目的。

技术领域

本公开涉及光刻，更具体而言，涉及利用可变形束(VSB)带电粒子束光刻来设计和制造表面，该表面可以是光刻板(reticle)、晶片或者任何其他表面。

背景技术

在诸如集成电路之类的半导体器件的生产或制造中，可以使用光刻来制作半导体器件。光刻是一种印刷工艺，通过光刻板制造的光刻掩膜用来将图案转移到诸如半导体或硅晶片之类的衬底上来产生集成电路。其他衬底可包括平板显示器甚至其他光刻板。另外，深紫外光(EUV)或者X射线光刻也是考虑的光刻类型。一个或多个光刻板可以包含与集成电路的一个独立层相对应的电路图案，并且可以将该图案成像到已涂覆了一层称作光刻胶或者抗蚀剂(resist)的辐射敏感材料的衬底的特定区域。一旦转移了该图案化的层，该层就可以经历各种其他工艺，例如蚀刻、离子植入(掺杂)、金属化、氧化和抛光。这些工艺用来完成衬底中的单个层。如果要求多层，则将针对每个新的层重复完整的工艺或者它们的变体。最终，将在衬底上呈现多个器件或集成电路的组合。然后通过切块或者锯这些集成电路被彼此分离，并且然后可以被安装到各个封装中。在更一般的情形中，衬底上的图案可用来限定诸如显示像素或者磁记录头之类的物品。

在生产或制造诸如集成电路之类的半导体器件时，也可以使用无掩膜直写来制作半导体器件。无掩膜直写是这样一种工艺：其中，使用带电粒子束光刻来将图案转移到诸如半导体或者硅晶片之类的衬底上来产生集成电路。其他衬底可以包括平板显示器、用于纳米印刻的印刻掩膜、乃至光刻板。一层期望的图案被直接写到表面上，该表面在该情形中也是衬底。一旦转移了该图案化的层，该层就可以经历各种其他工艺，例如蚀刻、离子植入(掺杂)、金属化、氧化和抛光。这些工艺用来完成衬底中的单个层。如果要求多层，则将针对每个新的层重复完整的工艺或者它们的变体。一些层可以利用光刻写入，而其他层可以利用无掩膜直写而被写入，来制作相同衬底。最终，将在衬底上呈现多个器件或集成电路的组合。然后通过切块或者锯这些集成电路被彼此分离，并且然后可以被安装到各个封装中。在更一般的情形中，衬底上的图案可用来限定诸如显示像素或者磁记录头之类的物品。

如前所述，在光刻中，光刻掩膜或光刻板包括与要集成到衬底上的电路组件相对应的几何图案。可以利用计算机辅助设计(CAD)软件或程序来产生用来制造光刻板的图案。在设计图案时CAD程序可以遵循一组预定的设计规则来产生光刻板。这些规则可由处理、设计和最终使用限制(end-use limitation)而设置。最终使用限制的一个示例是以晶体管不能在所要求的电源电压下充分地工作的方式定义该晶体管的几何形状。具体而言，设计规则可以定义电路器件或互连线之间的空间容限。设计规则例如用来确保电路器件或线路不会以不希望的方式相互影响。例如，设计规则用来使得线路彼此不能太接近，以至于可能导致短路电路。设计规则限制反映了可以可靠地制作的最小尺寸等。在提到这些小尺寸时，通常引入临界尺寸的概念。例如，临界尺寸被定义为线路的最小宽度或者两条线之间的最小间隔，这些尺寸要求精细控制。

通过光刻制作集成电路的一个目的是通过使用光刻板在衬底上再现原始电路设计。集成电路制作者总是试图尽可能高效地使用半导体晶片面积。工程师不断缩小电路的大小来使集成电路包含更多电路元件、使用更少功率。随着集成电路临界尺寸的大小被减小并且电路密度增大，相应的掩膜图案的临界尺寸也接近光刻中使用的光学曝光工具的分辨率极限。随着电路图案的临界尺寸变得更小并且接近曝光工具的分辨率值，掩膜图案和抗蚀剂层上显影的实际电路图案之间的精确转录变困难了。为了进一步使用光刻来转移特征小于光刻工艺中使用的光波长的图案，已开发出了一种称作光学邻近校正(optical proximity correction，OPC)的工艺。OPC改变原始掩膜图案来补偿由诸如光学衍射和邻近特征的光学相互影响之类的效果而导致的失真。OPC包括利用光刻板执行的所有分辨率增强技术。

OPC向掩膜图案添加亚分辨率光刻特征来减少原始掩膜图案(即，设计)和衬底上最终转移的电路图案之间的差异。亚分辨率光刻特征与原始掩膜图案相互影响并且彼此相互影响，从而补偿邻近效应来改善最终转移的电路图案。用来改善图案的转移的一个特征是亚分辨率辅助特征(SRAF)。添加来改善图案转移的另一个特征被称作“衬线(serif)”。衬线是可位于图案的拐角上来锐化最终转移的图像中的拐角的小特征。随着光刻的极限正远远延伸到亚波长领域，必须使OPC特征越来越复杂，以补偿更微细的相互影响和效应。然而，随着成像系统被推到更接近它们的极限，产生具有足够精细的OPC特征的光刻板的能力变得很关键。尽管向掩膜图案添加衬线或者其他OPC特征是有益的，但是也显著增加了掩膜图案中的总特征数目。例如，利用传统技术向正方形的每个拐角添加衬线向掩膜或光刻板图案添加了八个矩形。添加OPC特征是一种非常费力的工作，要求高昂的计算时间，并且导致更昂贵的光刻板。不仅OPC图案复杂，而且由于光学邻近效应与最小线路和间隔尺寸相比具有较长的范围，因此给定位置处的正确OPC图案还极大地依赖于附近的其他几何形状。因此，例如，取决于在光刻板上接近线路末端的形状，该线路末端将具有不同大小的衬线。这是为了在晶片上产生完全相同的形状。这些微小但关键的变动非常重要，并且阻碍了形成光刻板图案。传统上针对主要特征(反映出OPC修饰之前的设计的特征)和OPC特征(OPC特征可能包括衬线、弯曲(jog)和SRAF)讨论要写入到光刻板上的OPC修饰的图案。为了量化微小变动的含义，OPC修饰中典型微小变动间隔为主特征大小的5％到80％。注意，为了清楚，所说的是OPC设计中的变动。诸如线-边缘粗糙程度和拐角圆度之类的制造变动也将出现在实际表面图案中。在这些OPC变动在晶片上产生基本相同的图案时，意味着晶片上的几何形状在指定误差范围内是相同的，指定误差取决于该几何形状被设计来执行例如晶体管或者连线的函数的细节。然而，典型的指定在主特征范围的2％-50％内。这些是也导致变动的若干制造因素，但是总体误差的OPC分量通常在列出的范围内。

存在多种技术用于在光刻板上形成图案，包括利用光刻或者带电粒子束光刻。最常用的系统是可变形束(VSB)，VSB是一种带电粒子束写入系统，其中，精确的电子束被成形并被引导到光刻板的、涂覆了抗蚀剂的表面上。这些形状是简单形状，通常被限制为某些最小和最大尺寸并且边与笛卡儿坐标平面平行的矩形、某些最小和最大尺寸的、三个内角为45度、45度和90度的三角形。在预定的位置处，这些简单形状的若干剂量的电子被发射入抗蚀剂。这种系统的总写入时间随着发射(shot)的数目而增加。电子的剂量或发射传统上被设计来避免任何可能的重叠，以便最大简化对光刻板上的抗蚀剂将如何形成图案的计算。然而，随着OPC特征变得更复杂，将图案划分或者分解成一组不重叠的简单形状可能导致数十亿简单形状，导致非常长的光刻板写入时间。

降低用来准备和制造用于制造衬底的光刻板花费的时间和开销是有利的。更一般地，降低用来准备和制造任何表面的时间和开销也是有利的。例如，一个表面可能具有数千个图案，这些图案之间仅有微小的差别。希望能用最小数目的VSB发射来生成所有这些稍不同的图案。

发明内容

公开了一种方法，其中多个可变形束(VSB)发射被用来在表面上形成图案。允许这多个发射中的发射彼此重叠。并且还允许发射的剂量不同。这多个发射的联合与期望图案不同。可以将这多个发射确定为使得根据这多个发射计算出的表面上的图案在期望图案的预定容限内。在一些实施例中，可以使用优化技术来最小化发射次数。在其他实施例中，可以可选地从一个或多个预先计算触点VSB发射或者VSB发射群组(即，图示符(glyph))中选出这多个发射。可以例如在通过利用光刻板的光刻制造集成电路的工艺中，或者在利用直接写入制造集成电路的工艺中使用本公开的方法。

还公开了对衬底的期望图案进行光学邻近校正(OPC)的方法，其中多个可变形束(VSB)发射被确定，这些VSB发射可以在表面上形成期望衬底图案的OPC校正版本。如上所述，允许发射彼此重叠，允许剂量不同，并且多个发射的联合可以不同于期望图案。

还公开了用于对形成在光刻板上的期望图案进行分解或掩膜数据准备或邻近效应校正的方法，其中多个可变形束(VSB)发射被确定，这些VSB发射形成期望图案。如上所述，允许发射彼此重叠，允许剂量不同，并且多个发射的联合可以不同于期望图案。

还公开了用于创建图示符的方法，其中预先计算将从一个或多个VSB群组发射形成的图案。允许VSB发射群组中的发射彼此重叠。还允许发射的剂量不同。

在结合附图考虑了下面的详细说明后，将清楚本公开的这些和其他优点。

附图说明

图1示出了用来制造表面的可变形束带电粒子束写入系统；

图2示出了光刻系统；

图3A示出了要置于衬底上的图案的设计；

图3B示出了根据图3A中所示的设计形成在光刻板中的图案；

图3C示出了利用图3B的光刻板形成在衬底的光刻胶上的图案；

图4A示出了图3A中示出的图案的光学邻近校正版本；

图4B示出了图4A中示出的图案在形成在光刻板中后的光学邻近校正版本；

图4C示出了利用图4B的光刻板形成在硅晶片的光刻胶中的图案；

图5A示出了要形成在衬底上的图案的设计；

图5B示出了利用通常剂量形成在表面上的图5A的图案；

图5C示出了利用小于通常剂量的剂量形成在表面上的图5A的图案；

图5D示出了利用大于通常剂量的剂量形成在表面上的图5A的图案；

图6A示出了要形成在表面上的多边形图案；

图6B示出了将图6A的图案分解成重叠矩形；

图6C示出了根据图6B的重叠矩形形成在表面上的结果图案；

图6D示出了将图6A的图案分解成不重叠矩形；

图7A示出了扩展跨过带电粒子束写入系统的场边界的矩形图案；

图7B示出了由于带电粒子束写入系统的不精确而可能从写入图7A中的图案导致的表面上的图案；

图7C示出了由于带电粒子束写入系统的不精确而可能从写入图7A中的图案导致的表面上的另一个图案；

图7D示出了利用重影发射(ghost shot)将图7A的图案转移到表面上的方法；

图8A示出了将设计图案(阴影部分)划分成用于利用带电粒子束写入系统写入的场的一种划分；

图8B示出了将设计图案(阴影部分)划分成用于利用带电粒子束写入系统写入的场的另一种划分；

图9A示出了两个重叠VSB发射；

图9B示出了利用通常剂量从图9A的重叠VSB发射而得到的表面上的图案；

图9C示出了利用高于通常剂量的剂量从图9A的重叠VSB发射而得到的表面上的图案；

图10A示出了正方形图案的设计；

图10B示出了OPC之后的图10A的图案；

图10C示出了将图10B的图案分解成非重叠矩形；

图10D示出了图10B的图案到非重叠发射的传统分解；

图10E示出了根据本发明的示例的多个重叠矩形；

图11A示出了如何准备用于制作诸如硅晶片上的集成电路之类的衬底的表面的原理流程图的一个实施例；

图11B示出了如何准备用于制作诸如硅晶片上的集成电路之类的衬底的表面的原理流程图的另一个实施例；

图12示出了如何准备用于制作诸如硅晶片上的集成电路之类的衬底的表面的另一个原理流程图；

图13示出了图示符的示例；

图14示出了参数化的图示符的示例；

图15示出了如何准备用于制作诸如硅晶片上的集成电路之类的衬底的表面的原理流程图的又一个实施例；

图16A示出了要形成在表面上的图案；

图16B示出了使用主VSB发射和辅VSB发射来形成图16A的图案；

图17A示出了要形成在表面上的图案；

图17B示出了使用主VSB发射和辅VSB发射来形成图17A的图案；

图18A示出了彼此邻近的两个VSB发射；

图18B示出了沿穿过图18A的形状画的线的剂量的图；

图18C示出了根据图18A的发射在表面上得到的图案；

图19A示出了要形成在表面上的图案；

图19B示出了对图19A中的图案进行OPC处理得到的曲线图案；

图19C示出了可以在表面上形成图19B的曲线图案的示例性的一组重叠VSB发射；

图19D示出了可以在表面上形成图19B的曲线图案的示例性的另一组重叠VSB发射；以及

图20示出了VSB发射分解原理流程图的实施例。

具体实施方式

本发明的改进和优点可以通过以下得到：允许重叠VSB发射和通常剂量之外的剂量，允许从目标图案导出的发射的联合(union)，允许从与传统的非重叠、通常剂量VSB发射相比减少了次数的发射来创建图案。从而，提供了用于制造解决了前述问题的表面的方法和系统，前述问题包括与准备表面相关联的较长的写入时间和相应的高成本。

现在参考附图，其中相似的标号指代相似的项目，图1示出了一种光刻系统的实施例，该光刻系统例如是带电粒子束写入系统，在该情形中，电子束写入系统电子束写入系统10根据本公开采用可变形束(VSB)来制造表面12。电子束写入系统10具有电子束源14，电子束源14向孔径挡板18投射电子束16。挡板18中形成有允许电子束16通过的孔径20。一旦电子束16通过了孔径20，就被透镜系统(未示出)引导或者反射，成为朝向另一个矩形孔径挡板或者模板掩膜24的电子束22。模板掩膜24中形成有许多孔径26，这些孔径26限定了各种简单形状，例如矩形和三角形。模板掩膜24中形成的每个孔径26可用来在表面12上形成一个图案。电子束30从一个孔径26射出，并且被引导到表面12上作为图案28。表面12涂覆有抗蚀剂(未示出)，抗蚀剂与电子束30相互作用。电子束22可以被引导以与孔径26的可变部分重叠，从而影响图案28的大小和形状。表面12被安装在可移动平台32上。平台32允许表面12被重新定位，使得比带电粒子束30的最大偏斜能力或者场大小大的图案可以被写入到表面12。在一个实施例中，表面12可以是光刻板。在该实施例中，光刻板在利用该图案曝光后再经过各种制造步骤，通过这些制造步骤该光刻板就成为了光刻掩膜。然后可以将该掩膜用在光刻设备或机器34中，如图2所示。光刻机34包括光照源36、掩膜37和一个或多个透镜38，透镜38将通常缩小了大小的光刻板图案28的图像投射到硅晶片39上来产生集成电路。更一般地，掩膜37被用在另一个设备或机器中来将图案28转移到衬底39上。在另一个实施例中，表面12是诸如硅晶片之类的衬底。

如上所述，由于半导体或者其他纳米技术制造商正接近光刻的极限，所以难以将理想的图案转移到衬底上。例如，图3A示出了要被形成在衬底的抗蚀剂中的理想图案40，图案40代表一个电路。在制造试图在其上形成图案40的光刻板和掩膜时，光刻板不是图案40的完美表示。图3B示出了可以形成在试图表示图案40的光刻板中的图案42。与图案40相比，图案42具有更多圆滑和缩短的特征。当在光刻工艺中应用图案42时，图案44被形成在衬底上的光刻胶中，如图3C所示。图案44不是非常接近理想图案40，这说明了为何需要光学邻近校正。

在努力补偿图案40和44之间的差异时，使用了光学邻近校正。光学邻近校正改变设计图案，从而改变光刻板来对由于光学衍射、与相邻形状之间的光学相互干扰和抗蚀剂处理效应而导致的失真进行补偿。图4A-4C示出了可以如何采用光学邻近校正来增强光刻工艺，以显影出更好版本的图案44。具体而言，图4A示出了作为图案40的修改版本的图案50。图案50具有添加到图案50的多个拐角的衬线元素52，来提供额外的区域，以便减少降低拐角的锐度的光学和工艺效果。在生产图案50的光刻板时，在该光刻板中可能出现图案54，如图4B所示。当在光刻设备中使用光学邻近校正后的图案54时，产生了如图4C所示的输出图案56。图案56比图案44更类似理想图案40，这是由于光学邻近校正而导致的。尽管使用光学邻近校正是有帮助的，但是可能要求每个图案都被修改或修饰，这增加了生产光刻板的时间和成本。另外，在应用OPC时形成在光刻板上的各个图案彼此之间可能具有微小的差别，这增加了准备光刻板的时间和开销。

参考图1，在将图案写入到涂覆了抗蚀剂的表面12上时，在该表面上得到的图案取决于称作曝光或剂量的到达抗蚀剂的粒子的量。可变形束发射的剂量是快门速度，即给定的发射被投射到表面上持续的时间长度。“剂量校正”是例如为了邻近效应校正(proximity effect correction，PEC)而稍稍修改任何给定发射的剂量的量的工艺步骤。因此，对于所有发射最优或者“通常”剂量不是相同的。图5A示出了要被写入到表面上的简单多边形图案60。图5B示出了将利用通常剂量形成在光刻板上的图案62。注意，与理想图案60相比，图案62的拐角在一定程度上是圆滑的。图5C示出了利用小于通常剂量的剂量可形成在光刻板上的图案64。与通常剂量图案62相比，图案64总体较细，并且图案的长端在一定程度上被缩短了。图5D示出了利用大于通常剂量的剂量可形成在光刻板上的图案66。与通常剂量图案62相比，图案66“较胖”，在所有尺寸上都稍大。图案62、64和66之间的差异是由于抗蚀剂对改变的剂量的反映而导致的。

重叠的VSB发射自然会导致重叠区域和非重叠区域之间的剂量变动。例如，图6A示出了必须分割或分解成简单形状以进行VSB写入的设计图案70。图6B示出了一个分解方案，包括两个矩形72和74。为了易于识别，用内部的“X”图案标记了矩形72和74。可见，在矩形区域75中矩形72和矩形74重叠。如果利用矩形72和74曝光形状70，则区域75接收到的剂量是矩形72的剂量和矩形74的剂量的总和。这可能导致在区域75附近曝光的图案与设计图案70相比“较胖”。图6C示出了利用图6B的分解可以在表面上形成的图案76。在图案76中，注意内拐角77明显圆滑，这是因为区域75中的额外曝光所致。图6D示出了图案70的替换分解，包括不重叠的三个矩形78、79和80。传统上图6D的分解是优选的，因为图案70的所有部分都可以接收通常剂量，与图6B的分解相比，这可以提供设计图案70到表面的更忠实的转移。

某些情形中VSB发射在传统上可能是重叠的。例如，如果准备对图案进行曝光，图案形状被确定为延伸超过图1的电子束30的一个场的边界，则该形状必须在多步中被曝光，其中该图案的一部分被曝光，然后移动平台32，然后该图案的另一部分被曝光。图7A示出了在此示例中跨过场边界82的图案81。图7B示出了在不同场中的两次发射83和84可以曝光表面的一种方式。由于平台32的定位能力步精确，发射83和84在垂直方向和水平方向都稍稍偏离。在图7B的示例中，偏离产生了小面积的重叠。如果该图案最终被转移到衬底上并且制造成集成电路，则该重叠通常不会导致问题。图7C示出了另一种可能的偏离。在图7C中，发射86和88之间的水平偏离在发射之间产生了间隙。如果该间隙被转移到诸如硅晶片之类的衬底上，所得到的集成电路可能不能正确工作。图7D中示出了防止可能的偏离导致电路失灵的一种方法，在该方法中用较小的额外发射94填充了发射90和92之间的可能间隙，发射94称作重影发射。设计来补偿图案写入工艺中的不精确的重影发射和类似技术增加了发射次数。

多遍写入(multi-pass writing)是另一种传统技术，其中VSB发射被有意重叠。利用该技术，一次曝光整个图案，然后整个图案被第二次曝光。也可以使用多于两遍。多遍写入可以用来降低非理想写入效果，例如抗蚀剂加热、抗蚀剂充电和场之间偏离。图8A-8B示出了可以如何减小场之间偏离。图8A示出了如阴影区域所示的设计96，设计96与一个5×5场网格98重叠。如前面参考图7所述，跨越场边界的形状将被分割，并在多步中曝光。图8B示出了如阴影区域所示的相同设计96，设计96重叠在一个5×5场网格100上，使得设计96与网格100的对准不同于与网格98的对准。如果设计96中的图案在一遍中被分解以在网格98上曝光，然后在第二遍中被重新分解以在网格100上曝光，则第一遍的场之间偏离将发生在与在第二遍中的场之间偏离不同的位置，从而降低了偏离的效果。在多遍写入中，每遍的剂量成比率地低于单遍写入，目的是所有遍的剂量的总和将是该图案的所有部分的通常剂量。因此，传统上避免了一遍内的发射重叠。多遍曝光也可以用来降低其他非理想写入效果，例如，抗蚀剂加热和抗蚀剂充电。多遍曝光也极大增加了发射次数。

图16A-16B示出了另一种已知的技术。在图16A中，形状150是要形成到表面上的期望图案。图16B示出了可用来形成该图案的一组三个VSB发射。在该示例中，发射151是该期望图案的形状，而发射152和153是辅助发射。发射152和153是低于通常剂量的发射，并且设计来防止在曝光和后续抗蚀剂处理期间缩短形状150的末端。在图16A-16B的技术中，在期望图案的发射和辅助发射之间存在明显的区别。

图17A-17B示出了另一种已知的技术。图17A示出了要形成到表面上的期望图案160。图17B示出了可用来形成该图案组五个VSB发射。发射161是主发射。辅助发射162、163、164和165与发射161完全重叠。使用显著低于主发射的剂量的辅助发射帮助降低表面上的图案中的拐角的圆滑，这是由于粒子束曝光系统的限制可能另外发生的。

包括重影发射、多遍写入和辅助发射在内的前述用于重叠VSB发射的技术具有两个共同的特性：

●所有发射或者发射的一些子集的联合可以被放大(oversize)或缩小(undersize)以匹配目标图案。

●与单遍非重叠VSB发射相比，所有这些技术都增加了发射次数。

本公开给出了用于避免这两个特性的图案的方法。在该方法中：

●允许发射重叠。

●通常不存在在联合到一起时与目标图案匹配的发射的子集，即使在任意发射被放大时也如此。

●与单遍非重叠VSB的发射次数相比，发射次数可以较少，通常少很多。

本公开的方法通过利用例如基于计算机优化技术确定计算来在表面上形成期望图案的一组可能重叠的VSB发射来实现这些目标。具体而言，消除了向图案的所有部分中的抗蚀剂提供通常剂量的传统约束。在非重叠和重叠VSB发射二者中使用非通常抗蚀剂剂量允许利用比传统技术少的发射来产生图案。该优化技术取决于用来计算将利用非通常剂量在抗蚀剂中形成的图案的准确方法，例如，粒子束仿真。然而，在应用到整个设计时，粒子束仿真和发射优化涉及的计算复杂度较高。因此，计算复杂度驱使人们使用一致的通常剂量，在该情形中不要求整个设计的粒子束仿真。

可以利用具有适当计算机软件的通用计算机实现本公开中描述的各个流程。由于要求大量的计算，所以也可以并行使用多个计算机或处理器核心。在一个实施例中，对于流程中的一个或多个计算密集步骤，可以将计算细分成多个二维几何区域，来支持并行处理。在另一个实施例中，可以单独使用或者多个一起使用转移硬件设备来以比使用通用计算机或处理器核心高的速度执行一个或多个步骤的计算。本公开中描述的优化和仿真处理可以包括修订和重计算可能方案的迭代处理。

与传统技术相比本公开减少的发射数目对于曲线图案可能尤其显著。例如，图9A示出了两个矩形重叠发射110和112。图9B示出了可以利用通常剂量发射110和112在表面上生成的图案114，在图9B中用虚线示出了发射110和112。如果使用非重叠发射，则图案114将要求多于两个发射。在另一个示例中，图9C示出了可以利用各自具有比通常剂量高的剂量的发射110和112生成的图案116。总体上，图案116大于图案114，并且形状有些不同。改变构成一个图案的一个或多个重叠发射的剂量可以用来增加仅利用少量发射使得可用的图案的数目。可以使用粒子束曝光仿真来确定将利用多个发射在表面上形成的图案，例如图9B和图9C的图案。已知利用单个VSB发射或者多个VSB发射的组合所产生的图案称作图示符。可以预先计算出图示符库，并且使得对光学邻近校正或掩膜数据准备函数可用。例如，图案116和114可被预先计算出来并被存储在图示符库中。

利用重叠发射的一个复杂之处是针对图案的每个部分计算抗蚀剂响应。在一个区域的抗蚀剂接收来自多次发射的剂量时，必须组合来自每个发射的剂量来确定总剂量。例如，图18A示出了邻近的两个VSB发射图案500和502。图18B示出了沿穿过图案500和502的线503接收到的剂量。在图18B中，形成在抗蚀剂上的来自针对图案500的VSB发射的剂量是504，而形成在抗蚀剂上的来自针对图案502的VSB发射的剂量是506。虚线508示出了阈值508，高于阈值508的剂量抗蚀剂将形成图案。虚线510示出了在504和506都比较显著的区域中504和506的组合。应当注意，组合剂量510在图案500和502之间的任何点上都不低于抗蚀剂阈值508。因此，组合剂量曲线510示出了抗蚀剂将形成图案500和502作为单个组合图案512，如图18C所示。

更具挑战性的是在抗蚀剂上的区域接收到显著多于或者少于通常剂量时于此在该表面上得到的图案。可以使用粒子束曝光仿真来确定将得到的图案。该过程仿真出利用带电粒子束系统对涂覆了抗蚀剂的表面的曝光，并且考虑到了带电粒子束系统的物理特性和抗蚀剂和抗蚀剂下的表面的电光特性和化学特性。可以使用粒子束曝光仿真来对带电粒子束曝光的各种非理想效果进行建模，包括前向发散(forward scattering)、后向发散、抗蚀剂扩散(resist diffusion)、库仑效应(coulomb effect)、蚀刻、雾化(fogging)、填充(loading)和抗蚀剂充电(resist charging)。这些效应中的多数是短程效应，意味着每个VSB发射将仅影响图案的其他附近部分。然而，后向发散、雾化和填充是长程效应，并且在仅考虑图案的较小部分时不能准确地仿真。抗蚀剂充电尽管是短程效应，但是必须在最终发射曝光顺序已知后计算。

例如，图20示出通过重新计算图示符来产生用于一个图案的VSB发射的流程(称作分解的工艺)的一个实施例。在图20的流程900中，期望图案902是要形成在表面上的图案，并且是该过程的主输入。在步骤904中可以基于蚀刻模型906计算蚀刻校正。步骤904创建期望蚀刻图案908，该图案是在蚀刻之前要形成在抗蚀剂上的期望图案。因此，期望蚀刻图案908是图示符匹配的目标图案。与此分离地，在步骤922中可以仿真VSB发射920的组合来创建图示符以添加到图示符库926中。粒子束仿真步骤922使用一个或多个短程曝光效应924的模型。从而所得到的图示符库926中的图示符补偿了这些短程曝光效应。在生成图示符期间不能补偿长程曝光效应，因为这些效应的范围可能比图示符图案大。在步骤910中，图示符被从图示符库中选出、放置、并被指派剂量，以在抗蚀剂上创建在预定容限内与蚀刻校正后的期望图案908匹配的图案。步骤910在确定发射剂量时使用一个或多个长程曝光效应912。步骤910的输出是VSB发射的初始列表914。然后在步骤916中可以仿真VSB发射的初始集合914，并且进一步校正和改写该集合。在步骤917中，将来自步骤916的仿真得到的图案与期望抗蚀剂图案908相比较，来判断这两个图案是否在预定容限内匹配。如果不在预定容限内匹配，则在步骤916中可以进行额外的校正和仿真，直到来自步骤916的粒子束仿真得到的图案在蚀刻校正后的期望图案908的预定容限内。如果不能实现在预定容限内的匹配，则也可以调整在步骤917中使用的容限。步骤917的结果是经验证发射列表918，该列表适于利用带电粒子束系统写入到涂覆了抗蚀剂的表面。

图10A-10E示出了在改变剂量的情况下使用重叠发射如何减少发射次数的示例。图10A示出了利用电子设计自动化软件系统可以生成的理想图案118(例如触点)，该图案要在衬底上形成图案时与光刻一起使用。图案118是方形的。图10B示出了可利用图案118的OPC处理创建的曲线图案120。图案120要形成在光刻板上，该光刻板用来制作使用光刻工艺的掩膜。图10C示出了非重叠矩形122的一个集合，该集合可用来利用VSB技术在光刻板上写入图案120。可见，矩形120的集合的联合非常接近形状120。然而，在发射具有较高的长宽比的发射(称作长条)时，一些带电粒子束系统相对不准确。因此，传统上不利用分解(fracturing)软件创建矩形的集合120。图10D示出了非重叠形状(矩形和三角形)的另一个集合，该集合传统上可用来将形状120写入到表面。该形状集合可以是利用VSB技术而不使用长条的发射。在发射群组124中有7个发射。对于如形状120这么简单的图形这是较大数目的发射。图10E示出了本公开的三发射群组130，该群组可以利用适当的剂量在光刻板上形成接近期望图案120的图案。在该示例中，发射132和134具有相对剂量1.0，而发射136具有相对剂量0.6。在抗蚀剂上形成的图案是形状140，形状140在预定容限内等同于期望形状120。该3发射群组130可以在抗蚀剂上形成的图案比7发射群组124形成的图案更接近期望图案120。该示例示出了可以如何高效地使用改变剂量的重叠发射来减少发射次数。可以形成与通过仅发射的联合而形成的图案非常不同的图案。此外，还可以形成曲线图案，即使在与笛卡儿平面的轴平行的发射的情况下也是如此。可以预先计算出发射群组130，并使其可作为图示符与匹配触点图案118的所有触点一起使用。

图19A-19D示出了具有更复杂图案的重叠VSB发射。在图19A中，图案180包括两个方形182和184，这两个方形182和184例如可由计算机辅助设计软件系统生成，用于光刻处理。图19B示出了可由图案180的OPC处理产生的对应图案186。该示例示出了两个相同形状182和184的OPC处理可以产生多个稍不同的结果形状的集合。要求大量传统非重叠VSB发射来在光刻板上形成图案。图19C示出了可在光刻板上产生曲线图案186的重叠可变剂量VSB发射的集合190。VSB发射的集合190中的发射具有变换的剂量，尽管未示出剂量。在确定该发射集合时，已设置了最小发射大小和最大发射长宽比作为约束。注意，190中的发射的联合(发射的组合190所覆盖的总区域)不与曲线图案186匹配。VSB发射的集合190的任何子集也不与曲线图案186匹配。然而，计算出的抗蚀剂将形成的图案在预定容限内与曲线图案186匹配。图19D示出了可在光刻板上产生曲线图案186的重叠可变剂量VSB发射的另一个集合194。与图19C类似，VSB发射的集合194中的发射具有变化的剂量。发射集合190和发射集合194中的发射的位置相当不同，尽管两个集合都在预定容限内形成图案186。该示例示出了利用本发明如何相对高效地在表面上产生曲线图案。

图11A是根据本公开的实施例的、用于准备在利用光刻在硅晶片上制作诸如集成电路之类的衬底时使用的表面的原理流程图250。在第一步骤252中，设计出物理设计，例如集成电路的物理设计。这可以包括确定在物理设计中需要确定的逻辑门、晶体管、金属层和其他项目(例如，集成电路中的那些)。接下来，在步骤254中，确定光学邻近校正。在本公开的实施例中，这可以包括将预先计算出的图示符或者参数化的图示符的库作为输入，这可以有利地减少执行OPC的计算时间。在本公开的实施例中，OPC步骤254也可以包括同时发生的对发射次数或写入时间的优化，并且还可以包括分解操作、允许重叠发射的发射布置操作、允许通常剂量之外的剂量的剂量分配操作、或者还可以包括发射次序优化操作、或者其他掩膜数据准备操作。OPC步骤254还可以使用粒子束仿真。一旦完成了光学邻近校正，就在步骤256中进行掩膜设计。然后，在步骤258中，可以进行包括分解操作的掩膜数据准备操作、发射布置操作、剂量分配操作、或者发射次序优化。OPC步骤254中的步骤或者MDP步骤258中的步骤、或者与这两个步骤254或258独立的分离程序可以包括用于确定大量图示符或者参数化图示符的程序，这些图示符或者参数化的图示符可以是用于将所要求图案的全部或者大部分写入到光刻板上的表面上的发射。在本公开中可以设想将OPC和掩膜数据准备的各个操作中的任意操作或者全部操作组合到一个步骤中。掩膜数据准备(MDP)步骤258可以包括实现发射重叠和通常剂量之外的剂量分配的分解操作，并且还可以包括粒子束仿真。MDP 258还可以包括图案匹配操作，用来匹配图示符以创建与掩膜设计最密切匹配的掩膜。掩膜数据准备还可以包括输入要形成在表面上的图案，这些图案中的一些稍稍不同，并且还包括利用粒子束曝光仿真来计算发射剂量的变动或发射重叠的变动，以减少发射次数或总的写入时间。表面上的一组稍稍不同的图案可以被设计来在衬底上产生基板相同的图案。一旦完成了掩膜数据准备，就在诸如电子束写入系统之类的掩膜写入机中生成表面。该具体步骤被标识为步骤262。电子束写入系统通过模板掩膜中的孔径将一束电子投射到表面上来在该表面上形成图案，如步骤264所示。完成的表面然后用在光刻机中，如步骤266所示。最终，在步骤268中，产生了诸如硅晶片之类的衬底。图示符生成步骤274向步骤276中的图示符或参数化图示符的集合提供信息。如前所述，图示符生成步骤274可以使用粒子束仿真。另外，如前所述，图示符或参数化图示符步骤276向OPC步骤254或MDP步骤258提供信息。

图11B示出了如何准备用于在硅晶片上制作诸如集成电路之类的衬底的表面的更详细的流程图280，其中OPC和MDP操作被有益地组合在单个步骤中。在第一步骤282中，获得了物理设计，例如集成电路的物理设计。物理设计可以是直接从传统CAD物理设计软件得到的集成电路设计，或者可以是通过执行例如一个或多个设计层的布尔运算、缩放、偏置或者重定标而从集成电路设计创建的。接下来，在步骤284中，在称作掩膜数据校正(MDC)的单个步骤中执行OPC和MDP操作。关于带电粒子束写入系统和掩膜制造工艺的特性的信息296被提供给该MDC步骤。信息296可以包括例如前向发散、后向发散、抗蚀剂扩散、库仑效应、抗蚀剂充电、雾化、最大发射大小、最大发射长宽比和发射几何描述。信息296还可以包括一个可能VSB发射的库。在另一个实施例中，预先计算出的图示符的库297也可以被提供给MDC步骤。执行OPC所要求的信息298也被提供给MDC步骤284。MDC步骤284使用关于带电粒子束系统的可用信息296和执行光学邻近效应校正时的处理298。MDC步骤298对所生成的VSB发射的集合进行优化，以便实现期望的晶片图像294。作为MDC步骤的目标的期望晶片图像可以是物理设计282，或者可以从物理设计282导出。该优化可以包括挑选VSB发射、它们的位置和它们的剂量。可以基于带电粒子束系统信息296、基于VSB发射的数据库、基于图示符库、或者基于它们的组合来挑选VSB发射、它们的位置和它们的剂量。对分解的数据的优化可以包括仿真掩膜图像、基于仿真的掩膜图像仿真晶片图像、比较仿真的晶片图像和目标晶片图像。这种比较的结果可用作优化标准。其他优化标准也可以包括：VSB发射的数目、VSB发射的最小大小(即，长条)、对于相同环境中的相同目标晶片图像创建相同的VSB发射集合、以及创建VSB发射的对称集合用于写入物理设计282中的对称图案。接下来，在掩膜写入系统288中使用在MDC步骤284中创建的准备好的掩膜布局286来在表面290上产生图案。然后可以在光刻机中使用完成的表面，如步骤292中所示。最后，在步骤294中产生晶片上的图像。

现在参考图12，示出了如何利用光刻准备用于在硅晶片上制作诸如集成电路之类的衬底的表面的另一个原理流程图300，其中从掩膜数据准备输出生成的掩膜设计被与基于同等标准的OPC掩膜后设计相比较。在第一步骤302中，获得了物理设计，例如集成电路的物理设计。这可以是设计者希望转移到衬底上的理想图案。接下来，在步骤304中，确定在步骤304中生成的理想图案的光学邻近校正。这可以包括选择需要准备的图示符。光学邻近校正还可以包括输入可能的图示符，这些图示符被利用粒子束曝光仿真确定来计算改变发射剂量或改变发射重叠。此外，光学邻近校正还与包括从可能的图示符中选择图示符，基于所选择的图示符计算衬底上的转移图案，并且如果计算出的图案与期望的经校正图案相差大于预定阈值则选择另一个图示符。一旦完成了光学邻近校正，就在步骤304中进行掩膜设计。然后，在步骤306中，准备掩膜设计。一旦准备了掩膜设计，则在掩膜数据准备步骤308中进一步增强掩膜设计。掩膜数据准备还可以包括图案匹配，用于匹配图示符来创建与掩膜设计最匹配的掩膜。还可以执行图案匹配、剂量指派和等价检查的迭代，可能仅包括一次迭代，在该次迭代中执行结构校正“确定性”计算。这些步骤将有助于准备增强的等价掩膜设计。

一旦增强了掩膜设计，在步骤310中生成等价掩膜设计，例如VSB发射的集合。对于可以用来判断等价掩膜设计是否真的等价于掩膜设计的测试，存在两个动机。一个动机是通过掩膜检查。另一个动机是确认芯片或集成电路在被制作后将正常工作。可以通过一组等价标准来确定图案匹配操作表明匹配的紧密程度。一个等价标准可以至少部分由平板等价(litho-equivalence)驱动。平板等价可由一组预定的几何规则，表明匹配、部分匹配或者不匹配的一组数学等式确定，或者通过运行掩膜设计的光刻仿真和等价掩膜设计的光刻仿真并且利用一组预定的几何规则，或者表明匹配、部分匹配或者不匹配的一组数学等式来比较这两个结果确定。MDP步骤308可以使用图示符、或者参数化的图示符的预定集合来优化发射次数或写入时间，同时确保得到的等价掩膜设计310对于等价标准而言是可接受的。在另一个实施例中，可以将OPC和MDP组合到结构校正方法中，在该方法中可能不存在从等价掩膜设计310独立生成的掩膜设计306。

一旦确定了等价掩膜设计是正确的，就在诸如电子束写入系统之类的带电粒子写入系统中准备表面。该步骤被标识为步骤314掩膜写入。电子束写入系统通过模板掩膜中的孔径将一束电子投射到表面上来在该表面上形成图案。该表面在步骤316掩膜图像中完成。完成的表面然后可以用在光刻机中，如步骤318所示，将表面上的图案转移到诸如硅晶片之类的衬底上来制造集成电路。最终，在步骤320中，产生了诸如硅晶片之类的衬底。图示符生成步骤326向步骤328中的图示符或参数化图示符的集合提供信息。如前所述，图示符生成步骤326可以使用粒子束仿真。另外，如前所述，图示符或参数化图示符步骤328向OPC步骤304或MDP步骤308提供信息。

再参考图11A，如前所述，在一个实施例中，OPC步骤254可以包括MDP步骤258的多个功能。光学邻近校正系统可以利用预先计算出的图示符的大库开始。然后，在执行集成电路的原始设计到光刻板设计的光学邻近校正变形时，光学邻近校正系统可以尽可能尝试使用可用的图示符。图示符可以每个被标记有相关联的发射次数和一个或多个写入时间优化值，光学邻近校正系统、掩膜数据准备系统或者一些独立的程序可以通过选择较低的发射次数或写入时间而针对发射次数或写入时间进行优化。这种优化可以以贪婪方式或者诸如仿真退火之类的迭代优化方式执行，在贪婪方式中，按照挑选图示符来匹配一个图案的特定顺序，每个图示符被挑选来针对发射次数或写入时间优化要挑选的最佳图示符，而在迭代优化方式中，交换图示符选择优化了总体发射次数或写入时间。一些要形成在光刻板上的期望图案可能仍未被任何可用图示符匹配，这种图案可能需要使用独立VSB发射而不是任何预先计算的图示符的一部分来形成。

现在参考图15，示出了如何准备直接写入到诸如硅晶片之类的衬底上的表面的另一个原理流程图700。在第一步骤702中，获得了物理设计，例如集成电路的物理设计。这可以是设计者希望转移到衬底上的理想图案。接下来，在步骤704中，执行邻近效应校正(PEC)和其他数据准备(DP)步骤被执行来准备到衬底写入设备的输入数据，其中物理设计的结果包含许多稍稍不同的图案。步骤704还可以包括输入来自步骤724的可能的图示符或参数化的图示符，图示符是基于可能的重叠VSB发射的，并且图示符是在图示符生成步骤722中利用改变发射剂量或改变发射位置的计算确定的。步骤704还可以包括图案匹配来匹配图示符，以创建与在步骤702中创建的物理设计最紧密匹配的晶片图像。还可以执行图案匹配、剂量指派和等价检查的迭代，可能仅包括一次迭代，在该次迭代中执行结构校正“确定性”计算。步骤704的结果是一组晶片写入指令706。随后晶片写入指令706被用来在诸如电子束写入系统之类的晶片写入机中准备晶片。该步骤被标识为步骤710。电子束写入系统通过可调节孔径将一束电子投射到表面上来表面上形成图案。该表面在步骤712中完成。图示符生成步骤722向步骤724中的图示符或参数化图示符的集合提供信息。图示符或参数化图示符步骤724向PEC和数据准备步骤704提供信息。步骤710可能包括处理的每层所需的一些重复应用，可能是利用结合图11A和图12描述的方法处理的一些、利用上面针对图15概括的方法处理的其他一些、或者利用用来在硅晶片上产生集成电路的任意其他晶片写入方法产生的其他一些。

现在参考图13，示出了可由光学邻近校正、分解、邻近效应校正、或者由掩膜数据准备的任何其他步骤所使用的图示符的示例1000、1002、1004和1006。这些图示符1000、1002、1004和1006可以通过类似分解的VSB的集合生成，或者可以通过不同的分解生成。不考虑创建图示符的方法，这些图示符代表了作为已知的衬底上的可能图案的可能图案。每个图示符对于包括该图示符的VSB发射中的每个可能具有相关联的位置和剂量信息。

图14示出了参数化的图示符1010和1012的示例。图示符1010说明了利用可变尺寸的规范描述的一般形状，在该情形中，长度X在10和25长度单位之间改变。图示符1012以更严格的方式说明了同一一般形状，其中长度X仅可以是特定值，例如10、15、20或25之一。参数化的图示符1010说明这些描述可以允许大量可能的图示符，而利用未被参数化的图示符的枚举方法描述这么大量可能的图示符是不实际的。

对于图示符1010参数化的图示符描述的示例可以如下：

pglyph upsideDownLShape(x：nanometers where((x＝10)or((x＞10)and(x＜25))or(x＝25)))；

rect(0，0，5，15)；

rect(0，15，x，20)；

end pglyph；

对于图示符1012参数化的图示符描述的示例可以如下：

pglyph upsideDownLShape2(x：nanometers where((x＝10)or(x＝15)or(x＝20)or(x＝25)))；

rect(0，0，5，15)；

rect(0，15，x，20)；

end pglyph；

这些示例描述基于产生了判断参数的哪些值满足一特定标准的逻辑测试的参数，该特定标准例如是“where((x＝10)or(x＝15)or(x＝20)or(x＝25))”or“where((x＝10)or((x＞10)and(x＜25))or(x＝25))”。有许多其他方式来描述参数化的图示符。说明有益方法的另一个示例如下：

pglyph upsideDownLShape2(x：nanometers)；

glyph For(x＝10，x+x+5；x＞25)

{

rect(0，0，5，15)；

rect(0，15，x，20)；

}

end pglyph；.

尽管结合具体实施例详细描述了说明书，但是应当理解，本领域技术人员在理解了前述内容后可以容易地设想这些实施例的改变、变体或等同物。本领域技术人员可以实施对用于利用可变形束光刻制造表面或集成电路的本方法和系统的这些和其他修改和变动，而不脱离在所附权利要求书中更具体给出的本主题的精神和范围。此外，本领域技术人员将理解前面的描述仅是示例，而不是限制性的。因此，本主题是要覆盖这些修改和变动，只要在所附权利要求书和它们的等同物的范围内。

Claims

1.一种利用带电粒子束光刻来制造表面的方法，该方法包括：

输入要在所述表面上形成的期望图案；

确定多个可变形束(VSB)发射，其中，允许这多个发射中的发射彼此重叠，并且这多个VSB发射的任意子集的联合与所述期望图案不同，其中所述子集中的每个发射是放大后的、缩小后的、或者是原始确定的大小的；

根据所述多个VSB发射计算所述表面上的计算出的图案；

如果所述计算出的图案与所述期望图案差别大于预定容限，则修改所述多个VSB发射并且重新计算所述计算出的图案；以及

利用所述多个VSB发射在所述表面上形成所述图案。

2.如权利要求1所述的方法，其中，计算步骤包括带电粒子束仿真。

3.如权利要求2所述的方法，其中，所述带电粒子束仿真包括由以下内容构成的组中的至少一个：前向发散、后向发散、抗蚀剂扩散、库仑效应、蚀刻、雾化、填充和抗蚀剂充电。

4.如权利要求1所述的方法，其中，所述期望图案是曲线图案。

5.如权利要求1所述的方法，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

6.如权利要求1所述的方法，其中，确定步骤和修改步骤中的至少一个步骤包括使用优化技术来确定所述多个VSB发射。

7.如权利要求6所述的方法，其中，所述多个VSB发射的数目被最小化。

8.如权利要求6所述的方法，其中，长宽比大于预定最大值的多个VSB发射的数目被最小化。

9.如权利要求1所述的方法，还包括输入可能的图示符，所述图示符中的每个是利用对至少一个VSB发射的计算来确定的，确定步骤包括从所述可能的图示符中选择图示符。

10.如权利要求1所述的方法，其中，在所述期望图案是对称的时，所述多个VSB发射被限定为对称的。

11.如权利要求1所述的方法，其中，所述表面是光刻板。

12.如权利要求1所述的方法，其中，所述表面是衬底。

13.如权利要求1所述的方法，其中，确定步骤使用结构校正确定性技术。

14.一种利用光刻工艺制造集成电路的方法，其中所述光刻工艺利用光刻板，该方法包括：

输入要在所述光刻板上形成的期望图案；

根据所述多个VSB发射计算所述光刻板上的计算出的图案；

利用所述多个VSB发射在所述光刻板上形成所述图案。

15.如权利要求14所述的方法，其中，计算步骤包括带电粒子束仿真。

16.如权利要求15所述的方法，其中，所述带电粒子束仿真包括由以下内容构成的组中的至少一个：前向发散、后向发散、抗蚀剂扩散、库仑效应、蚀刻、雾化、填充和抗蚀剂充电。

17.如权利要求14所述的方法，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

18.如权利要求14所述的方法，其中，确定步骤和修改步骤中的至少一个步骤包括使用优化技术来确定所述多个VSB发射。

19.如权利要求18所述的方法，其中，所述多个VSB发射的数目被最小化。

20.如权利要求14所述的方法，还包括：

从所述光刻板制造掩膜，所述掩膜包含所述光刻板上形成的图案；以及

利用光刻技术将所述掩膜上的所述图案转移到衬底上。

21.如权利要求20所述的方法，还包括：

输入所述衬底上的理想图案；以及

计算所述衬底上的仿真图案，其中，所述确定步骤包括使所述衬底上的理想图案和所述衬底上的仿真图案之间的差异最小化。

22.如权利要求21所述的方法，其中所述衬底上的仿真图案是利用所述光刻板上的所述计算出的图案计算出的。

23.一种用于制造集成电路的方法，其中所述集成电路具有衬底，该方法包括：

输入要在所述衬底上形成的期望图案；

根据所述多个VSB发射计算所述衬底上的计算出的图案；

利用所述多个VSB发射在所述衬底上形成图案。

24.如权利要求23所述的方法，其中，计算步骤包括带电粒子束仿真。

25.如权利要求23所述的方法，其中，确定步骤和修改步骤中的至少一个步骤包括使用优化技术来确定所述多个VSB发射。

26.一种用于对设计进行光学邻近校正(OPC)的方法，所述设计包括要在表面上形成的图案，该表面用在光刻工艺中将所述图案转移到衬底上，该方法包括：

输入所述衬底的期望图案；

确定多个可变形束(VSB)发射，其中，允许这多个发射中的发射彼此重叠，并且这多个VSB发射的任意子集的联合与所述衬底的期望图案的OPC校正版本不同，其中所述子集中的每个发射是放大后的、缩小后的、或者是原始确定的大小的；

根据所述多个VSB发射计算所述表面上的计算出的图案；以及

如果所述计算出的图案与所述衬底的期望图案的OPC校正版本差别大于预定容限，则修改所述多个VSB发射并且重新计算所述计算出的图案。

27.如权利要求26所述的方法，其中，计算步骤包括带电粒子束仿真。

28.如权利要求27所述的方法，其中，所述带电粒子束仿真包括由以下内容构成的组中的至少一个：前向发散、后向发散、抗蚀剂扩散、库仑效应、蚀刻、雾化、填充和抗蚀剂充电。

29.如权利要求26所述的方法，其中，所述衬底的期望图案的OPC校正版本是曲线图案。

30.如权利要求26所述的方法，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

31.如权利要求26所述的方法，其中，确定步骤和修改步骤中的至少一个步骤包括使用优化技术来确定所述多个VSB发射。

32.如权利要求31所述的方法，其中，所述多个VSB发射的数目被最小化。

33.如权利要求31所述的方法，其中，长宽比大于预定最大值的多个VSB发射的数目被最小化。

34.如权利要求26所述的方法，其中，在所述衬底的期望图案是对称的时，所述多个VSB发射被限定为对称的。

35.如权利要求26所述的方法，还包括以下步骤：执行仿真来判断所述表面上的计算出的图案在利用光刻被转移到所述衬底上时是否在所述衬底上形成在预定容限内与所述衬底的期望图案等价的图案，其中所述仿真包括光刻仿真和蚀刻仿真中的至少一种。

36.一种用于对设计进行光学邻近校正(OPC)的方法，所述设计包括要在表面上形成的图案，其中该表面用在光刻工艺中将所述图案转移到衬底上，该方法包括：

输入所述衬底的期望图案；

输入可能的图示符，所述图示符中的每个是利用对至少一个VSB发射的计算来确定的；以及

确定多个图示符，其中，要根据所述多个图示符形成在所述表面上的图案在预定容限内与所述衬底的期望图案的OPC校正版本等价。

37.如权利要求36所述的方法，其中，所述可能的图示符包括至少一个参数化的图示符。

38.如权利要求36所述的方法，其中，确定步骤包括使用优化技术来确定所述多个图示符。

39.如权利要求38所述的方法，其中，所述多个图示符包括多个VSB发射，所述多个VSB发射的数目被最小化。

40.如权利要求36所述的方法，其中，确定步骤包括：

从所述可能的图示符中选择图示符；

基于所选择的图示符计算所述衬底上的转移图案；以及

如果所计算出的图案与所述衬底的期望图案差别大于预定阈值，则从所述可能的图示符中选择另一个图示符。

41.一种创建图示符的方法，包括：

利用可变形束(VSB)发射作为所述图示符的基础；以及

计算至少一个VSB发射会在表面上产生的图案，来创建其他图示符。

42.如权利要求41所述的方法，其中，计算步骤包括带电粒子束仿真。

43.如权利要求42所述的方法，其中，所述带电粒子束仿真包括由以下内容构成的组中的至少一个：前向发散、抗蚀剂扩散、库仑效应和蚀刻。

44.如权利要求41所述的方法，其中，所创建的图示符是参数化的图示符。

45.如权利要求41所述的方法，其中，计算步骤利用多个重叠的VSB发射。

46.如权利要求41所述的方法，其中，计算步骤利用多个VSB发射，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

47.一种用于对设计进行光学邻近校正(OPC)的系统，所述设计包括要在表面上形成的图案，其中该表面用在光刻工艺中将所述图案转移到衬底上，该系统包括：

所述衬底的期望图案；

确定装置，用于确定多个可变形束(VSB)发射，其中，允许这多个发射中的发射彼此重叠，并且这多个VSB发射的任意子集的联合与所述衬底的期望图案的OPC校正版本不同，其中所述子集中的每个发射是放大后的、缩小后的、或者是原始确定的大小的；

计算装置，用于根据所述多个VSB发射计算所述表面上的计算出的图案；以及

修改装置，用于如果述所计算出的图案与所述衬底的期望图案的OPC校正版本差别大于预定容限，则修改所述多个VSB发射并且重新计算所述计算出的图案。

48.如权利要求47所述的系统，其中，所述计算装置使用带电粒子束仿真。

49.一种用于对设计进行光学邻近校正(OPC)的系统，所述设计包括要在表面上形成的图案，该表面用在光刻工艺中将所述图案转移到衬底上，该系统包括：

所述衬底的期望图案；

一组可能的图示符，所述图示符中的每个是利用对至少一个VSB发射的计算来确定的；以及

用于确定多个图示符的装置，其中，要根据所述多个图示符形成在所述表面上的图案在预定容限内与所述衬底的期望图案的OPC校正版本等价。

50.一种创建图示符的系统，包括：

用于利用可变形束(VSB)发射作为所述图示符的基础的装置；以及

用于从至少一个VSB发射计算表面上的图案来创建其他图示符的装置。

51.一种用于分解、掩膜数据准备、或邻近效应校正的方法，该方法包括：

输入要在光刻板上形成的期望图案；

根据所述多个VSB发射计算所述光刻板上的计算出的图案；以及

如果所述计算出的图案与所述期望图案差别大于预定容限，则修改所述多个VSB发射并且重新计算所述计算出的图案。

52.如权利要求51所述的方法，其中，在输入步骤中，所述期望图案具有彼此稍稍不同的多个子集。

53.如权利要求52所述的方法，其中，所述期望图案的稍稍不同的多个子集在衬底上产生基本相同的图案。

54.如权利要求53所述的方法，其中，由等价标准来确定所述衬底上的图案是否基本相同。

55.如权利要求54所述的方法，其中，所述等价标准基于光刻仿真和蚀刻仿真中的至少一个。

56.如权利要求51所述的方法，其中，计算步骤包括带电粒子束仿真。

57.如权利要求56所述的方法，其中，所述带电粒子束仿真包括由以下内容构成的组中的至少一个：前向发散、后向发散、抗蚀剂扩散、库仑效应、蚀刻、雾化、填充和抗蚀剂充电。

58.如权利要求51所述的方法，其中，所述期望图案是曲线图案。

59.如权利要求51所述的方法，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

60.如权利要求51所述的方法，其中，确定步骤和修改步骤中的至少一个步骤包括使用优化技术来确定所述多个VSB发射。

61.如权利要求60所述的方法，其中，所述多个VSB发射的数目被最小化。

62.如权利要求60所述的方法，其中，长宽比大于预定最大值的多个VSB发射的数目被最小化。

63.一种用于分解、掩膜数据准备、或邻近效应校正的方法，该方法包括：

输入要形成在光刻板上的期望图案；

确定多个图示符，其中，要根据所述多个图示符形成在所述光刻板上的图案在预定容限内与所述期望图案等价。

64.如权利要求63所述的方法，其中，所述可能的图示符包括至少一个参数化的图示符。

65.如权利要求63所述的方法，其中，确定步骤包括使用优化技术来确定所述多个图示符。

66.如权利要求65所述的方法，其中，所述多个图示符包括多个VSB发射，所述多个VSB发射的数目被最小化。

67.如权利要求63所述的方法，其中，所述可能的图示符包括图示符的多个子集，所述图示符的每个子集包括多个稍稍不同的图案。

68.一种用于分解、掩膜数据准备、或者邻近效应校正的系统，该系统包括：

输入装置，用于输入要在所述光刻板上形成的期望图案；

确定装置，用于确定多个可变形束(VSB)发射，其中，允许这多个发射中的发射彼此重叠，并且这多个VSB发射的任意子集的联合与所述期望图案不同，其中所述子集中的每个发射是放大后的、缩小后的、或者是原始确定的大小的；

计算装置，用于根据所述多个VSB发射来计算所述光刻板上的计算出的图案；以及

修改装置，用于如果所述计算出的图案与所述期望图案差别大于预定容限，则修改所述多个VSB发射并且重新计算所述计算出的图案。

69.如权利要求68所述的系统，其中，所述计算装置包括用于带电粒子束仿真的装置。

70.如权利要求68所述的系统，其中，每个VSB发射包括一个剂量，并且允许所述VSB发射的剂量彼此不同。

71.如权利要求68所述的系统，其中，所述确定装置和所述修改装置中的至少一个包括用于使用优化技术来确定所述多个VSB发射的装置。

72.如权利要求71所述的系统，其中，所述多个VSB发射的数目被最小化。

73.一种用于分解、掩膜数据准备、或邻近效应校正的系统，该系统包括：

用于输入要形成在光刻板上的期望图案的装置；

用于输入可能的图示符的装置，所述图示符中的每个是利用对至少一个VSB发射的计算来确定的；以及

用于确定多个图示符的装置，其中，要根据所述多个图示符形成在所述光刻板上的图案在预定容限内与所述期望图案等价。

74.如权利要求73所述的系统，其中，所述可能的图示符包括图示符的多个子集，所述图示符的每个子集包括多个稍稍不同的图案。

75.如权利要求73所述的系统，其中，用于确定的装置包括用于使用优化技术来确定多个VSB发射的装置。