CN111507058A - 一种考虑电子束雾化效应的解析布局方法 - Google Patents
一种考虑电子束雾化效应的解析布局方法 Download PDFInfo
- Publication number
- CN111507058A CN111507058A CN202010329230.8A CN202010329230A CN111507058A CN 111507058 A CN111507058 A CN 111507058A CN 202010329230 A CN202010329230 A CN 202010329230A CN 111507058 A CN111507058 A CN 111507058A
- Authority
- CN
- China
- Prior art keywords
- layout
- atomization
- standard
- cell
- standard cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3947—Routing global
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及一种考虑电子束雾化效应的解析布局方法,包括如下步骤:1、布局框架:使用Λ型多层框架来处理布局中的大规模设计,以进行全局布局;2、雾化变化建模:对评估点进行采样,这些评估点均匀分布在整个布局中;利用雾源模型的评估点,通过带有Hermite展开的快速高斯变换估计每个评估点的雾化效果;3、设定一个同时考虑线长优化和雾化变化优化的目标函数;4、通过共轭梯度算法来优化布局线长长度;5、删除重叠的单元格部分,并使标准单元格对齐,以尽可能保留全局布局获得的布局结果;6、详细布局,通过计算交换面积变化系数,以决定是否在选定的标准单元进行交换。该方法有利于优化布局质量,在优化线长的同时减小雾化变化。
Description
技术领域
本发明属于超大规模集成电路设计技术领域,具体涉及一种考虑电子束雾化效应的解析布局方法。
背景技术
随着特征尺寸的不断缩小,传统的光学光刻技术出现了新的挑战。由于光衍射,使用193nm波长光的光刻技术的分辨率受到限制。如何探索下一代光刻(NGL)技术以进一步扩大技术规模成为新一代研究方向。在这些NGL技术中,电子束(e-beam)光刻(EBL)是一种很有前途的技术。通过采用电磁或静电透镜,可以将电子束聚焦为纳米直径。此外,直接写入使EBL无需掩模即可直接在晶圆上打印特征图案,因此不受光衍射的限制。
电子束光刻EBL制造过程如图2所示。如图2(a)所示,从电子源发出的电子经过一组透镜和光圈,然后直接在晶片上写入图案。通过曝光抗蚀剂,蒸发金属并溶解不需要的部分来制作图案。然而此时,电子可能在抗蚀剂和硅片基板中散射。在图2(b)中,电子到达抗蚀剂和硅片基板时会发生散射。这些散射的电子产生反向散射的电子,并且这些反向散射的电子可能撞击物镜的底部。撞击可能会产生下一代电子,称为再散射电子。然后,重新散射的电子散布到可能远离初始曝光点的位置。所有这些散射的电子会引起不希望的附加曝光,从而在主电子束周围造成布局图案变形,称为邻近效应和雾化效应。邻近效应会影响具有高强度的一次曝光光束的近处区域(仅数十微米)。相反,由于再散射电子的广泛传播,雾化效应在很宽的毫米范围内扩散,其强度远小于邻近效应。宽广的影响范围使雾化效果的累积曝光不可忽略。如图3(c)所示,来自这些效果的不良曝光可能会导致布局图案失真。由散射电子引起的这种不希望的曝光可能会将临界尺寸改变几纳米,这可能导致先进集成电路设计中的严重缺陷。因此,在设计过程中需要考虑这些影响。
发明内容
本发明的目的在于提供一种考虑电子束雾化效应的解析布局方法,该方法有利于优化布局质量,在优化线长的同时减小雾化变化。
为实现上述目的,本发明采用的技术方案是:一种考虑电子束雾化效应的解析布局方法,包括如下步骤:
(1) 布局框架:使用Λ型多层框架来处理布局中的大规模设计,以进行全局布局;
(2) 雾化变化建模:对评估点进行采样,这些评估点均匀分布在整个布局中,并且两个相邻评估点之间的间距为常数;利用雾源模型的评估点,通过带有Hermite展开的快速高斯变换估计每个评估点的雾化效果;
(3) 设定一个同时考虑线长优化和雾化变化优化的目标函数;
(4) 通过共轭梯度算法来优化布局线长长度;
(5) 删除重叠的单元格部分,并使标准单元格对齐,以尽可能保留全局布局获得的布局结果;
(6) 详细布局,通过计算交换面积变化系数,以决定是否在选定的标准单元进行交换。
进一步地,所述步骤(1)中,Λ型多层框架包含三个主要阶段:聚类、初始布局和聚类;在群集期间,首先根据单元区域和连接性对标准单元进行迭代群集,直到群集数量在阈值以内,以有效布局群集;然后在集群上执行初始布局;最后将标准单元的簇逐级解簇,并迭代地确定其位置。
其中x和y分别是雾源的x和y坐标;因此,通过式(2)计算雾化效果的变化:
进一步地,所述步骤(3)中,设定目标函数为:
其中,λ1、λ2和λ3是权重,W(x, y)是加权平均模型,Db(x, y)是钟形密度模型;在迭代找到所有电路块的最佳位置的过程中,权重λ1、λ2和λ3不断更新;
在目标函数中,三个权重的值随迭代变化,首先使用大于设定值的权重λ1来优化线长,该权重随迭代减小,再逐渐增加密度模型的权重λ2以扩展标准单元,然后在后续迭代中增加雾化变化的权重λ3,以通过修改单元分布来获得更好的雾化变化;
权重λ1、λ2和λ3的更新基于Gompertz曲线:
其中β是沿x轴的位移,即将图形向左或向右平移,γ是增长率,k表示迭代次数。
进一步地,所述步骤(4)中,不通过精确线搜索方法来解决无约束最小化问题,所述共轭优化算法首先将迭代次数i初始化为0,然后在第1行中计算梯度gk和共轭梯度方向dk;然后在第3行中确定第k次迭代的步长;通过解决以下优化问题,获得准确的步长:
进一步地,所述步骤(5)中,给定全局布局结果,通过扩展Abacus 算法,消除具有最小标准单元位移的单元重叠,并保留最小的雾化变化;首先按x坐标对所有标准单元格进行排序,然后根据标准单元的x坐标将它们合法化;在使标准单元格Si合法化的同时,将标准单元格插入每一行,并找到标准单元格的最佳行;当将标准单元Si插入到某行rj时,通过动态编程以最小的位移来计算插入的标准单元Si和已经布局到该行rj的其他标准单元的位置;然后,以最小的成本将标准单元格Si插入行中;通过使标准单元格合法化,使全局布局结果合法化,并使标准单元格的总位移最小化;以最小的位移确定标准单元在一行中的位置的方法如下所示:
其中,Nr是该行中标准单元的数量,ki是标准像元Si的权重,xi是像元Si的合法x坐标,是像元Si的原始x坐标,wi是像元Si的像元宽度;为了同时最小化位移和从全局布局获得的起雾效果的变化,将标准单元Si的权重ki设置为公式(6),与强度成正比;通过修改公式(6)中的权重,移动关键雾源比移动常规雾源具有更高的损失,以在合法化期间更好地保留最小的雾化变化。
进一步地,所述步骤(6)中,针对交换标准像元可能会改变雾化变化的问题,通过计算交换面积变化系数,以决定是否在选定的标准像元之间进行像元交换;所选标准像元的集合C之间的交换面积变化系数ξ由下式定义:
其中,Nc是C中标准单元的数目,ai是标准单元ci∈C的模式区域;计算系数后,如果ξ小于用户定义的阈值ξt,则允许进行单元交换,否则禁止交换。
相较于现有技术,本发明具有以下有益效果:1、本发明根据全局布局期间单元布局对雾化效应的影响,提前在布局阶段将雾化效应减小;2、本发明建立特有的雾源分析模型,同时利用Hermite展开大幅缩短高斯运算的时间;3、本发明在详细布局阶段以交换面积系数为模型的布局模型可以进一步减少布局线长;4、本发明可以高效的解决VLSI混合高度标准单元的合法化问题,并提供实用的合法化结果。经与NTUplace4dr相比,本发明可以有效地将雾化效应降低35.4%,同时保持较高的线长质量。与ICCAD’18相比,本发明减少了8.5%的雾化效应,线长缩短了3.3%,同时使运行时间缩短了35%。
附图说明
图1是本发明实施例的方法实现流程图。
图2是现有技术中电子束光刻EBL制造过程示意图。
图3是本发明实施例中权重变化曲线。
图4是本发明实施例中共轭梯度算法流程图。
图5是本发明实施例中一个单元交换的示例图。
图6是本发明实施例中小区交换示意图。
图7是本发明实施例中使用的参数符号的表示法。
图8是本发明实施例中布局示意图。
图9是本发明实施例中雾化作用产生的沉积能量模型。
图10是本发明实施例中雾化效果的两个高斯分布
图11是本发明实施例中将每个标准单元转换为雾化效果的来源的示意图。
图12是本发明实施例中将标准单元视为雾化效果的可移动来源的示意图。
图13是本发明实施例中快速高斯变换的示意图。
图14是本发明实施例中带有Hermite展开的快速高斯变换中的网格图。
图15是本发明实施例中带有Hermite展开的快速高斯变换如何以低时间复杂度计算目标上所有高斯分布之和的示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步说明。
图1是本发明考虑电子束雾化效应的解析布局方法的实现流程图。本发明提供的一种考虑电子束雾化效应的解析布局方法,包括如下步骤:
(1) 布局框架,即图1中“具有雾感的全局布局”部分
使用Λ型多层框架来处理布局中的大规模设计,以进行全局布局。
其中,Λ型多层框架包含三个主要阶段:聚类、初始布局和聚类;在群集期间,首先根据单元区域和连接性对标准单元进行迭代群集,直到群集数量在阈值以内,以便可以有效布局群集;然后在集群上执行初始布局;最后将标准单元的簇逐级解簇,并迭代地确定其位置。
为了解决雾化效果,本发明还考虑了聚类期间标准单元的图案区域。本发明为一个群集中的总图案区域设置一个上限,该上限略大于所有群集中的平均图案区域。结果,群集的总图案面积与其他图案面积相似。
(2) 雾化变化建模:对评估点进行采样,这些评估点均匀分布在整个布局中,并且两个相邻评估点之间的间距为常数(例如5 µm);利用雾源模型的评估点,通过带有Hermite展开的快速高斯变换估计每个评估点的雾化效果。
其中x和y分别是雾源的x和y坐标;因此,通过式(2)计算雾化效果的变化:
(3) 设定一个同时考虑线长优化和雾化变化优化的目标函数,最大程度地减少雾化变化,同时保持良好的布局线长。
为了最大程度地减少起雾变化,同时保持良好的布局线长,本发明分析布局的目标函数为:
其中,λ1、λ2和λ3是权重,W(x, y)是加权平均模型,Db(x, y)是钟形密度模型;在迭代找到所有电路块的最佳位置的过程中,权重λ1、λ2和λ3不断更新。
在目标函数中,首先关注全局布局的早期迭代中的线长优化,然后逐渐增加密度权重λ2,最后在后续迭代中提高雾化变化权重λ3,从而在三个设计指标上提供了更为平滑的优化。在早期迭代中,每个块中的总图案面积用于大致指导标准单元的运动。本发明尝试使图案区域均匀分布在所有块中,从而使雾源均匀分布。
三个权重的值随迭代而变化。本发明首先通过使用较大的λ1权重来优化线长,该权重随迭代而减小。再逐渐增加密度模型的权重λ2以扩展标准单元,而雾化变化的权重λ3仅在后续迭代中才显着增加,以通过修改单元分布来获得更好的雾化变化。
权重λ1、λ2和λ3的更新基于Gompertz曲线:
其中β是沿x轴的位移,即将图形向左或向右平移,γ是增长率,k表示迭代次数。Gompertz曲线是一个S型函数,它描述了在迭代开始和结束时最慢的增长。在图3中,三个曲线说明了三个权重随迭代的变化值。在我们的实现中,对于总线长权重,λ1=1-f(λ),其中β=20,γ= 0.04;对于密度控制权重,λ2= f(λ),其中β= 2000,γ= 0.07;对于雾化效应权重,λ3= f(λ),其中β= 20,γ= 0.045。利用这种优化方案,我们可以将起雾变化降至最低,而不会牺牲线长。如果在早期迭代中大量考虑了Sf (x, y)项,则标准单元可能会过度散布到具有较大线长的不良位置。因此,在早期迭代中以图案区域为指导,Sf (x, y)的雾化变化权重λ3仅在以后的迭代中才实质上增加,以实现更好的同时雾化变化和线长最小化。
(4) 通过共轭梯度算法来优化布局线长长度。
在共轭梯度算法中,精确线搜索方法有时是计算步长的有用且有效的技术。但是,每次迭代都需要行搜索过程,从而导致大量的计算。为了减少目标函数和梯度的评估,在算法设计中应避免使用线搜索程序。在每个分簇级别中,令ν=(x, y)。图4中算法1显示了本发明的共轭梯度算法。本发明不通过精确线搜索方法来解决无约束最小化问题。首先将迭代次数i初始化为0,然后在第1行中计算梯度gk和共轭梯度方向dk;然后在第3行中确定第k次迭代的步长;通过解决以下优化问题,获得准确的步长:
对于某些常数c1∈(0,1),由于布局问题的规模非常大,精确的线搜索通常很耗时,因此很难将精确的线搜索方法直接结合到共轭梯度中来解决本发明的无约束最小化问题。
(5) 图1中“具有雾感的布局合法化”部分
删除重叠的单元格部分,并使标准单元格对齐,以尽可能保留全局布局获得的良好布局结果。
本发明的目标是最大程度地减少标准单元的位移。给定全局布局结果,本发明通过扩展Abacus 算法,消除具有最小标准单元位移的单元重叠,并保留最小的雾化变化。首先按x坐标对所有标准单元格进行排序,然后根据标准单元的x坐标将它们合法化;在使标准单元格Si合法化的同时,将标准单元格插入每一行,并找到标准单元格的最佳行;当将标准单元Si插入到某行rj时,通过动态编程以最小的位移来计算插入的标准单元Si和已经布局到该行rj的其他标准单元的位置;然后,以最小的成本将标准单元格Si插入行中;通过使标准单元格合法化,使全局布局结果合法化,并使标准单元格的总位移最小化;以最小的位移确定标准单元在一行中的位置的方法如下所示:
其中,Nr是该行中标准单元的数量,ki是标准像元Si的权重,xi是像元Si的合法x坐标,是像元Si的原始x坐标,wi是像元Si的像元宽度。Abacus以最大程度地减少位移使标准单元块合法化。最小化位移会隐式保持整体布局期间获得的雾化变化。因为起雾是全局效果,所以标准单元的局部移动不会显着影响设计的起雾效果。但是,如果所有标准单元都略微移动,则累积的撞击可能会降低最小化的雾化变化。因此,本发明通过对Abacus进行修改以满足我们的目标,即从整体布局中保持最小的起雾变化。由于在合法化期间不可避免地要移动标准单元,因此我们要避免移动关键的雾化源。如果与其他标准单元格相比,雾化源的运动对雾化效果产生更大的影响,即相对于位移具有更大雾化敏感性的标准单元,则据说雾化源至关重要。显然,在相同的单元位移下,强度较高的雾源比强度较低的雾源对雾效果的影响更大。因此,为了同时最小化位移和从全局布局获得的起雾效果的变化,将标准单元Si的权重ki设置为公式(6),与强度成正比。
通过修改公式(6)中的权重,移动关键雾源比移动常规雾源具有更高的损失。因此,关键的雾化源往往不会剧烈移动,从而在合法化期间更好地保留最小的雾化变化。
(6) 图1中“具有雾感的详细布局”部分
通过计算交换面积变化系数,以决定是否在选定的标准单元进行交换。
单元交换是一种在详细布局期间最小化线长的流行技术,如图5所示。图5(a)是三个选定的标准单元,图5(a)是所选标准单元的所有六个排列。对于单元交换,首先选择一个标准单元窗口。对于所有选定标准单元格的分支定界方案,或在标准单元格和所需位置之间的两方匹配方案,可以选择具有最小线长的所需解决方案。
本发明推导了一种新方案,使得在单元交换期间保持最小的起雾变化。主要问题是交换标准像元可能会改变雾化变化,尤其是当交换的像元具有不同的图案区域时。考虑到位置xi被具有大图案面积的标准单元ci占据,并且该单元与另一个单元cj交换。如果cj的图案面积较小,则从位置xi分布的起雾强度将低于未交换配置的起雾强度。一旦从位置xi起的雾化强度降低,xi周围的雾化效果都将降低,这可能导致雾化变化的变化。因此,本发明对单元交换的修改是为了防止具有大图案面积变化的标准单元交换。
针对交换标准像元可能会改变雾化变化的问题,本发明通过计算交换面积变化系数,以决定是否在选定的标准像元之间进行像元交换;所选标准像元的集合C之间的交换面积变化系数ξ由下式定义:
其中,Nc是C中标准单元的数目,ai是标准单元ci∈C的模式区域;计算系数后,如果ξ小于用户定义的阈值ξt,则允许进行单元交换,否则禁止交换。ξt越大,线长的改善越多(因为可以考虑交换更多的单元)并且对起雾变化的影响更大(因为允许更大的尺寸变化)。
按照图6交换单元以进一步减少详细布局期间的线长。 但是,禁止在交换区域变化系数较大的一组标准电池之间进行交换,以保持雾化变化最小。
下面对本发明涉及的相关内容做进一步说明。
本发明方法的数学模型描述如下:
通过用一组顶点V = { v1,v2,...,vm}和一组超边E = {e1,e2,...,en}对电路模块和模块之间的连接进行建模,电路布局问题可以用超图H =(V,E)表示。设块vi的中心点的坐标为(xi,yi),布局区域为矩形薄片,其中(0,0)和(WR,HR)分别为左下角和右上角。该电路可能包含一些固定的x和y坐标且无法移动的块。忽略可能的块重叠,全局布局的目标旨在确定每个可移动块的最佳位置,而不会违反布局密度约束,从而使目标成本最小化。图7说明了本发明中参数符号使用的含义。
布局问题的最常见目标之一是最小化总半周线长(HPWL),可以将其定义为:
其中,Ve是连接到网络e的一组电路块。
图8示出了一个布局。图8(a)将布局区域划分为均匀的bin,并将不重叠的约束替换为bin密度约束;图8(b)表示精确重叠函数。
为了均匀分布电路块,如图8(a)所示,将布局划分为均匀的单元。令wb和hb分别为Bin b的宽度和高度。每个仓中的密度不能超过上限,以确保电路块不会拥挤。
Bin b的密度函数计算出Bin b与所有电路块之间的重叠面积,定义为
其中Ox和Oy是bin b和块v在相应的x和y方向上的重叠函数。
图8(b)显示了精确的重叠函数Ox(b,v),它是分段线性函数,因此不可微。
为了最小化导线长度和密度约束,可以将分析布局问题表示为:
其中W(x,y)是线长函数,Db(x,y)是密度函数,B是bin位置集合,Ab是bin b的密度上限。
为了解决约束最小化问题,可以使用二次惩罚方法将不等式(12)中的密度约束放到等式(11)中的目标函数中。因此,全局布局问题被转换为无约束优化问题,如下:
其中λ是一个递增的乘数,例如每次迭代加倍。由于对每个网格密度约束的平方违反都添加到了目标函数,因此二次惩罚方法可以通过增加λ来快速扩展块。
图9是本发明实施例中雾化作用产生的沉积能量模型,该模型是以一次电子束为中心的高斯分布,高斯分布足以描述由雾效应引起的能量分布。
用函数模拟雾化效应引起的能量分布:
雾化是一种远距离效果,因此,雾化效果的两个PSF(n-高斯点扩展函数)集中在附近点处,通常会有很小的差异。如图10所示,两个PSF f fog (r-s 1)和f fog (r-s 2)的中心为s1和s2。
如图10所示,雾化效果的两个高斯分布以不同点为中心。与原始高斯分布的最大值相比,两个高斯分布的绝对差很小。
当s1和s2足够接近时,分别具有很小的差异。给定一个标准单元库,我们可以提取每个标准单元的金属图案。对于现代单元库,标准单元的宽度和高度约为微米,远小于远程雾化效果的毫米范围。因此,可以合理地假设在标准单元上曝光以产生其图案的位置位于该单元的中心。这样,我们可以将每个标准单元转换为雾化效果的来源,如图11。然后,我们计算总图案面积(而不是每个标准像元的精确几何设计),将具有较大图案面积的标准像元建模为具有较高强度的雾化效果的高斯分布,如图11所示。具有较大电池面积的标准电池有助于更大的雾化强度,如图11(a);图案面积较小的标准电池的雾化强度较低,如图11(b)。
通过我们的雾化源建模,将标准单元视为由具有不同强度和相同有效范围的高斯分布建模的雾化源,如图12所示。在标准单元上进行曝光以产生其图案的位置位于该单元的中心。
其中δ是用户指定的正常数(例如,在本实施例中为0.25),而qj是sj的权重。sj的图案面积越大,qj越高。
如图13所示,有两个目标和七个以不同点为中心的高斯分布,称为源。通过移动原点并重新缩放δ,可以将包含目标和源的范围缩放到一个宽度为1 µm的单位框中。图13(a)所示为通过移动原点并重新缩放δ,两个目标和七个源的位置位于一个单位框中。然后,快速高斯变换评估不同目标上所有高斯分布的总和。图13(b)所示为在不同的目标上,快速的高斯变换近似于以不同源为中心的所有高斯分布的总和。通过将源贡献的所有值相加直接计算总和。在公式(15)中,计算将每个源与每个目标联系起来。因此,时间复杂度为O(N t +N s ),其中Nt和Ns分别代表T和S的大小。
考虑到等式(15)中的高时间复杂度,而不需要高斯变换,本发明进一步采用Hermite展开来减少计算时间。基于Hermite展开,可以简化快速高斯变换的计算过程。在下面的说明中,将从特定来源进行计算。
图14是本实施例中带有Hermite展开的快速高斯变换中的网格图。图14(a)中,将单位框中包含源和目标的范围划分为较小的网格,并且网格的宽度可以通过wg = 1 / Ng来确定。图14(b)中,在具有四个网格的单位框中目标,源和扩展点的位置示例。每个源和目标都属于一个网格,并且每个网格都有一个扩展点。
首先,Hermite函数定义为:
对于所有t∈R,其中D = d/dt和hn(t)是传统的Hermite多项式。此外,Hermite多项式的修正生成函数为:
上式给出了如何使用Hermite展开来计算目标t处单个高斯分布源s的值。为了概括集合S和T的Hermite展开,对S中的所有元素求和。在下面的公式(19)中,在所有目标t i ∈T上评估所有源s j ∈S的总和:
通过在公式(19)中采用Hermite展开,快速高斯变换极大地降低了时间复杂度,仅为O(N t + N s )。
为了通过具有Hermite展开的快速高斯变换来计算方程式(8),假定源S和目标T的位置通过移动原点和重新缩放δ而位于一个单位框中。然后,如图14(a)所示,将单位框划分为较小的网格,在一侧具有Ng网格,其中Ng是满足以下条件的最小整数 。
因此,可以通过wg = 1/Ng来确定栅格的宽度。现在,每个源和目标都属于一个网格,并且每个网格都有一个扩展点,如图14(b)所示。对于源或目标,Hermite扩展点是与源或目标位于同一网格中的扩展点。
图15显示了使用Hermite展开的快速高斯变换如何计算总和。在图15(a)中,不同网格中s O1、s O2、s O3和s O4处的Hermite展开使得源不直接连接到目标。对于每个网格,我们都有一个扩展点。可从同一网格中的源评估每个扩展点的雾化效果,然后可以重复使用。结果,当我们如图15(b)所示计算另一个目标的雾化效果时,不需要重新计算评估。此外,公式(14)中An的计算可用于每个源。我们只需要从扩展点评估每个来源。
因此,使用式(13)的时间复杂度为O(N t + N s )。
本发明考虑电子束雾化效应的解析布局方法,通过分析布局来更早地解决电子束雾化效果,以减少在布局后阶段对雾化效果的耗时补偿,这可以实现与EBL制造工艺更好的设计融合。同时,提出了雾源模型,并进一步开发了一种有效、准确的评估方案,以通过具有Hermite扩展的快速高斯变换来估计雾效果。本发明还提出了一个雾化变化模型,以有效地描述全局布局期间雾化效果的迭代评估和变化最小化。本发明还将制定起雾意识的合法化措施和详细的布局,以进一步优化布局质量,同时保持从整体布局中获得的起雾变化最小。
以上是本发明的较佳实施例,凡依本发明技术方案所作的改变,所产生的功能作用未超出本发明技术方案的范围时,均属于本发明的保护范围。
Claims (7)
1.一种考虑电子束雾化效应的解析布局方法,其特征在于,包括如下步骤:
(1) 布局框架:使用Λ型多层框架来处理布局中的大规模设计,以进行全局布局;
(2) 雾化变化建模:对评估点进行采样,这些评估点均匀分布在整个布局中,并且两个相邻评估点之间的间距为常数;利用雾源模型的评估点,通过带有Hermite展开的快速高斯变换估计每个评估点的雾化效果;
(3) 设定一个同时考虑线长优化和雾化变化优化的目标函数;
(4) 通过共轭梯度算法来优化布局线长长度;
(5) 删除重叠的单元格部分,并使标准单元格对齐,以尽可能保留全局布局获得的布局结果;
(6) 详细布局,通过计算交换面积变化系数,以决定是否在选定的标准单元进行交换。
2.根据权利要求1所述的一种考虑电子束雾化效应的解析布局方法,其特征在于,所述步骤(1)中,Λ型多层框架包含三个主要阶段:聚类、初始布局和聚类;在群集期间,首先根据单元区域和连接性对标准单元进行迭代群集,直到群集数量在阈值以内,以有效布局群集;然后在集群上执行初始布局;最后将标准单元的簇逐级解簇,并迭代地确定其位置。
4.根据权利要求1所述的一种考虑电子束雾化效应的解析布局方法,其特征在于,所述步骤(3)中,设定目标函数为:
其中,λ1、λ2和λ3是权重,W(x, y)是加权平均模型,Db(x, y)是钟形密度模型;在迭代找到所有电路块的最佳位置的过程中,权重λ1、λ2和λ3不断更新;
在目标函数中,三个权重的值随迭代变化,首先使用大于设定值的权重λ1来优化线长,该权重随迭代减小,再逐渐增加密度模型的权重λ2以扩展标准单元,然后在后续迭代中增加雾化变化的权重λ3,以通过修改单元分布来获得更好的雾化变化;
权重λ1、λ2和λ3的更新基于Gompertz曲线:
其中β是沿x轴的位移,即将图形向左或向右平移,γ是增长率,k表示迭代次数。
6.根据权利要求1所述的一种考虑电子束雾化效应的解析布局方法,其特征在于,所述步骤(5)中,给定全局布局结果,通过扩展Abacus 算法,消除具有最小标准单元位移的单元重叠,并保留最小的雾化变化;首先按x坐标对所有标准单元格进行排序,然后根据标准单元的x坐标将它们合法化;在使标准单元格Si合法化的同时,将标准单元格插入每一行,并找到标准单元格的最佳行;当将标准单元Si插入到某行rj时,通过动态编程以最小的位移来计算插入的标准单元Si和已经布局到该行rj的其他标准单元的位置;然后,以最小的成本将标准单元格Si插入行中;通过使标准单元格合法化,使全局布局结果合法化,并使标准单元格的总位移最小化;以最小的位移确定标准单元在一行中的位置的方法如下所示:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010329230.8A CN111507058B (zh) | 2020-04-23 | 2020-04-23 | 一种考虑电子束雾化效应的解析布局方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010329230.8A CN111507058B (zh) | 2020-04-23 | 2020-04-23 | 一种考虑电子束雾化效应的解析布局方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111507058A true CN111507058A (zh) | 2020-08-07 |
CN111507058B CN111507058B (zh) | 2022-07-22 |
Family
ID=71867658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010329230.8A Active CN111507058B (zh) | 2020-04-23 | 2020-04-23 | 一种考虑电子束雾化效应的解析布局方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111507058B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112258515A (zh) * | 2020-12-24 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种基于固定顶点的图分割方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050287451A1 (en) * | 2004-06-29 | 2005-12-29 | Leica Microsystems Lithography Gmbh | Method for reducing the fogging effect |
CN102138201A (zh) * | 2008-09-01 | 2011-07-27 | D2S公司 | 用可变形束光刻的光学邻近校正、设计和制造光刻板方法 |
CN102483337A (zh) * | 2009-07-16 | 2012-05-30 | 哈米德瑞萨·埃洛莫哈迈德 | 一种光纤传感器及制造方法 |
CN105668514A (zh) * | 2016-01-25 | 2016-06-15 | 北京航空航天大学 | 一种聚焦离子束-电子束双束融合可控微纳加工的方法 |
-
2020
- 2020-04-23 CN CN202010329230.8A patent/CN111507058B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050287451A1 (en) * | 2004-06-29 | 2005-12-29 | Leica Microsystems Lithography Gmbh | Method for reducing the fogging effect |
CN102138201A (zh) * | 2008-09-01 | 2011-07-27 | D2S公司 | 用可变形束光刻的光学邻近校正、设计和制造光刻板方法 |
CN102483337A (zh) * | 2009-07-16 | 2012-05-30 | 哈米德瑞萨·埃洛莫哈迈德 | 一种光纤传感器及制造方法 |
CN105668514A (zh) * | 2016-01-25 | 2016-06-15 | 北京航空航天大学 | 一种聚焦离子束-电子束双束融合可控微纳加工的方法 |
Non-Patent Citations (2)
Title |
---|
JIANLI CHEN 等: "Analytical Placement Considering the Electron Beam Fogging Effect", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 * |
牛雪莲: "钢基体腐蚀防护的高熵合金AlxFeCrCoNiCu涂层研究", 《工程科技Ⅰ辑》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112258515A (zh) * | 2020-12-24 | 2021-01-22 | 上海国微思尔芯技术股份有限公司 | 一种基于固定顶点的图分割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111507058B (zh) | 2022-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Spindler et al. | Kraftwerk2—A fast force-directed quadratic placement approach using an accurate net model | |
US10534255B2 (en) | Method of applying vertex based corrections to a semiconductor design | |
US6081658A (en) | Proximity correction system for wafer lithography | |
TWI496182B (zh) | 以可變束模糊技術使用帶電粒子束微影術製造表面之方法及系統 | |
TWI732472B (zh) | 製造半導體元件之方法 | |
US20220128899A1 (en) | Methods and systems to determine shapes for semiconductor or flat panel display fabrication | |
US7500219B2 (en) | Exposure data generator and method thereof | |
US10732499B2 (en) | Method and system for cross-tile OPC consistency | |
JP2000098584A (ja) | マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体 | |
US7375356B2 (en) | Electron-beam exposure system | |
CN111507058B (zh) | 一种考虑电子束雾化效应的解析布局方法 | |
Zheng et al. | Lithobench: Benchmarking ai computational lithography for semiconductor manufacturing | |
US6200710B1 (en) | Methods for producing segmented reticles | |
JP2000187314A (ja) | マスク描画データ作成方法 | |
US10691869B2 (en) | Pattern-based optical proximity correction | |
Chen et al. | Analytical placement considering the electron-beam fogging effect | |
Huang et al. | Fogging effect aware placement in electron beam lithography | |
JP2003318077A (ja) | 荷電ビーム描画方法及び描画装置 | |
TWI734415B (zh) | 帶電粒子束描繪方法及帶電粒子束描繪裝置 | |
JP5767033B2 (ja) | 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法 | |
CN114675508A (zh) | 一种基于边缘迭代的电子束光刻剂量形状校正方法 | |
CN116710843A (zh) | 用于自由形状的光学邻近校正 | |
Chen et al. | Novel Proximal Group ADMM for Placement Considering Fogging and Proximity Effects | |
CN113591290B (zh) | Opc模型仿真方法 | |
US20090077525A1 (en) | System and Method for Semiconductor Device Fabrication Using Modeling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |