CN103779189B - 定向自组装制程/邻近校正的方法 - Google Patents
定向自组装制程/邻近校正的方法 Download PDFInfo
- Publication number
- CN103779189B CN103779189B CN201310503201.9A CN201310503201A CN103779189B CN 103779189 B CN103779189 B CN 103779189B CN 201310503201 A CN201310503201 A CN 201310503201A CN 103779189 B CN103779189 B CN 103779189B
- Authority
- CN
- China
- Prior art keywords
- dsa
- pattern
- cost function
- directivity pattern
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 238000001338 self-assembly Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 title abstract description 13
- 238000012937 correction Methods 0.000 title abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000013461 design Methods 0.000 claims abstract description 17
- 230000003287 optical effect Effects 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000011159 matrix material Substances 0.000 claims description 8
- 241000208340 Araliaceae Species 0.000 claims description 5
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 5
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 5
- 235000008434 ginseng Nutrition 0.000 claims description 5
- 230000006870 function Effects 0.000 description 52
- 229920001400 block copolymer Polymers 0.000 description 20
- 238000000407 epitaxy Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010511 deprotection reaction Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012661 block copolymerization Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002939 conjugate gradient method Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005290 field theory Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
- G16Z99/00—Subject matter not provided for in other main groups of this subclass
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
- G21K5/00—Irradiation devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明涉及定向自组装制程/邻近校正的方法,在实施例中,一种集成电路的制造方法包含设计光学掩模以形成在半导体基板上光阻层中的预图案(pre‑pattern)开口,其中,该光阻层与该预图案开口涂布有经过定向自组装(DSA)的自组装材料以形成DSA图案。设计该光学掩模的步骤包含:使用运算系统、输入DSA标的图案、以及使用该运算系统应用DSA模型以产生第一DSA定向图案。更进一步地,设计该光学掩模的步骤包含:使用运算系统、计算该DSA标的图案与该DSA定向图案间的留数、以及使用该运算系统应用DSA模型于该第一DSA定向图案与该留数以产生第二、更新的DSA定向图案。
Description
技术领域
本揭露的实施例关于制造集成电路的方法。更详而言之,本揭露的实施例关于集成电路(IC)设计中定向自组装制程/邻近校正(DSA PC)的方法。
背景技术
半导体装置通常包含形成于基板上方的电路网。该装置可由数个电路布线层所组成,并有各种互连用以将这些电路布线层与彼此以及位于其下方的晶体管连接。一般而言,形成导孔或接点通孔为制造程序的一环,其可转移至另一层并由金属填补以形成互连,使得电路中诸层皆与彼此电性互通。形成互连的先前技术方法一般仰赖一系列的光刻与蚀刻步骤以定义导孔的位置与尺寸,其进而定义相对应的互连的位置与尺寸。为此,可采用光阻与硬屏蔽。然而,用于大量制造的传统光学光刻技术(如193奈米干式与浸润式光刻)其所形成的特征尺寸已经达到了光刻工具的分辨率极限。
制造出具有较小关键尺寸(CD)、较密脚距、及较佳CD一致性的导孔是未来科技节点的主要挑战;然而,使用传统光学光刻来印刷导孔图案超越22奈米节点的困难可想而知,即使是使用昂贵且复杂的双图案程序、分辨率增强技术(运算光刻)、以及严格布线设计限制也是如此。遗憾的是,目前似乎没有替代的非光学光刻技术能够有较高的分辨率能力(如电子束光刻或极紫外光光刻(EUV))可用于短期未来内的高产量制程。虽然电子束直写光刻可具有相当高的分辨率,然而由于其为直写技术(direct-write technique),无法达到实用于量产制造所必须的晶圆产量标准。EUV光刻工具已经着手发展数年,然而仍然存有许多关于源极、集光镜(collection optics)、屏蔽、以及抗蚀剂的挑战,并可能使EUV光刻的实际应用延迟数年。除了上述关于导孔及接点的制造程序的问题与限制之外,可进一步推知该布线层中集成电路的制造也存在有类似挑战。
嵌段共聚物(BCP)图案可能是产生较小尺寸图案的解决方案,并因此受到重视。在正确的条件下,该共聚物相的嵌段可分割成微区(亦被称作「微相分离区」或「区」(domains))以减少总自由能,而在制程中,可形成相异化学成分的奈米级特征。嵌段共聚物形成上述特征的能力说明其用于奈米图案化的可行性,以及形成具有较小CD特征的可行范围,如此一来应能实现使用传统光刻技术时难以印刷的特征的建构。然而,若无任何来自基板的导引,一般而言,该自组装嵌段共聚物薄膜中的微区无法在空间上对位或对齐。
定向自组装(DSA)已被使用来解决空间对位或对准的问题。此方法结合自组装与光刻定义基板的态样以控制特定自组装BCP区域的空间配置。一种DSA技术为制图磊晶法(graphoepitaxy),其中自组装是由光刻预图案化(pre-patterned)基板的形貌(topographical)特征所引导。BCP制图磊晶法提供子光刻、具有比预图案本身要小的特征尺寸的自组装特征。目前认为DSA可应用于互连制程(如使用制图磊晶定向)以及布线层中集成电路的制程(如使用化学磊晶(chemoepitaxy))。
本揭露的实施例关于集成电路(IC)设计中定向自组装制程/邻近校正(DSA PC)的方法。于集成电路(IC)设计中,定向自组装制程/邻近校正的目的为预测DSA定向图案的形状(例如,制图磊晶法或化学磊晶预图案中限制阱(confinement well)的形状),其能形成所欲之DSA图案于制造集成电路的硅晶圆上。DSA PC在技术领域中亦指反DSA(inverse DSA)问题的解决方案。
在该领域中已知有数种用于DSA PC的方法。在一个实例中,H.-S.Philip Wong等人揭露一种实验性方法以解决使用DSA制图磊晶以使接点通孔图案化的特殊情形的DSA PC问题。(参见「嵌段共聚物定向自组装实现用于制造装置的子光刻图案化」,其为SPIE先进光刻2012座谈会的口头报告,并发行于SPIE先进光刻2012会刊)。此方法需要产生「字母」─一组小型接点通孔数组,其中各数组是使用特定形状的限制阱而被图案化。各限制阱的形状藉由实验方式进行参数研究所设计。为了此字母的各个接点通孔数组,该研究需要对限制阱参数设置的族系图案化(即对各该些阱进行DSA),量测该些DSA程序的结果并决定能够得到该接点通孔所欲位置的参数范围。
然而,该先前技术方法将IC设计限制于有限的一组预先校准接点通孔数组,且只可用于制图磊晶。再者,此方法需要进行多组的实验性量测。而此解决方案所需的实验性参数设置/校准仅可完成相对少组的参数,并只能在限制范围内改变。
在另一实例中,Chi-Chun Liu等人揭露一种运算方法以解决制图磊晶的DSA PC问题。(参见「朝向整合光学邻近校正与制图磊晶嵌段共聚物定向自组装的发展」,SPIE先进光刻2012座谈会会刊)。在此方法中,需要一种复杂、繁琐的程序以解决该问题。再者,该方法必须搭配光学邻近校正(OPC)技术,因而造成更高的运算成本。就如同上揭先前技术的实例一般,本例受限于接点通孔数组,且只可用于制图磊晶。又,由于该方法繁琐的本质使得此法需要更高的运算成本。
如此一来,该领域的所需为简单、符合经济效益的定向自组装制成/邻近校正方法,其可克服先前技术所采用方法所遭遇的问题。接着,本发明主题的其它所欲的特征及特性将随本发明主题及其权利要求的详细说明结合附图及本发明主题的背景而变得清楚明白。
发明内容
本发明揭露集成电路设计中定向自组装制程/邻近校正的方法。在示范性实施例中,集成电路的制造方法包含设计光学掩模以形成在半导体基板上光阻层中的预图案开口,其中,该光阻层与该预图案开口涂布有经过定向自组装(DSA)的自组装材料以形成DSA图案。设计该光学掩模的步骤包含:使用运算系统、输入DSA标的图案、以及使用该运算系统应用DSA模型以产生第一DSA定向图案。更进一步地,设计该光学掩模的步骤包含:使用该运算系统、计算该DSA标的图案与该DSA定向图案间的留数、以及使用该运算系统应用DSA模型于该第一DSA定向图案与该留数以产生第二、更新的DSA定向图案。
在另一示范性实施例中,集成电路的制造方法包含设计光学掩模以形成在半导体基板上光阻层中的预图案开口,其中,该光阻层与该预图案开口涂布有经过定向自组装(DSA)的自组装材料以形成DSA图案。设计该光学掩模的步骤包含:使用运算系统、输入DSA标的图案、以及使用该运算系统应用DSA模型以产生第一DSA定向图案。再者,设计该光学掩模的步骤包含:使用该运算系统、计算该DSA标的图案与该DSA定向图案间的留数、以及使用该运算系统运算该留数的成本函数。更进一步地,假如该留数大于预定值,设计该光学掩模包含使用该运算系统、应用DSA模型于该第一DSA定向图案与该留数以产生第二、更新的DSA定向图案。产生该第二、更新的DSA定向图案包含运算该第一DSA定向图案函数以及该成本函数的至少一个微分。
在此提供的发明内容是以简化形式介绍的部分概念,其将于以下的详细实施方式中说明。此发明内容并非意图指出权利要求主题的关键或本质特征,亦无意图用于定义该权利要求主题的范畴。
附图说明
本揭露的各种态样将藉由以下本揭露不同实施例的参考附图配合详细说明变得清楚明白,其中:
图1示意性地说明用于对应一些实例的运算系统的方块图。
符号说明
100 计算机系统 101 处理器
102 总线 103 操作系统
104 应用程序 105 只读存储器
106 随机存取存储器 107 磁盘适配器
108 磁盘单元 109 通讯适配器
110 使用者接口适配器 111 显示器适配器
112 键盘 113 鼠标
114 喇叭 115 显示器/屏幕显示器。
具体实施方式
以下实施方式的本质仅为示范,而并无意图限制本发明或本申请及本发明的使用。在此,用词「示范」意为「作为范例、举例、或图解说明」。因此,任何在此所述的实施例皆为「示范」而并不一定代表是较佳的实现或是优于其它的实施例。所有在此所述的实施例皆为示范性实施例,以供本领域中熟习该项技艺者能够做出或使用本发明而非用以限定本发明由权利要求所定义的范畴。此外,在前述发明所属的技术领域、先前技术、发明内容及之后的实施方式中所记载或隐含的理论皆无用以限制的意图。
本发明为一种设计光学掩模(photomask)的方法,以形成在基板上光阻层中的预图案开口,其中,该光阻层与该预图案开口涂布有经过定向自组装的自组装材料以形成定向自组装图案。在此,用语「DSA标的图案」意指将以自组装材料形成的所欲之定向自组装图案。用语「DSA定向图案」意指该形成于该光阻层中、该自组装材料沉积于该光阻层上的预图案开口。
为达简洁的目的,和制造半导体装置相关的传统技术将不再于此详述。再者,于此所述的各种作业与程序步骤可并入至更加全面的流程或程序,其具有未于此详述的额外步骤或功能。尤其是,各种关于该光阻屏蔽及其图案化沉积的程序步骤、以及定向自组装材料的沉积皆为DSA架构中常见的内容,而因此,为求简洁,这些步骤将只会在此概略描述或是全面略过而不提供该常见的流程细节。
本揭露广义地关于集成电路设计中定向自组装制程/邻近校正的方法。DSA PC(定向自组装制程/邻近校正)为一种算法,其将该需要使用DSA程序所制造的DSA标的图案作为输入,并提供该DSA定向图案(如化学磊晶预图案或制图磊晶限制阱)作为输出。该DSA PC算法使用DSA模型考虑该DSA定向图案而对该DSA制造的图案进行运算。DSA PC通用算法的范例可如下列所呈现的MATLAB类伪码:
在这个范例中,该DSA PC()程序以DSA模型、DSA标的图案、及该DSA PC算法的参数作为输入并输出DSA定向图案。在此函数内部,该DSA定向图案是由叠代法所产生。这些图案在第3行被初始化,而叠代则在叠代循环(第5-24行)内执行。每通过一次循环(即每一叠代),该DSA模型先由该目前定向图案所采用(第7行)以运算该留数(residual)(第10行,对应于该给定的定向图案以及该标的DSA图案的DSA图案彼此间的差异)。取决于特定成本函数的数值以及该留数(第13-23行),假如该留数的范数(norm)够小则将目前的定向图案输出作为该DSA PC()程序(第14-15行)的输出;否则,为了更加减少该成本函数的数值,对应于该留数而更新该定向图案(第17行)以进行下一次叠代。
用语「标的DSA图案」在此用以表示使用该DSA程序所欲制造于晶圆上的图案。举例而言,这些图案可包含线条及空间、隔离线(isolated line)、接点通孔、及其它制造IC所需的特征。标的DSA图案可被具体指明为一组多边形或一组圆滑曲线。在此,符号t表示一种描述含有该标的DSA图案所有参数的数组。举例而言,假如该DSAPC算法使用多边形标的图案,t则可以是一种数组,其包含该标的图案所有多边形的所有顶点的x坐标与y坐标。假如该DSA PC算法使用圆滑曲线代表标的图案,且各曲线属于特定的有限维度族系(如三次样条函数(cubic splines)),该数组t则将由用于描述所有标的图案曲线的所有参数所组成。
如在此进一步所述,符号d表示一种包含描述该「DSA定向图案」的所有参数的数组。该DSA定向图案为将被采用的图案,其使用如上所述的掩模以形成预图案开口于基板上的光阻层中,其中,该光阻层及该预图案开口涂布有经过定向自组装的自组装材料以形成定向自组装图案。与该标的图案类似,定向图案可以是一组多边形或一组圆滑曲线。
在运算仿真中,为了计算该DSA图案边缘的位置,采用一种DSA模型。由DSA模型输出的一个中间输出可以是该嵌段共聚物(BCP)熔化物或BCP溶液两种相位的密度分布。该密度由ρA(x)及ρB(x)所表示,其中x表示空间坐标x、y、z。藉由应用蚀刻模型于ρA(x)及ρB(x)的分布,则可得到该DSA程序的蚀刻步骤所得的DSA特征边缘形状。类似于上述定向及标的图案的参数设置,在此,ρ表示一种数组,其包含所有描述该应用DSA模型所得的DSA图案的参数。
DSA模型由符号D所表示,可写作:
(1)p=D(d).
尽管第(1)式可作为DSA模型的符号表示式,然而目前已知的DSA模型并不使用DSA模型参数p作为定向图案参数d的明确函数。已知的DSA模型更确切的正式表示,举例而言可以是一种隐含DSA模型:
(1’)D(i)(p,d)=0
其中D(i)(p,d)为一种或一组给定函数。目前已知用于本领域中的DSA模型可由变化的DSA模型更加详细的表示:
(1”)求ρ使得D(v)(ρ,d)稳定,接着计算p=p(ρ),
其中,D(v)(ρ,d)为已知的纯量函数,如该BCP熔化物的自由能,而ρ为BCP参数(例如:该BCP相位的密度、ρA(x)及ρB(x)、该BCP链的传递物、或是该自洽场(self-consistent field)方程中的场势(potentials of the fields))。在求得对应于该给定定向图案d的BCP参数ρ的平衡值后,该DSA图案的参数p可藉由采用一种程序以及蚀刻模型p=p(ρ)所决定。
方程式(1”)中所述的变化问题其常见解法为:藉由计算D(v)(ρ,d)对于未知数ρ的偏微分等于零的条件求得D(v)(ρ,d)的稳定点。此法藉由以下条件将方程式(1”)简化至(1’):
以及p=p(ρ)
成本函数C=C(p)为一种纯量函数,其将对应于该参数数组p的实际DSA图案与对应于该参数数组t的标的图案间的接近程度量化。由于该标的图案t通常是固定的,因此在该成本函数的表示式中通常将其省略。
举例而言,该成本函数由以下步骤所定义:首先计算在位于该标的图案边缘的一组预定评估点于该DSA图案与标的图案间的边缘位置误差(EPE),接着,计算这些预定评估点所量测的EPE的平方和作为成本函数值。在上述该DSAPC()程序范例码中,第10行所计算的留数数组/结构,可被当作其是由在该评估点所量测的EPE值所组成。该函数cost_function()可被当作其为成本函数计算该些EPE值平方和的实现。
该DSA成本函数的另一实施例为一种成本函数,其根据该给定蚀刻程序去保护(deprotection)函数在该DSA标的特征边缘所评估的数值E。去保护函数为该BCP密度的一种函数:ρA(x)andρB(x),E=E(ρA,ρB),使得该表面E=0表示该DSA图案的边缘(由该数组p以参数形式表示)。该蚀刻程序去保护函数是相依于该蚀刻程序的参数。
根据此定义,假设该蚀刻程序去保护函数在该标的特征的所有边缘(并只在该些边缘)等于零并满足特定「极性」条件,则该DSA图案恰好重叠于该标的图案。
该去保护函数在该标的特征边缘的数值的一些范数可被利用作为成本函数。举例而言,去保护函数的数值可在位于该标的特征边缘的一组预定评估点量测,而该成本函数值可为该些数值的平方和。
在该DSA程序的实际操作中,该程序的多种参数将于其面值(nominal value)附近随机变动。这些变动将导致该DSA程序偏离根据所有DSA程序参数的面值所期望的原有程序的结果,产生最终DSA结果的随机误差。举例而言,经历随机变动的此种DSA程序参数的范例可以是用于制造该定向图案的光学光刻程序的剂量及焦距、该BCP退火程序的参数(例如最大温度或退火时间)、以及影响该BCP膜厚度的BCP旋涂程序的参数及其它等。
为了减少此种随机误差,可有利地从DSA PC算法中寻求一种达到最稳定DSA程序的解决方案,亦即使得该DSA程序对于上述程序参数的随机变化最不敏感。
此种DSA PC算法的一种方案可藉由调整该DSA PC算法的成本函数以包含增加其数值的项次以用于更加敏感的DSA程序。举例而言,为了减少该DSA PC敏感度所造成的该BCP膜厚度变动,该上述的成本函数可加入留数向量(评估该BCP膜厚度多个数值所得)的平方和,其中,该向量集中在其面值附近。
在上述符号表示中,该DSA PC算法所解决的问题可用公式表示为以下的受限最佳化问题:
(2)求d使得C(p)为最小值,并满足p=D(d)及M(d)≤0
在此,该生产力限制M(d)≤0由达成该定向图案制造程序限定条件的约束所决定。举例而言,假设使用光学光刻程序制造该定向图案,此限制可包含介于该定向图案特征之间的最小可能距离、以及该定向图案特征的最小尺寸及其它等。
该上述问题的一种实际解决方案是藉由利用惩罚方式/惩罚函数方式将该问题简化为无限制最佳化问题。例如,对该上述的生产力限制而言,该惩罚函数可以是:
(3)G(d)=max(0,M(d))2
该惩罚函数利用给定正值惩罚系数s而线性结合,并将该惩罚函数加入至该原始惩罚函数,而产生下列无限制最小化问题:
(4)求d使得F(d)为最小值,
其中该调整后的成本函数为:
(5)F(d)=C(D(d))+sTG(d)
该惩罚系数s>0作为惩罚违反生产力限制的权重因子。假设该问题由叠代方式求解,这些惩罚系数将随着叠代次数增加,以确保在该叠代收敛后充分的精确度满足该生产力限制。
在上述内容中,本揭露的实施例是关于DSA PC算法的新颖实现方案以及关于有效率地估算该些算法所需的成本函数偏微分的方法。
为了呈现该些实现方案的目的,将使用该DSA PC问题的第4式,其可将原始限制最佳化DSA PC问题(2)简化为无限制最佳化问题。此法并不会限缩该所示实现方案的一般性。假如更加通用的第(2)式较佳,则如下所述的叠代方法将需要考虑其它限制方式,例如使用投影。
在此所揭露者为用以解决DSA PC问题(2)或(4-5)的叠代方法,其使用关于该定向图案参数d的成本函数的一阶或更高阶偏微分的计算或估算。
在该叠代DSA PC方法的各步骤中,该来自先前第n次叠代d(n)的定向图案参数值为已知。根据该些数值以及该成本函数及其微分的数值,该些参数值被更新为:
d(n+1)=S(d(n),F,Fd (1),Fd (2),…,Fd (N))
其中,Fd (i)表示关于定向图案参数d的该成本函数(5)的所有第i阶偏微分。尤其是,Fd (1)为该成本函数的梯度,而Fd (2)为其海森矩阵(Hessian)。
以下将详述该DSA PC微分叠代法的各种重要族系。
在一个实例中,可使用「最速下降」或梯度下降数学解法,例如,参见Jan A.Snyman(2005):实用数学最佳化:基本最佳化定理及古典及新梯度算法的介绍。该些方法使用该成本函数的梯度以更新该定向图案参数d的数值。在该叠代算法的各步骤中,该数值d朝该成本函数Fd (1)梯度的反方向更新,以确保该收敛为最小值:
d(n+1)=d(n)-tnFd (1)(d(n))
其中,tn(通常为正值)为该方法的参数。
这些通用的最佳化方法使用该成本函数的梯度及该海森矩阵得到该成本函数通常更快速的收敛(局部)最小化。在该DSA PC算法中,该牛顿叠代的各步骤可被写作:
d(n+1)=d(n)-tn(Fd (2)(d(n)))-1Fd (1)(d(n))
其中,tn(通常为正值)为该方法的参数,而(Fd (2)(d(n)))-1为该成本函数的海森矩阵的反矩阵,被估算用于在第n个叠代处的定向图案d(n)。
在此所述方法的各种改良及调整可被用于解决DSA PC问题。在一个实例中,可使用拟牛顿(quasi-Newton)法以达成牛顿叠代的收敛,而不需明确地估算各次叠代中的海森反矩阵(Fd (2)(d(n)))-1。例如,参见Fletcher,Roger(1987):最佳化的实用方法(第二版)。在叠代微分最佳化方法的另一实例中,是使用共轭梯度法。例如,参见Knyazev,Andrew V.;Lashuk,Ilya(2008):变量预处理的最速下降及共轭梯度法。SIAM矩阵分析及应用期刊29(4):1267。
由于如上所定义的该成本函数是根据特定非线性DSA留数的平方和,所以许多用于非线性最小平方问题的方法皆可适用于DSA PC。尤其是,可使用高斯牛顿算法以及莱文贝格-马夸特算法。例如,参见Fletcher(1987);Jose Pujol(2007):逆非线性问题的解及莱文贝格-马夸特方法,地球物理(SEG))72(4)。
在另一实施例中,一种根据偏微分的有限差分公式的方法可适用于成本函数,其中,该有限差分公式关于该定向参数d。此种方法的缺点为:对于不同数值的d,此方法需要对该成本函数进行多次估测。因为每次估测都需要该确切DSA模型(如第(1’)及(1”)式)的解,使用有限差分公式需要繁琐的运算。
在又一实施例中,伴随方程(adjoint equation)法提供一种有效率的运算方式,可计算关于定向参数d的成本函数的偏微分。例如,参见22.Austen G.Duffy:藉由离散伴随法进行梯度运算的介绍,技术报告,佛罗里达州立大学(2009),网络连结http://computationalmathematics.org/topics/files/adjointtechreport.pdf;Michael B.Giles及Niles A.Pierce:伴随解法设计介绍,流动、扰动、及燃烧,65(3-4):393-415,2000。该方法的运算复杂度为求得该隐含DSA模型第(1’)及(1”)式伴随问题的单一解。一般预期该伴随问题解答的运算复杂度约等同于该原始隐含DSA问题第(1’)或(1”)式。尽管如此,此方法仍提供该成本函数一种有吸引力的替代方案以取代根据有限差分公式的方法,因为后者需要该隐含DSA问题第(1’)或(1”)式的多重解。
与呈现的该伴随方程法一致,多种实施例皆采用该伴随方程法以计算该DSA PC成本函数的微分。在一个实例中,这些方法根据使用伴随方程式的解析形式(例如,使用于DSA自洽场理论模型的佛客-普朗克偏微分方程式的伴随方程式)。在另一实例中,这些方法根据由DSA模型的离散形式所推导而得的伴随方程式。
有利地,本揭露的实施例可实现于计算机系统。图1示意性地说明依照一些范例所配置的计算机系统100的方块图。计算机系统100亦可代表本揭露的硬件环境。举例而言,计算机系统100可具有处理器101,其藉由系统总线102耦合至各种其它组件。
参考图1,一种操作系统103可于该处理器101上执行,并提供图1各种组件的功能的控制及协调。根据本揭露概念的应用程序104可与操作系统103配合执行,并提供呼叫及/或指令至操作系统103,其中,该呼叫/指令可实行将由应用程序104执行的各种功能或服务。
参考图1,只读存储器(ROM)105可耦合至系统总线102,并可包含可控制计算机装置100的特定基本功能的基本输入/输出系统(BIOS)。随机存取存储器(RAM)106及磁盘适配器107亦可耦合至系统总线102。需注意的是,包含操作系统103及应用程序104的软件组件可被加载至RAM106(如计算机系统执行的主存储器)。磁盘适配器107可以是整合驱动电子装置(IDE)或平行式先进附加技术(PATA)适配器、序列式先进附加技术(SATA)适配器、小型计算机系统接口(SCSI)适配器、通用序列总线(USB)适配器、IEEE1394适配器、或其它能与磁盘单元108通讯的适当适配器,例如磁盘驱动器。
参考图1,计算机系统100进一步包含通讯适配器109,其耦合至总线102。通讯适配器109可经由外部网络(未图标)与总线102互连,从而有助于计算机系统100与其它相似及/或相异的装置通讯。
输入/输出(I/O)装置亦可经由使用者接口适配器110及显示器适配器111连接至计算机系统100。举例而言,键盘112、鼠标113及喇叭114皆可透过使用者接口适配器110与总线102互连。资料可透过任一这些范例装置提供给计算机系统100。屏幕显示器115可藉由显示器适配器111连接至总线102。在此示范性方法中,使用者可透过键盘112及/或鼠标113将资料或其它信息提供给计算机系统100,并经由显示器115及/或喇叭114从计算机系统100得到输出。
相较于先前技术中的模型式OPC方法,本发明特别的优势在于其可将这些方法延伸至DSA的领域中。尤其是DSA PC,其可适用许多无法在OPC呈现的方法,例如:确切DSA模型、变化DSA模型、根据去保护函数在该标的特征边缘数值的成本函数、考虑对于该DSA特定参数变量的程序敏感度的成本函数。
虽然本发明上述详细说明中至少提出一个示范性实施例,应了解的是,其存在有广大的变异态样。亦应明白的是,该一个或多个示范性实施例仅为范例,而并无以任何方式限缩本发明范围、应用性、或结构的意图。取而代之的,前述的实施方式将提供本领域具有通常知识者便利的途径将本发明据以实施。可以明白的是,示范性实施例中所述的功能及配置皆可在不背离本发明及权利要求的精神范畴下进行大量的变更。而且,可以明白的是,前述说明中提及的所有关于定向自组装的参考文献在此皆明确地作为参考的用途。
Claims (19)
1.一种制造集成电路的方法,包括:
设计光学掩模以形成在半导体基板上光阻层中的预图案开口,其中,该光阻层与该预图案开口涂布有经过定向自组装(DSA)的自组装材料以形成DSA图案,且其中,设计该光学掩模的步骤包含:
使用运算系统,输入DSA标的图案;
使用该运算系统,应用DSA模型于该DSA标的图案,以产生第一DSA定向图案;
使用该运算系统,计算该DSA标的图案与该DSA定向图案间的留数;
使用该运算系统,运算该留数的成本函数;以及
使用该运算系统,应用该DSA模型于该第一DSA定向图案与该留数,以产生第二、更新的DSA定向图案。
2.根据权利要求1所述的方法,其中,输入该DSA标的图案包括输入一个或多个线条及空间图案、隔离线图案、或接点通孔图案。
3.根据权利要求1所述的方法,其中,产生该第二、更新的DSA定向图案包括运算该第一DSA定向图案的成本函数以及该成本函数的至少一个微分。
4.根据权利要求3所述的方法,其中,该成本函数的该至少一个微分是该成本函数的一阶微分。
5.根据权利要求4所述的方法,其中,产生该第二、更新的DSA定向图案包括依据下列公式运算该第二、更新的DSA定向图案:
d(n+1)=d(n)-tnFd (1)(d(n)),
其中,d为包含描述DSA定向图案的所有参数的阵列,Fd (1)为该成本函数的梯度,n为描述微分的阶的整数,tn为描述标的图案曲线的参数。
6.根据权利要求3所述的方法,其中,该成本函数的该至少一个微分是该成本函数的二阶微分。
7.根据权利要求6所述的方法,其中,产生该第二、更新的DSA定向图案包括依据下列公式运算该第二、更新的DSA定向图案:
d(n+1)=d(n)-tn(Fd (2)(d(n)))-1Fd (1)(d(n)),
其中,d为包含描述DSA定向图案的所有参数的阵列,Fd (1)为该成本函数的梯度,n为描述微分的阶的整数,tn为描述标的图案曲线的参数,Fd (2)为该成本函数的海森矩阵。
8.根据权利要求1所述的方法,其中,运算该成本函数包括至少部分依据计算在位于该DSA标的图案的两个或更多边缘的一组预定评估点于该DSA定向图案与该DSA标的图案间的边缘位置误差而运算该成本函数。
9.根据权利要求1所述的方法,其中,运算该成本函数包括至少部分依据蚀刻程序去保护函数值而运算该成本函数。
10.根据权利要求1所述的方法,进一步包括调整该成本函数以包含增加该成本函数值的项次而用于更加敏感的DSA程序。
11.根据权利要求1所述的方法,进一步包括计算该成本函数的微分。
12.根据权利要求11所述的方法,其中,计算该成本函数的该微分包括使用有限差分公式计算该微分,以计算该成本函数对于该第一DSA定向图案的至少一个参数的偏微分。
13.根据权利要求11所述的方法,其中,计算该成本函数的该微分包括使用伴随方程法计算该微分,以计算该成本函数对于该第一DSA定向图案的至少一个参数的偏微分。
14.根据权利要求1所述的方法,进一步包括将该光学掩模铺设于该半导体基板上的该光阻层。
15.一种制造集成电路的方法,包括:
设计光学掩模以形成在半导体基板上光阻层中的预图案开口,其中,该光阻层与该预图案开口涂布有经过定向自组装(DSA)的自组装材料以形成DSA图案,且其中,设计该光学掩模的步骤包含:
使用运算系统,输入DSA标的图案;
使用该运算系统,应用DSA模型于该DSA标的图案,以产生第一DSA定向图案;
使用该运算系统,计算该DSA标的图案与该DSA定向图案间的留数;
使用该运算系统,运算该留数的成本函数;以及
假如该留数大于预定值,使用该运算系统,应用该DSA模型于该第一DSA定向图案与该留数,以产生第二、更新的DSA定向图案,其中,产生该第二、更新的DSA定向图案包括运算该第一DSA定向图案的成本函数以及该成本函数的至少一个微分。
16.根据权利要求15所述的方法,其中,该成本函数的该至少一个微分是该成本函数的一阶微分。
17.根据权利要求16所述的方法,其中,产生该第二、更新的DSA定向图案包括依据下列公式运算该第二、更新的DSA定向图案:
d(n+1)=d(n)-tnFd (1)(d(n)),
其中,d为包含描述DSA定向图案的所有参数的阵列,Fd (1)为该成本函数的梯度,n为描述微分的阶的整数,tn为描述标的图案曲线的参数。
18.根据权利要求15的所述方法,其中,该成本函数的该至少一个微分是该成本函数的二阶微分。
19.根据权利要求18所述的方法,其中,产生该第二、更新的DSA定向图案包括依据下列公式运算该第二、更新的DSA定向图案:
d(n+1)=d(n)-tn(Fd (2)(d(n)))-1Fd (1)(d(n)),
其中,d为包含描述DSA定向图案的所有参数的阵列,Fd (1)为该成本函数的梯度,n为描述微分的阶的整数,tn为描述标的图案曲线的参数,Fd (2)为该成本函数的海森矩阵。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/659,453 | 2012-10-24 | ||
US13/659,453 US8667428B1 (en) | 2012-10-24 | 2012-10-24 | Methods for directed self-assembly process/proximity correction |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103779189A CN103779189A (zh) | 2014-05-07 |
CN103779189B true CN103779189B (zh) | 2016-09-07 |
Family
ID=50158925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310503201.9A Active CN103779189B (zh) | 2012-10-24 | 2013-10-23 | 定向自组装制程/邻近校正的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8667428B1 (zh) |
CN (1) | CN103779189B (zh) |
TW (1) | TWI483063B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5875963B2 (ja) * | 2012-09-28 | 2016-03-02 | 株式会社東芝 | マスクデータの作成方法及び集積回路装置の製造方法 |
US9009634B2 (en) | 2013-07-08 | 2015-04-14 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including generating photomasks for directed self-assembly |
US9170501B2 (en) * | 2013-07-08 | 2015-10-27 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including generating photomasks for directed self-assembly |
US9023730B1 (en) | 2013-11-05 | 2015-05-05 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including generating e-beam patterns for directed self-assembly |
US9111067B2 (en) * | 2013-11-18 | 2015-08-18 | Mentor Graphics Corporation | Grouping layout features for directed self assembly |
US9208275B2 (en) * | 2014-02-25 | 2015-12-08 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including generating photomasks for directed self-assembly |
US10235686B2 (en) | 2014-10-30 | 2019-03-19 | Microsoft Technology Licensing, Llc | System forecasting and improvement using mean field |
US9305834B1 (en) | 2014-12-30 | 2016-04-05 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits using designs of integrated circuits adapted to directed self-assembly fabrication to form via and contact structures |
US10311165B2 (en) * | 2015-03-30 | 2019-06-04 | Mentor Graphics Corporation | Guiding patterns optimization for directed self-assembly |
US9984920B2 (en) | 2016-07-11 | 2018-05-29 | International Business Machines Corporation | Design-aware pattern density control in directed self-assembly graphoepitaxy process |
CN108897196A (zh) * | 2018-07-11 | 2018-11-27 | 中国科学院微电子研究所 | 基于衍射的套刻误差测量中测量波长的选择方法 |
KR20210112382A (ko) * | 2019-01-30 | 2021-09-14 | 센젠 징위엔 인포메이션 테크놀로지 컴퍼니 리미티드 | 헤시안 프리의 포토 에칭 마스크의 최적화 방법, 장치 및 전자장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996398A (zh) * | 2009-08-12 | 2011-03-30 | 睿励科学仪器(上海)有限公司 | 用于晶圆对准的图像匹配方法及设备 |
CN102138201A (zh) * | 2008-09-01 | 2011-07-27 | D2S公司 | 用可变形束光刻的光学邻近校正、设计和制造光刻板方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10143723B4 (de) | 2001-08-31 | 2006-09-28 | Infineon Technologies Ag | Verfahren zur Optimierung eines Layouts für eine Maske zur Verwendung bei der Halbleiterherstellung |
US6928634B2 (en) | 2003-01-02 | 2005-08-09 | Yuri Granik | Matrix optical process correction |
US7861207B2 (en) | 2004-02-25 | 2010-12-28 | Mentor Graphics Corporation | Fragmentation point and simulation site adjustment for resolution enhancement techniques |
US8155649B2 (en) * | 2006-05-12 | 2012-04-10 | Shared Spectrum Company | Method and system for classifying communication signals in a dynamic spectrum access system |
US8326313B2 (en) * | 2006-05-12 | 2012-12-04 | Shared Spectrum Company | Method and system for dynamic spectrum access using detection periods |
US9538388B2 (en) * | 2006-05-12 | 2017-01-03 | Shared Spectrum Company | Method and system for dynamic spectrum access |
DE102006045423B4 (de) * | 2006-09-26 | 2016-07-14 | Siemens Healthcare Gmbh | 07.09.07Verfahren zur Nachbearbeitung eines dreidimensionalen Bilddatensatzes einer Gefäßstruktur |
JP2009015491A (ja) * | 2007-07-03 | 2009-01-22 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法 |
US8196076B2 (en) * | 2007-11-19 | 2012-06-05 | Texas Instruments Incorporated | Optimal flow in designing a circuit operable in multiple timing modes |
EP2319260A2 (en) * | 2008-08-19 | 2011-05-11 | Shared Spectrum Company | Method and system for dynamic spectrum access using specialty detectors and improved networking |
NL2005523A (en) * | 2009-10-28 | 2011-05-02 | Asml Netherlands Bv | Selection of optimum patterns in a design layout based on diffraction signature analysis. |
US8336003B2 (en) * | 2010-02-19 | 2012-12-18 | International Business Machines Corporation | Method for designing optical lithography masks for directed self-assembly |
JP2013174766A (ja) * | 2012-02-27 | 2013-09-05 | Toshiba Corp | マスクパターン作成方法、マスクパターン作成プログラムおよび半導体装置の製造方法 |
-
2012
- 2012-10-24 US US13/659,453 patent/US8667428B1/en active Active
-
2013
- 2013-03-04 TW TW102107449A patent/TWI483063B/zh active
- 2013-10-23 CN CN201310503201.9A patent/CN103779189B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102138201A (zh) * | 2008-09-01 | 2011-07-27 | D2S公司 | 用可变形束光刻的光学邻近校正、设计和制造光刻板方法 |
CN101996398A (zh) * | 2009-08-12 | 2011-03-30 | 睿励科学仪器(上海)有限公司 | 用于晶圆对准的图像匹配方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
TWI483063B (zh) | 2015-05-01 |
CN103779189A (zh) | 2014-05-07 |
US8667428B1 (en) | 2014-03-04 |
TW201416796A (zh) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103779189B (zh) | 定向自组装制程/邻近校正的方法 | |
US8404403B2 (en) | Mask design and OPC for device manufacture | |
US7886262B2 (en) | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization | |
Matsunawa et al. | Optical proximity correction with hierarchical bayes model | |
Li et al. | Efficient source and mask optimization with augmented Lagrangian methods in optical lithography | |
Matsunawa et al. | Optical proximity correction with hierarchical bayes model | |
US20160217233A1 (en) | System and method for performing directed self-assembly in a 3-d virtual fabrication environment | |
KR20010024116A (ko) | 데이터 계층 레이아웃 교정 및 검증 방법과, 그 장치들 | |
US20200387577A1 (en) | Cascading models for optimization of fabrication and design of a physical device | |
US20210294207A1 (en) | Obtaining a mask using a cost function gradient from a jacobian matrix generated from a perturbation look-up table | |
Jhurani et al. | Multiscale modeling using goal-oriented adaptivity and numerical homogenization. Part I: Mathematical formulation and numerical results | |
US20220146945A1 (en) | Stochastic-aware lithographic models for mask synthesis | |
US20180196349A1 (en) | Lithography Model Calibration Via Genetic Algorithms with Adaptive Deterministic Crowding and Dynamic Niching | |
Pang et al. | Optimization from design rules, source and mask, to full chip with a single computational lithography framework: level-set-methods-based inverse lithography technology (ILT) | |
Clifford et al. | Compensation methods using a new model for buried defects in extreme ultraviolet lithography masks | |
TWI512389B (zh) | 定向自組裝製程/鄰近校正之方法 | |
KR20220065769A (ko) | 결함 확률 분포들 및 임계 치수 변동들에 기초한 리소그래피 개선 | |
Singhal et al. | Physics informed neural network based time-independent Schrödinger equation solver | |
US10776539B2 (en) | Efficient lattice kinetic monte carlo simulations for epitaxial growth | |
Liu et al. | New parametric point spread function calibration methodology for improving the accuracy of patterning prediction in electron-beam lithography | |
Higuchi et al. | Advanced memory cell design optimization with inverse lithography technology | |
Halle et al. | Bayesian dropout approximation in deep learning neural networks: analysis of self-aligned quadruple patterning | |
Jidling et al. | Memory efficient constrained optimization of scanning-beam lithography | |
Lai et al. | Advanced fast 3D DSA model development and calibration for design technology co-optimization | |
Mitra et al. | Model-based guiding pattern synthesis for on-target and robust assembly of via and contact layers using DSA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210223 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
TR01 | Transfer of patent right |