背景技术
随着半导体工艺和设计的进步,集成电路的单位密度越来越大而器件尺寸越来越小。尺寸减小必然带来内连线电阻增加而使其存取速度下降。对于每一个场效应晶体管器件来说,栅极以及源漏区的接触电阻是决定器件响应速度的重要因素。一般的场效应晶体管多采用多晶硅(Polysilicon)作为栅极,而源漏极为具有离子掺杂的单质硅,本身均具有很高的电阻率。
为了降低场效应晶体管上的源漏极以及栅极的接触电阻,现有的解决办法是在所述的栅极多晶硅层以及源漏区的表面区域上再覆盖一层金属硅化物,例如硅化钨(WSix)、硅化钛(TiSix)或者硅化镍(NiSix),以减小接触电阻率。而形成金属硅化物接触层的过程,称为硅化工艺,现有的对源漏区进行的硅化工艺,基本流程如图1所示:
步骤S1、首先在场效应晶体管的源区以及漏区的表面区域内,也即掺杂如N型或P型半导体衬底表面形成应力层,所述应力层将在晶体管的沟道区域产生应力,以提高载流子迁移率,进而增进晶体管的性能。通常所述应力层的材质为锗化硅SiGe。
步骤S2、在源漏区以及应力层的表面淀积镍、钨或者钛等金属。
步骤S3、在高温条件例如300摄氏度~400摄氏度下,将上述金属转化为金属硅化物接触层。
步骤S4、形成金属硅化物接触层后,在一定温度例如900摄氏度~1100摄氏度下对场效应晶体管进行退火。
现有的金属硅化物接触层形成方法存在如下问题:由于源区、漏区的硅以及应力层的锗化硅的材质差异,表面的金属转化为金属硅化物后,金属硅化物接触层与其下方的锗化硅的粘附性较差,可能出现脱落现象,直接导致接触电阻的增大,影响器件性能以及可靠性。
发明内容
本发明的目的在于提供一种金属硅化物接触层的形成方法,解决现有形成方法中可能存在的金属硅化物接触层粘附性差等问题。
为解决上述问题,本发明提供的一种金属硅化物接触层的形成方法,基本步骤包括:
提供场效应晶体管,在场效应晶体管的源区以及漏区的部分表面区域内形成应力层;
在应力层的表面形成薄膜顶盖层;
在源区、漏区以及薄膜顶盖层的表面淀积金属;
在高温条件下进行硅化工艺,将所述金属转化为金属硅化物接触层;
对场效应晶体管进行高温退火。
可选的,所述场效应晶体管为PMOS晶体管,所述应力层为锗化硅。
优选的,所述薄膜顶盖层材质为硅。可选的,所述薄膜顶盖层直接在应力层表面通过化学气相沉积形成。可选的,所述在应力层的表面形成薄膜顶盖层包括:减薄应力层,在源漏区的表面形成凹槽,在所述凹槽内通过化学气相沉积形成薄膜顶盖层。可选的,所述薄膜顶盖层的厚度范围为
可选的,所述金属为镍、钨或钛中的一种。所述硅化工艺的温度为280摄氏度~330摄氏度。
基于上述形成方法,本发明还提供了一种场效应晶体管,其特征在于,包括:
半导体衬底;位于半导体衬底上的栅极;位于栅极两侧半导体衬底内的源区以及漏区;
所述源区以及漏区的部分表面区域内形成有应力层;
所述应力层的表面形成有薄膜顶盖层;
所述源区、漏区以及薄膜顶盖层的表面形成有金属硅化物接触层。
可选的,所述场效应晶体管为PMOS晶体管。所述应力层材质为锗化硅。
优选的,所述薄膜顶盖层的材质为硅。可选的,所述薄膜顶盖层的厚度范围为
可选的,所述金属硅化物接触层的材质为硅化钨、硅化钛或者硅化镍中的一种。
与现有技术相比,本发明通过在应力层的表面形成薄膜顶盖层,使得硅化工艺中,形成的金属硅化物不直接与应力层接触,而是形成于薄膜顶盖层表面,从而解决金属硅化物接触层的粘附性问题,进而提高器件的可靠性。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
现有的金属硅化物接触层的形成方法中,金属硅化物形成于源区、漏区以及应力层的表面,由于应力层的材质例如锗化硅表面难以形成理想的金属硅化物接触层,存在粘附性差的问题,因此本发明在应力层的表面形成薄膜顶盖层,使得金属硅化物不直接与应力层接触,而是形成于薄膜顶盖层的表面,以解决金属硅化物接触层的粘附性问题。
基于上述思想,本发明提供了一种金属硅化物接触层的形成方法,图2是本发明所述形成方法的流程示意图,具体包括如下步骤:
S101、提供场效应晶体管,在场效应晶体管的源区以及漏区的部分表面区域内形成应力层;
其中,场效应晶体管可以是PMOS,而相应的应力层材质可以是锗化硅。
S102、在应力层的表面形成薄膜顶盖层;
其中,作为优选方案,所述薄膜顶盖层的材质可以与源区、漏区相同,为单质硅。也可以采用其他易于进行硅化工艺的材质。
应力层中锗化硅的电阻率小于硅,因此薄膜顶盖层的厚度将直接影响源漏区的接触电阻,通常薄膜顶盖层的厚度越大,源区、漏区的接触电阻也将越小,但鉴于工艺限制,其厚度也不可能无限制增大,且在达到一定厚度后,接触电阻也无法进一步得到降低;此外还需考量薄膜顶盖层在进行硅化工艺时所消耗的厚度问题;优选的厚度范围为
可选的,可以直接通过化学气相沉积,在应力层的表面形成薄膜顶盖层。或者可以减薄应力层,在源区、漏区的表面形成凹槽,在凹槽内沉积形成薄膜顶盖层,以避免改变源区、漏区的表面高度。此外,所述减薄应力层形成凹槽的深度即后续形成的薄膜顶盖层的厚度,同样需要进行上述考量而进行选择,而在通常情况下,应力层的厚度远大于薄膜顶盖层的厚度,因此不会影响沟道区应力状态。
S103、在源漏区以及薄膜顶盖层的表面淀积金属;
其中,所述金属可以为钨、钛或者镍中的一种,用于后续形成金属硅化物,因此淀积的范围以及厚度根据需要进行选择。可以采用物理气相沉积或者金属溅射、原子层淀积法形成。
S104、在高温条件下进行硅化工艺,将所述金属转化为金属硅化物接触层;
其中,由于所述金属位于源漏区以及薄膜顶盖层的表面,若薄膜顶盖层与源区、漏区材质均为硅,则各部分的硅化工艺的温度条件将趋于一致,温度范围为280度~330度。
S105、对场效应晶体管进行高温退火,对晶体管中各层结构进行稳固。
下面结合说明书附图,对本发明所述金属硅化物接触层的形成方法具体实施例进行详细说明。
参考图3,提供场效应晶体管,在场效应晶体管中源漏区200的部分表面区域内形成有应力层201。
由于所述应力层201用于在晶体管的沟道区域内提供应力,以增强载流子的迁移率,提高器件性能。因此对于不同导电类型的场效应晶体管,应力层的材质也不相同,以提供不同类型的应力。本实施例以PMOS晶体管为例,沟道所需应力为拉伸应力,所述应力层201的材质为锗化硅SiGe。
参考图4,减薄所述应力层201,在源漏区200的表面形成凹槽。
所述减薄应力层201,可以采用等离子回刻蚀,减薄的厚度也即所述凹槽的深度将影响后续形成的薄膜顶盖层的厚度,而所述薄膜顶盖层的厚度直接影响源区、漏区的接触电阻,同时需要考量薄膜顶盖层在硅化工艺中所消耗的厚度,保证在进行硅化工艺后还剩余足够厚度的薄膜顶盖层,因此应当根据需要进行选择。本实施例中减薄应力层201的厚度为
参考图5,在所述凹槽内沉积薄膜顶盖层202。
所述薄膜顶盖层202的材料可以与源区、漏区相同,采用单质硅,也可以采用其他材质,只需保证在进行硅化工艺时,源漏区各处的理想温度条件趋于一致即可。本实施例中,所述薄膜顶盖层202的材质为硅,可以通过化学气相沉积形成,厚度约为
保持表面与源区、漏区200其余部分平齐。
参考图6,在源区、漏区200以及薄膜顶盖层202的表面淀积金属层203。
所述金属层203用于在硅化工艺中形成金属硅化物,因此其淀积的范围以及厚度,直接影响金属硅化物接触层的区域以及厚度,同时也将影响薄膜顶盖层202在硅化工艺中消耗的厚度,应当根据需要进行选择。所述金属层203的材质为钨、钛或者镍等金属中的一种,可以通过物理气相沉积或者金属溅射、原子层淀积等方法形成。本实施例中,金属层203的材质为镍,采用物理气相沉积形成,厚度为
参考图7,在高温条件下进行硅化工艺,将所述金属层203转化成金属硅化物接触层204。
本实施例中,由于薄膜顶盖层202的材质为硅,所述金属层203的材质为镍,选择的硅化工艺温度为310摄氏度,相比于在应力层201例如锗化硅表面进行硅化工艺,所需的反应温度较低,便于机台参数的调整。所形成的金属硅化物接触层204的材质为硅化镍NiSix。
参考图8,对上述场效应晶体管进行高温退火,可选的退火温度范围为900摄氏度~1100摄氏度。本实施例中,采用的退火温度为1000摄氏度,退火30分钟。
上述金属硅化物接触层的形成方法中,薄膜顶盖层202的表面与源漏区其余部分保持平齐,为了进一步简化工艺,还可以直接在应力层201的表面,通过化学气相沉积形成薄膜顶盖层202,形成图9所示结构。其中,薄膜顶盖层202将抬高源漏区200表面相对于栅极的高度。因此可根据实际的工艺条件以及制程需求,灵活选择薄膜顶盖层202具体的形成工艺。
基于上述金属硅化物接触层的形成方法,本发明提供了一种场效应晶体管,基本结构如图10所示,包括:
半导体衬底300;位于半导体衬底上的栅极301;位于栅极两侧半导体衬底内的源区302以及漏区303;
所述源区302以及漏区303的表面区域形成有应力层304;
所述应力层304的表面形成有薄膜顶盖层305;
所述源区302、漏区303以及薄膜顶盖层305的表面形成有金属硅化物接触层306。
在图10所示实施例中,场效应晶体管为PMOS晶体管,所述应力层304的材质为锗化硅。优选的,所述薄膜顶盖层305的材质为硅。可选的,所述薄膜顶盖层305的厚度范围为
需要指出的是,硅化工艺中薄膜顶盖层305所消耗的厚度一般较薄,因此在完成硅化工艺后,薄膜顶盖层305的厚度范围依然处于其形成时的厚度范围内。可选的,所述金属硅化物接触层306的材质为硅化钨、硅化钛或者硅化镍中的一种。
上述结构的场效应晶体管,金属硅化物接触层306并不与应力层304相接触,而是形成于源302、漏区303以及薄膜顶盖层305的表面。因此在制造过程中,各部分的硅化工艺的优选温度条件可以调节趋于一致。使得形成的金属硅化物接触层306质量较为理想,具有良好的粘附性。
为进一步说明本发明的特点,下面结合图示进行阐述。图11为图10所示结构的场效应晶体管,在特定尺寸下,源区、漏区的接触电阻与不同厚度薄膜顶盖层的关系对照表。
如图11所示,现有技术中直接在应力层表面形成金属硅化物接触层,接触电阻(单位方块电阻)最大,图示测试结果为25.7欧姆每方块(Ω/square);如果直接在源区、漏区表面形成金属硅化物接触层,接触电阻最小,图示测试结果为15.2欧姆;在本发明所述场效应晶体管中,硅材质的薄膜顶盖层厚度为
时,则图示测试的接触电阻大小为15.3欧姆每方块,几乎与直接在源区、漏区表面形成金属硅化物接触层时的接触电阻相等,因此薄膜顶盖层的厚度超过
是不必要的;而硅材质的薄膜顶盖层厚度为
时,则图示测试的接触电阻大小为23.4欧姆每方块,因此薄膜顶盖层的厚度小于
时,形成金属硅化物接触层后无法起到降低接触电阻的作用,且有可能存在与金属硅化物接触层的粘附性问题。
综上所述,本发明在应力层表面形成薄膜顶盖层,再形成金属硅化物接触层,能够有效提高金属硅化物接触层的形成质量,且降低硅化工艺的温度易于机台参数的调整,同时还能够降低接触电阻。因此相比于现有技术,具有显著的优异效果。
此外,在上述形成方法以及提供的场效应晶体管具体实施例中,均以PMOS晶体管以及锗化硅应力层为例,但本发明也可以应用于NMOS晶体管及其相应的应力层中,同样具有改善金属硅化物接触层质量,降低源漏区接触电阻的效果。形成方法类似,本领域技术人员应当可以容易推得具体的步骤以及相应形成的结构,此处不再赘述。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。