CN102150255A - 非晶材料的相变方法 - Google Patents
非晶材料的相变方法 Download PDFInfo
- Publication number
- CN102150255A CN102150255A CN2009801353741A CN200980135374A CN102150255A CN 102150255 A CN102150255 A CN 102150255A CN 2009801353741 A CN2009801353741 A CN 2009801353741A CN 200980135374 A CN200980135374 A CN 200980135374A CN 102150255 A CN102150255 A CN 102150255A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- metal
- silicon layer
- crystallization
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000463 material Substances 0.000 title abstract description 7
- 230000007704 transition Effects 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002178 crystalline material Substances 0.000 claims description 35
- 230000009466 transformation Effects 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000000428 dust Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 52
- 230000008025 crystallization Effects 0.000 abstract description 51
- 239000010409 thin film Substances 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 42
- 239000012071 phase Substances 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000011435 rock Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本文公开了一种晶化用于制造薄膜晶体管的非晶材料的方法。该方法包括:在衬底上形成非晶硅层;在所述非晶硅层的一部分上沉积Ni金属层;以及对所述非晶硅层进行热处理以使非晶硅产生相变,其中所述Ni金属层被沉积成具有0.79埃或更小的平均厚度。该方法可使用金属诱导横向晶化同时限制Ni的厚度和密度来晶化用在薄膜晶体管中的非晶材料,从而使薄膜晶体管中的电流泄露最小。
Description
技术领域
本发明涉及一种晶化用于制造薄膜晶体管的非晶材料的方法,并且更具体地涉及一种金属诱导横向晶化(MILC)方法。
背景技术
薄膜晶体管(TFT)指的是一种采用多晶硅薄膜作为有源层的开关元件,其通常用于有源矩阵液晶显示器、开关元件以及电发光器件的外围电路的有源元件。
通常,薄膜晶体管是通过直接沉积、高温热处理或者激光热处理制造的。特别是,由于诸如在400℃或更低的低温下的晶化(也称作相变)及高的场效应迁移率之类的优点,激光热处理优于其它工艺。然而,由于诸如不均匀相变、使用的系统昂贵以及低产出之类的问题,激光热处理并不适用于在面积大的衬底上制造多晶硅。
作为另一种晶化非晶材料特别是非晶硅的方法,固相晶化(SPC)方法被用来通过使用廉价系统的均匀相变来形成晶体。然而,在此方法中,晶化需要很长时间,导致生产率低,且是在高温下进行的,使得使用玻璃衬底变得困难。
另一方面,由于使用金属的非晶材料的相变与SPC方法相比其在低温下的快速相变,因此使用金属的非晶材料的相变已被广泛研究。此方法的一个例子是金属诱导晶化(MIC)。
在MIC方法中,使预定类型的金属与非晶材料薄膜的上表面直接接触,使横向相变从接触金属的那部分薄膜开始,或者预定类型的金属被喷射到非晶材料薄膜中,使非晶材料从被喷射金属开始相变。特别是,该方法基于这一现象:当诸如镍、金、铝等的金属与非晶硅接触或者被喷射到非晶硅中时,即使在大约200℃的低温下也能诱发从非晶硅到多晶硅的相变。然而,在此方法中,当制造薄膜晶体管时,一些金属组分会留在多晶硅中,构成晶体管的有源层,从而在晶体管的沟道区中产生电流泄露。
因此,除了如MIC方法使用金属诱发非晶硅的直接相变之外,近来年已经提出采用金属诱导横向晶化(MILC)现象用于晶化非晶硅层,其中通过金属和硅之间的反应而产生的硅化物的连续横向传播来诱发非晶硅的顺序晶化。
诱发MILC现象的金属的例子包括镍和钯。当基于MILC现象晶化非晶硅层时,基本没有金属组分会留在使用MILC现象得到的晶化的硅层上,其中含有金属的硅化物界面由于非晶硅层相变的传播而横向移动,使得能抑制薄膜晶体管的有源层中产生电流泄露。但是,该方法也并没有完全解决电流泄露的问题。因此,需要一种能够最小化薄膜晶体管中电流泄露的方法。
发明内容
技术问题
本发明旨在解决上述相关技术中的问题,且本发明的一个方面是提供一种使用金属诱导横向晶化同时限制Ni的厚度和密度来晶化用于制造薄膜晶体管的非晶材料的方法,从而使薄膜晶体管中的电流泄露最小。
技术方案
根据本发明的一个方面,非晶材料的相变方法包括:在衬底上形成非晶硅层;在所述非晶硅层的一部分上沉积Ni金属层;以及对所述非晶硅层进行热处理以使非晶硅产生相变,其中所述Ni金属层被沉积成具有0.79埃或更小的平均厚度。
根据本发明的另一个方面,非晶材料的相变方法包括:在衬底上形成非晶硅层;在所述非晶硅层的一部分上沉积Ni金属层;在非晶硅上沉积包括二氧化硅层的绝缘材料,以及对所述非晶硅层进行热处理以使非晶硅产生相变,其中所述Ni金属层被沉积成具有0.79埃或更小的平均厚度。
根据本发明的又一个方面,非晶材料的相变方法包括:在衬底上形成非晶硅层;在所述非晶硅层的一部分上沉积Ni金属层;然后对所述非晶硅层进行热处理以使非晶硅产生相变,其中所述Ni金属层下面的晶体结构形成多边形。
根据本发明的一个实施例,所述Ni金属层的Ni密度为3.4×1013/cm2~7.3×1014/cm2。
有益效果
根据本发明的示例性实施例,所述方法可使用金属诱导横向晶化同时限制Ni的厚度和密度来晶化用于制造薄膜晶体管的非晶材料,从而使薄膜晶体管中的电流泄露最小。
附图说明
结合附图根据下文的详细描述,会更加清楚地理解本发明的上述及其它方法、特征及优点,图中:
图1是图解说明基于Ni-MILC晶化非晶硅的流程图;
图2是根据本发明的一个实施例基于MILC的非晶材料相变方法的流程图;
图3是通过根据本发明实施例的方法获得的基于MILC晶化的多晶硅的显微照片;
图4是描述通过根据本发明实施例的方法在基于MILC晶化的过程中随Ni密度而变的电流泄露;以及
图5是描述随Ni密度而变的场效应迁移率和最小断开状态下的电流的图形。
具体实施方式
最佳方式
根据本发明的实施例,一种基于金属诱导横向晶化的非晶材料的相变方法包括:在衬底上形成非晶硅层,在非晶硅层的一部分上沉积Ni金属层,以及对非晶硅层进行热处理以使非晶硅产生相变,其中Ni金属层被沉积成具有0.79埃或更小的平均厚度。
本发明的方式
图1是图解说明基于Ni-MILC晶化非晶硅的流程图。
根据本发明的实施例,在用于制造薄膜晶体管的非晶材料的相变方法中,沉积在衬底上的金属的厚度是在用于晶化非晶材料的金属诱导横向晶化过程中被调节的,从而最小化电流泄露。
接下来,将描述用于此方法的金属诱导横向晶化(MILC)。
首先将描述非晶材料通过金属诱导晶化(MIC)工艺所进行的晶化,MIC工艺通常作为MILC的前序工艺。
参照图1,在衬底10上形成缓冲层20后,在缓冲层20上沉积非晶硅层30。然后,在非晶硅层30上形成二氧化硅层作为盖层40,再在盖层上沉积金属50。
尽管不限于特定材料,衬底可以是单晶晶圆,该单晶晶圆用玻璃、石英或氧化物膜覆盖以得到均匀厚度和均匀温度以用于非晶材料相变。根据本发明的此实施例,衬底是玻璃衬底。
尽管此工艺可以省略缓冲层20,但在本发明的此实施例中,缓冲层20可以由二氧化硅层形成。
而且,非晶材料不限于单一特定的材料,非晶硅(a-Si)可以用作非晶材料。
盖层40是由在非晶硅层上的二氧化硅层形成的。
金属50沉积于盖层上,且可包括但不局限于Ni、Pd、Au、Cu、Al等等。根据本发明的此实施例,Ni用作沉积在盖层上的金属。
因此,在根据本发明此实施例的方法中,衬底10、缓冲层20、非晶材料30、盖层40和金属50是由下至上依次层叠起来的,然后进行热处理以晶化作为非晶材料的非晶硅,从而形成晶化硅层31。特别是,当长时间对层叠结构进行热处理后,金属即Ni扩散到非晶硅中,形成金属硅化物NiSi2的颗粒,其又横向生长。然后,随着热处理的继续,各颗粒继续生长,从而可以使非晶材料完全相变成为多晶硅。在非晶材料的完全相变之后,通过蚀刻去掉金属50和盖层40,从而提供多晶硅薄膜。
接下来将参照图2描述根据本发明的一个实施例使用金属诱导晶化工艺的金属诱导横向晶化(MILC)方法。
在使用MIC工艺的金属诱导横向晶化方法中,由于含有金属的金属硅化物界面随着非晶硅层相变的传播会横向移动这一现象,所以基本不会留下用于晶化诱导的金属组分。结果,金属的沉积不会造成晶体管有源层中的电流泄露,并且不会对晶体管的其它运行特征产生影响,同时在低温下诱发非晶硅的晶化。因此,根据本发明的MILC方法可以使用一个炉子同时对多个衬底进行晶化,而不破坏衬底。
根据本发明的一个实施例,MILC方法可包括:在衬底上形成非晶硅层,在非晶硅层的一部分上沉积Ni金属层,以及对非晶硅进行热处理以用于其相变。根据本发明的另一实施例,MILC方法可包括:在衬底上形成非晶硅层,在非晶硅层的一部分上沉积Ni金属层,以及在非晶硅上沉积包括二氧化硅层的绝缘材料,之后对非晶硅进行热处理以用于其相变。
而且,根据本发明的又一实施例,MILC方法可包括:在衬底上形成非晶硅层,在非晶硅层的一部分上沉积Ni金属层,以及对非晶硅层进行热处理以使非晶硅产生相变,其中Ni金属层下面的晶体结构形成多边形。
接下来详细描述根据前述实施例中的一个实施例的方法。
基本上,在衬底10上形成缓冲层20后,在缓冲层20上依次形成非晶材料层(例如非晶硅)30和盖层(即二氧化硅层)40,之后沉积金属(例如Ni)层50以促进晶化(参见图2(a))。
在此情况下,可以将掺杂剂喷射到非晶材料中形成源极区、沟道区和漏极区。
具体讲,沟道区是通过对金属层图案化而形成的,并如上所述对沟道区进行热处理。在热处理过程中,Ni微粒生长成颗粒,使得非晶材料层30开始晶化成晶化层32。然后,在可用作沟道区的非晶材料层的区域中,晶化从晶化层32的界面进行到非晶材料层的其上没有金属层的区域31。这样,当从晶化层32通过横向部分的MIC向非晶材料层的中央的晶化使非晶材料层的其上没有金属层的区域31晶化时,其上没有金属层的非晶材料层的区域31基本没有金属杂质,从而表现出良好的性能。然后,在被晶化之后,区域31用作沟道区,并且区域31两侧的晶化区32用作源极/漏极区。
在本发明的此实施例中,Ni用作促进晶化的金属,其可沉积的平均厚度为0.037~10埃。根据本发明的一个实施例,Ni可沉积的厚度为0.79埃或更小。当金属层的厚度为0.79埃或更小时,电流泄露可被显著降低。
金属沉积可通过PECVD实现,但并不局限于此。根据本发明的一个实施例,Ni以3.4×1013/cm2~7.3×1014/cm2的密度被沉积。
表1示出本发明中随金属层密度变化的效应。特别是,从表1可以看出通过以7.3×1014/cm2或更低的密度沉积Ni可显著抑制断开状态的电流泄露,提高场效应迁移率。
表1
图3示出分别以表面密度(a)3.4×1013/cm2,(b)1.4×1014/cm2,(c)7.3×1014/cm2和(d)9.2×1015/cm2沉积Ni后,在580℃退火20小时后得到的多晶硅的显微照片。
在每个显微照片中,(A)表示非晶硅区,(B)表示基于MILC的晶化区,(C)表示基于MIC的晶化区。如上所述,晶化是从基于MIC的晶化区(C)进行到区域(B)的。
图3(a)表示晶化过程中的区域(C)中的颗粒。
基于MILC的晶化区(B)在(a)中长度为52微米,但在(b)-(d)中长度为120微米。
该结果表明晶化进行的时间越长,基于MILC的晶化区的长度越长。
图4的图形描述分别以表面密度(a)3.4×1013/cm2,(b)1.4×1014/cm2,(c)7.3×1014/cm2和(d)9.2×1015/cm2沉积Ni时,晶化过程中随Ni密度而变的电流泄露。在任一情形下,断开状态下的电流泄露随着Ni密度的降低而降低。
图5的图形描述随Ni密度而变的场效应迁移率和最小断开状态下的电流。场效应迁移率是用等式1在Vds(=-0.1V)时由线性区的互导得到的。
等式1
(其中Ci表示栅极绝缘体的电容,W/L表示薄膜晶体管的宽度与长度之比)。
从图5中可以看出,Ni密度的增大会造成场效应迁移率的降低和最小断开状态下电流的增大。换言之,当多晶硅薄膜中的Ni密度增大时,薄膜中的缺陷增多,从而增大了电流泄露。图5示出通过将Ni密度降低至7.3×1014/cm2或更低,可降低电流泄露。因此,根据本发明,通过在范围为3.4×1013/cm2~7.3×1014/cm2的密度下沉积Ni,可显著降低电流泄露。
如上述描述明显示出的,通过根据本发明的MILC方法制造的TFT可通过适当限制表面密度和Ni的厚度来使TFT中的电流泄露最小。
尽管已经提供了一些示例性实施例来说明本发明,但应该注意的是,本发明并不局限于这些实施例,具有本领域通常知识的人员在不偏离本发明的范围下可进行各种修改、增补和替换。因此,本发明的精神和范围应只受所附权利要求书和其等同物的限制。
工业实用性
本发明提供了一种使用金属诱导横向晶化同时限制Ni的厚度和密度来晶化用于制造薄膜晶体管的非晶材料的方法,以使薄膜晶体管中的电流泄露最小。
Claims (4)
1.一种非晶材料的相变方法,包括:
在衬底上形成非晶硅层;
在所述非晶硅层的一部分上沉积Ni金属层;以及
对所述非晶硅层进行热处理以使非晶硅产生相变,
其中所述Ni金属层被沉积成具有0.79埃或更小的平均厚度。
2.一种非晶材料的相变方法,包括:
在衬底上形成非晶硅层;
在所述非晶硅层的一部分上沉积Ni金属层;以及
在非晶硅上沉积包括二氧化硅层的绝缘材料,然后对所述非晶硅层进行热处理以使非晶硅产生相变,
其中所述Ni金属层被沉积成具有0.79埃或更小的平均厚度。
3.一种非晶材料的相变方法,包括:
在衬底上形成非晶硅层;
在所述非晶硅层的一部分上沉积Ni金属层;以及
对所述非晶硅层进行热处理以使非晶硅产生相变,
其中所述Ni金属层下面的晶体结构形成多边形。
4.根据权利要求1-3中的任一项所述的方法,其中所述Ni金属层的Ni密度为3.4×1013/cm2~7.3×1014/cm2。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0088855 | 2008-09-09 | ||
KR1020080088855A KR101040984B1 (ko) | 2008-09-09 | 2008-09-09 | 비정질 물질의 상변화 방법 |
PCT/KR2009/002625 WO2010030068A1 (en) | 2008-09-09 | 2009-05-19 | Method for phase transition of amorphous material |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102150255A true CN102150255A (zh) | 2011-08-10 |
Family
ID=42005299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801353741A Pending CN102150255A (zh) | 2008-09-09 | 2009-05-19 | 非晶材料的相变方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110223748A1 (zh) |
KR (1) | KR101040984B1 (zh) |
CN (1) | CN102150255A (zh) |
WO (1) | WO2010030068A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8716112B2 (en) * | 2012-04-12 | 2014-05-06 | Seung Ki Joo | Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same |
KR102176100B1 (ko) | 2017-05-23 | 2020-11-09 | 엘에스일렉트릭(주) | 전력 변환 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100524874B1 (ko) | 1998-06-10 | 2006-02-20 | 엘지.필립스 엘시디 주식회사 | 비정질실리콘박막의결정화방법 |
KR20020057382A (ko) * | 2001-01-04 | 2002-07-11 | 주승기 | 반도체 소자 제조 방법 및 장치 |
KR20050000460A (ko) * | 2003-06-24 | 2005-01-05 | 장 진 | 대면적 비정질 실리콘의 결정화 방법 |
KR100569118B1 (ko) * | 2004-01-20 | 2006-04-10 | 진 장 | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 |
KR100712112B1 (ko) * | 2004-06-30 | 2007-04-27 | 삼성에스디아이 주식회사 | 반도체 소자 및 그 제조 방법 |
KR100753432B1 (ko) * | 2005-11-08 | 2007-08-31 | 경희대학교 산학협력단 | 다결정 실리콘 및 그의 결정화 방법 |
KR100671824B1 (ko) * | 2005-12-14 | 2007-01-19 | 진 장 | 역 스태거드 박막 트랜지스터 제조 방법 |
KR100770266B1 (ko) * | 2006-11-10 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
-
2008
- 2008-09-09 KR KR1020080088855A patent/KR101040984B1/ko active IP Right Grant
-
2009
- 2009-05-19 US US13/063,182 patent/US20110223748A1/en not_active Abandoned
- 2009-05-19 WO PCT/KR2009/002625 patent/WO2010030068A1/en active Application Filing
- 2009-05-19 CN CN2009801353741A patent/CN102150255A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20100030077A (ko) | 2010-03-18 |
US20110223748A1 (en) | 2011-09-15 |
KR101040984B1 (ko) | 2011-06-16 |
WO2010030068A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3747360B2 (ja) | アクティブマトリクス電気光学装置 | |
KR100653853B1 (ko) | 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
JPH02140915A (ja) | 半導体装置の製造方法 | |
KR20100100187A (ko) | 다결정 실리콘층의 제조방법 | |
KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
EP1775775A1 (en) | Field effect transistor and manufacturing method thereof | |
KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
KR20040039730A (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
CN102150255A (zh) | 非晶材料的相变方法 | |
US8501593B2 (en) | Method of NiSiGe epitaxial growth by introducing Al interlayer | |
US9490124B2 (en) | Polycrystalline silicon substrate and manufacturing method thereof | |
KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
KR100766038B1 (ko) | 도펀트 활성화 방법 | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
KR20030057150A (ko) | 박막트랜지스터 제조방법 | |
KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
CN101487114A (zh) | 一种低温多晶硅薄膜器件及其制造方法 | |
KR20030057655A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
CN102810479A (zh) | 同时驱入镍和调整阈值电压的多晶硅薄膜晶体管的制法 | |
CN202183377U (zh) | 同时驱入镍并调整阈值电压的金属诱导多晶硅薄膜晶体管 | |
KR100851438B1 (ko) | 반도체 소자의 제조 방법 | |
CN100537838C (zh) | 一种低温多晶硅薄膜器件及其制造方法与设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110810 |