CN102110400A

CN102110400A - 双栅极线显示装置的测试结构及线缺陷测试方法

Info

Publication number: CN102110400A
Application number: CN2009102480568A
Authority: CN
Inventors: 李元
Original assignee: Shanghai Tianma Microelectronics Co Ltd
Current assignee: Shenzhen Haiyun Communication Co.,Ltd.
Priority date: 2009-12-29
Filing date: 2009-12-29
Publication date: 2011-06-29
Anticipated expiration: 2029-12-29
Also published as: CN102110400B

Abstract

一种双栅极线显示装置的测试结构及线缺陷测试方法，测试结构包括：第一数据线测试线，通过薄膜晶体管与第一组数据线连接；第二数据线测试线，通过薄膜晶体管与第二组数据线连接；第三数据线测试线，通过薄膜晶体管与第三组数据线连接；栅极线测试线，通过薄膜晶体管与栅极线连接。根据双栅极显示装置的电路连接结构，将数据线分成三组，每一组数据线分别通过薄膜晶体管与不同的数据线测试线连接，通过控制相应的数据线测试线来控制数据线的导通，可以分别实现R画面、G画面和B画面，在判断数据线断路时可以准确知道同一像素单元内的哪条数据线断路以及短路。

Description

双栅极线显示装置的测试结构及线缺陷测试方法

技术领域

本发明涉及显示器领域，尤其涉及一种具有双栅极线的液晶显示装置的测试结构，以及利用该测试结构测试显示装置的线缺陷的方法。

背景技术

近年来，随着信息通讯领域的迅速发展，对各种类型的显示设备的需求越来越大。目前主流的显示装置主要有：阴极射线管显示器(CRT)，液晶显示器(LCD)，等离子体显示器(PDP)，电致发光显示器(ELD)和真空荧光显示器(VFD)等。

由于液晶显示装置具有：轻、薄、占地小、耗电小、辐射小等优点，被广泛应用于各种数据处理设备中，例如电视、笔记本电脑、移动电话、个人数字助理等。

因为源极驱动器成本比栅极驱动器的成本高，所以减少数据线的数量会降低驱动器的成本，具有双栅极线(dual gate)的液晶显示器通过减少一半数量的数据线，增加1倍数量的栅极线来降低成本。图1为现有技术的一种具有双栅极线的液晶显示装置的电路结构示意图，双栅极线的液晶显示装置具有多条数据线S1、S2、S3……S3n-2、S3n-1、S3n，与数据线垂直的多条栅极线G1、G2、G3……Gn，同一行相邻的像素不共用栅极线，不共用栅极线的相邻列像素共用一条数据线。

图2为现有技术的测试液晶显示装置驱动线线缺陷的测试电路示意图，现有技术测试液晶显示装置线缺陷的测试结构包括通过薄膜晶体管与栅极线G1、G2、G3……Gn连接的栅极线电压输入线G，通过薄膜晶体管与数据线S1、S2、S3……S3n-2、S3n-1、S3n连接的数据线电压输入线S，与薄膜晶体管连接的开关控制线SW，该开关控制线SW控制所有与栅极线电压输入线G和数据线电压输入线S连接的薄膜晶体管的开关。该现有的测试结构把所有的数据线短路在一起，所有的栅极线短路在一起，所以相邻的线之间的短路便不能测出，此测试结构只能测试断路。而且此种测试结构不能分别实现R画面、G画面和B画面，不能区分断路时是同一像素单元内R数据线、G数据线和B数据线哪条断路。

发明内容

本发明解决的问题是现有技术的具有双栅极线的显示装置的测试结构不能测试数据线和栅极线的短路，并且不能分别实现R画面、G画面和B画面，因此数据线断路时不能区分是同一像素单元内R数据线、G数据线和B数据线哪条断路。

为解决上述问题，本发明提供一种双栅极线显示装置的测试结构，包括：第一数据线测试线，通过薄膜晶体管与第一组数据线S1、S4、……S3n-2连接；第二数据线测试线，通过薄膜晶体管与第二组数据线S2、S5、……S3n-1连接；第三数据线测试线，通过薄膜晶体管与第三组数据线S3、S6、……S3n连接；栅极线测试线，通过薄膜晶体管与栅极线连接。

可选的，第一数据线测试线、第二数据线测试线和第三数据线测试线包括共用的数据线电压输入线，所述第一数据线测试线还包括：第一数据线开关控制线，通过多个薄膜晶体管的栅极与第一组数据线中对应的数据线连接、源极与所述共用的电压输入线连接；所述第二数据线测试线包括：第二数据线开关控制线，通过多个薄膜晶体管的栅极与第二组数据线中对应的数据线连接、源极与所述共用的电压输入线连接；所述第三数据线测试线包括：第三数据线开关控制线，通过多个薄膜晶体管与第三组数据线中对应的数据线连接、源极与所述共用的电压输入线连接。

本发明还提供一种利用以上所述的测试结构测试双栅极线显示装置线缺陷的方法，包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压，使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压即高电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管截止第二组数据线处于非导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示红色画面；

在后半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压即高电压，使奇数栅极线控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管截止第一组数据线处于非导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第二组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示红色画面。

本发明提供另一种利用以上所述的测试结构测试双栅极线显示装置线缺陷的方法，包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压，使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管截止第一组数据线处于非导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第二组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示绿色画面；

在后半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压使奇数数栅极线控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管截止第二组数据线处于非导通状态；给数据线电压输入线输入测试电压，使显示屏显示绿色画面。

本发明还提供一种利用以上所述的测试结构测试双栅极线显示装置线缺陷的方法，包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第二组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管截止第三组数据线处于非导通状态；给数据线电压输入线输入测试电压，使显示屏显示蓝色画面；

在后半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压即高电压使奇数栅极线控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管截止第一组数据线处于非导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示蓝色画面。

与现有技术相比，本发明具有以下优点：

根据双栅极显示装置的电路连接结构，将数据线分成三组，每一组数据线分别通过薄膜晶体管与不同的数据线测试线连接，通过控制相应的数据线测试线来控制数据线的导通，可以分别实现R画面、G画面和B画面，在判断数据线断路时可以准确知道同一像素单元内的哪条数据线断路以及短路。

附图说明

图1是现有技术的一种具有双栅极线的液晶显示装置的电路结构示意图。

图2是现有技术的测试液晶显示装置驱动线线缺陷的测试电路示意图。

图3是本发明实施例的双栅极线显示装置的测试结构电路示意图。

图4是本发明实施例的利用测试电路测试数据线栅极线线缺陷的时序图。

具体实施方式

本发明具体实施方式的双栅极显示装置的电路连接结构，每一组数据线分别通过薄膜晶体管与第一数据线测试线、第二数据线测试线和第三数据线测试线连接，通过控制相应的数据线测试线对不同组的的数据线进行测试，可以测试数据线之间的短路，而且可以分别实现R画面、G画面和B画面，在判断数据线断路时可以准确知道同一像素单元内的哪条数据线断路。

为了使本领域技术人员可以更清楚的理解本发明的精神，下面结合附图对本发明做详细介绍。

图3是本发明实施例的双栅极线显示装置的测试结构电路示意图，本发明的双栅极线显示装置的测试结构，包括：第一数据线测试线，通过薄膜晶体管与第一组数据线S1、S4、……S3n-2连接；第二数据线测试线，通过薄膜晶体管与第二组数据线S2、S5、……S3n-1连接；第三数据线测试线，通过薄膜晶体管与第三组数据线S3、S6、……S3n连接；栅极线测试线，通过薄膜晶体管与栅极线连接。

在该具体实施例中，第一数据线测试线、第二数据线测试线和第三数据线测试线包括共用的数据线电压输入线D；所述第一数据线测试线还包括：第一数据线开关控制线SW1，通过多个薄膜晶体管中相应的源极与第一组数据线S1、S4、……S3n-2中对应的数据线连接、通过相应的栅极与共用的数据线电压输入线D连接；所述第二数据线测试线还包括：第二数据线开关控制线SW2，通过多个薄膜晶体管中相应的源极与第二组数据线S2、S5、……S3n-1中对应的数据线连接、通过相应的栅极与共用的数据线电压输入线D连接；所述第三数据线测试线还包括：第三数据线开关控制线SW3，通过多个薄膜晶体管中相应的源极与第三组数据线S3、S6、……S3n中对应的数据线连接、通过相应的栅极与共用的数据线电压输入线D连接。所述栅极线测试线包括：栅极线开关控制线SW，通过多个薄膜晶体管的栅极与每一条栅极线连接；奇数栅极线电压输入线GO，通过所述多个薄膜晶体管中对应的源极与奇数栅极线G1、G3……G2n-1连接；偶数栅极线电压输入线GE，通过所述多个薄膜晶体管中对应的源极与偶数栅极线G2、G4……G2n连接。

以上所述图3所示的本发明的具体实施例仅是本发明中的一个实施例，根据本发明的教导，本发明可以有许多不同的实施例，例如，所述第一数据线测试线可以包括：第一数据线开关控制线和数据线电压输入线，通过薄膜晶体管与第一组数据线连接，由该第一数据线开关控制线和数据线电压输入线共同测试第一组数据线的线缺陷；所述第二数据线测试线包括：第二数据线开关控制线和数据线电压输入线，通过薄膜晶体管与第二组数据线连接；所述第三数据线测试线包括：第三数据线开关控制线和数据线电压输入线，通过薄膜晶体管与第三组数据线连接；其中，数据线电压输入线可以分别为第一数据线电压输入线、第二数据线电压输入线和第三数据线电压输入线，由该三条数据线电压输入线分别对第一组数据线、第二组数据线和第三组数据线提供电压，如果第一数据线测试线、第二数据线测试线和第三数据线测试线共用一数据线电压输入线，即为图3所示的本发明的具体实施例。

在其他的实施例中，可以为三组数据线共用一数据线开关控制线，三组数据线分别由三条不同的数据线电压输入线，则该具体实施例中所述第一数据线测试线包括：第一数据线电压输入线和数据线开关控制线，通过薄膜晶体管与第一组数据线连接；所述第二数据线测试线包括：第二数据线电压输入线和数据线开关控制线，通过薄膜晶体管与第二组数据线连接；所述第三数据线测试线包括：第三数据线电压输入线和数据线开关控制线，通过薄膜晶体管与第三组数据线连接；并且第一数据线测试线、第二数据线测试线和第三数据线测试线还包括共用的一数据线开关控制线。

以上所述并没有涵盖所有本发明的具体实施例，只要可以使三组数据线分别导通，使显示装置可以分别呈现R画面、G画面和B画面均为本发明的教导。

本发明还提供一种利用所述的测试结构测试双栅极线显示装置线缺陷的方法，控制第一数据线测试线、第二数据线测试线、第三数据线测试线以及栅极线测试线，使第一组数据线、第二组数据线和第三组数据线中其中一组数据线处于导通状态并在显示装置的屏幕上呈现其对应的像素的画面。

下面结合具体实施例，对本发明的测试方法做详细介绍。

图4为本发明具体实施例的实现R画面测试数据线栅极线线缺陷的时序图，同时参考图3、图1，该测试方法包括：在前半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即低电压，使奇数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线GE输入测试电压即高电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线SW1一控制电压即高电压控制薄膜晶体管导通第一组数据线S1、S4、……S3n-2处于导通状态，给第二数据线开关控制线SW2一控制电压控制薄膜晶体管截止第二组数据线S2、S5、……S3n-1处于非导通状态，给第三数据线开关控制线SW3一控制电压即高电压控制薄膜晶体管导通第三组数据线S3、S6、……S3n处于导通状态，在以上所述状态下，给数据线电压输入线D输入测试电压即高电压，此时偶数栅极线G2、G4……G2n对应的蓝色像素和绿色像素不透过，显示屏上显示红色画面；

在后半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即高电压，使奇数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线GE输入测试电压即低电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线SW1一控制电压即低电压控制薄膜晶体管截止第一组数据线S1、S4、……S3n-2处于非导通状态，给第二数据线开关控制线SW2一控制电压即高电压控制薄膜晶体管导通第二组数据S2、S5、……S3n-1线处于导通状态，给第三数据线开关控制线SW3一控制电压即高电压控制薄膜晶体管导通第三组数据线S3、S6、……S3n处于导通状态；给数据线电压输入线D输入测试电压，此时奇数栅极线G1、G3……G2n-1对应的蓝色像素和绿色像素不透过，显示屏上显示红色画面。

在完成以上所述的前半时序和后半时序中的步骤后，整个显示屏上呈现红色画面，在出现绿色的亮线的位置相应的数据线断路，在出现暗线的位置相应的数据线与邻近的数据线短路，在出现白色亮线行相应位置的栅极线断路，在此只列举有限的线缺陷显示效果，本领域的技术人员可以推知其他线缺陷显示效果。以数据线S1为例说明，如果S1断路，在显示灰阶画面时，数据线S 1对应位置显示一条黄色的亮线；在显示红画面时，数据线S1对应位置显示一条绿色亮线。需要说明的是，此显示结果是在常白模式下的显示结果，在常黑模式下，其显示结果做相应的变化，在此不做赘述，本领域的技术人员可以推知。

以上所述方法为在红色画面下，检测数据线线缺陷，如果在绿色画面下检测数据线线缺陷，包括步骤：在前半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即低电压，使奇数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线GE输入测试电压即高电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线SW1一控制电压即低电压控制薄膜晶体管截止第一组数据线S1、S4、……S3n-2处于非导通状态，给第二数据线开关控制线SW2一控制电压即高电压控制薄膜晶体管导通第二组数据线S2、S5、……S3n-1处于导通状态，给第三数据线开关控制线SW3一控制电压即高电压控制薄膜晶体管导通第三组数据线S3、S6、……S3n处于导通状态，给数据线电压输入线D输入测试电压即高电压，此时由偶数栅极线G2、G4……G2n控制的数据线对应的红色像素和蓝色像素不透光，显示屏显示绿色画面；

在后半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即高电压使奇数数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线GE输入测试电压即低电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线SW1一控制电压即高电压控制薄膜晶体管导通第一组数据线S1、S4、……S3n-2处于导通状态，给第二数据线开关控制线SW2一控制电压即高电压控制薄膜晶体管导通第二组数据线S2、S5、……S3n-1处于导通状态，给第三数据线开关控制线SW3一控制电压即低电压控制薄膜晶体管截止第三组数据线S3、S6、……S3n处于非导通状态；给数据线电压输入线D输入测试电压即高电压，此时由奇数栅极线G1、G3……G2n-1控制的数据线对应的红色像素和蓝色像素不透光，显示屏显示绿色画面。

在完成以上所述的前半时序和后半时序中的步骤后，整个显示屏上呈现G像素对应的绿色画面，此时可以根据画面上的显示缺陷，判断所有的G像素对应的数据线哪条数据线出现缺陷。举例说明，如果数据线S1断路，对应位置显示一条红色的亮线；如果栅极线G2断路时，在显示颜色(RGB)画面时是一条白色的亮线，如果显示灰阶画面时对应位置显示一条比该灰阶亮的亮线。

接下来说明在蓝色画面下检测数据线线缺陷该方法还包括：在前半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即低电压使奇数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线GE输入测试电压即高电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线SW1一控制电压即高电压控制薄膜晶体管导通第一组数据线S1、S4、……S3n-2处于导通状态，给第二数据线开关控制线SW2一控制电压即高电压控制薄膜晶体管导通第二组数据线S2、S5、……S3n-1处于导通状态，给第三数据线开关控制线SW3一控制电压即低电压控制薄膜晶体管截止第三组数据线S3、S6、……S3n处于非导通状态；给数据线电压输入线D输入测试电压即高电压，此时由偶数栅极线G2、G4……G2n控制的数据线对应的红色像素和绿色像素不透过，显示屏显示蓝色画面；

在后半时序中，给栅极线开关控制线SW一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线GO输入测试电压即高电压使奇数栅极线G1、G3……G2n-1控制的数据线相应的像素电极处于导通状态，给偶数栅极线电压输入线GE输入测试电压即低电压使偶数栅极线G2、G4……G2n控制的数据线相应的像素电极处于非导通状态；给第一数据线开关控制线SW1一控制电压即高电压控制薄膜晶体管导通第一组数据线S1、S4、……S3n-2处于导通状态，给第二数据线开关控制线SW2一控制电压即低电压控制薄膜晶体管截止第二组数据线S2、S5、……S3n-1处于非导通状态，给第三数据线开关控制线SW3一控制电压即高电压控制薄膜晶体管导通第三组数据线S3、S6、……S3n处于导通状态；给数据线电压输入线D输入测试电压，此时奇数栅极线G1、G3……G2n-1对应的红色像素和绿色像素不透过，显示屏显示蓝色画面。

在完成以上所述的前半时序和后半时序中的步骤后，整个显示屏上呈现B像素对应的蓝色画面，此时可以根据画面上的显示缺陷，判断所有的B像素对应的数据线哪条数据线出现缺陷。举例说明，如果数据线S1断路，对应位置显示一条黄色的亮线；如果栅极线G2断路时，在显示颜色(RGB)画面时是一条白色的亮线，如果显示灰阶画面时对应位置显示一条比该灰阶亮的亮线。

需要说的是，还包括：在进行测试之前，首先给第一数据线开关控制线SW1、第二数据线开关控制线SW2、第三数据线开关控制线SW3、栅极线开关控制线SW控制电压，使所有的数据线和栅极线处于导通状态，给奇数栅极线电压输入线GO和偶数栅极线GE电压输入高电压，给数据线电压输入线D一低电压，对所有的数据线电压进行清零。以显示红色画面为例，在显示完红色画面后，G和B像素已经为高电压，为暗，如不进行清除电压的动作，则需求显示G像素对应的绿色画面时，G像素仍为暗，无法显示绿色，故需要电位清零。

以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims

1.一种双栅极线显示装置的测试结构，其特征在于，包括：第一数据线测试线，通过薄膜晶体管与第一组数据线(S1、S4、……S3n-2)连接；第二数据线测试线，通过薄膜晶体管与第二组数据线(S2、S5、……S3n-1)连接；第三数据线测试线，通过薄膜晶体管与第三组数据线(S3、S6、……S3n)连接；栅极线测试线，通过薄膜晶体管与栅极线连接。

2.如权利要求1所述的双栅极线显示装置的测试结构，其特征在于，所述第一数据线测试线包括：第一数据线开关控制线和数据线电压输入线，通过多个薄膜晶体管的栅极与所述第一数据线开关控制线连接、源极与数据线电压输入线连接、漏极分别与第一组数据线中对应的数据线连接。

3.如权利要求1所述的双栅极线显示装置的测试结构，其特征在于，所述第二数据线测试线包括：第二数据线开关控制线和数据线电压输入线，通过多个薄膜晶体管的栅极与所述第二数据线开关控制线连接、源极与数据线电压输入线连接、漏极分别与第二组数据线中对应的数据线连接。

4.如权利要求1所述的双栅极线显示装置的测试结构，其特征在于，所述第三数据线测试线包括：第三数据线开关控制线和数据线电压输入线，通过多个薄膜晶体管的栅极与所述第二数据线开关控制线连接、源极与数据线电压输入线连接、漏极分别与第三组数据线中对应的数据线连接。

5.如权利要求1所述的双栅极线显示装置的测试结构，其特征在于，第一数据线测试线、第二数据线测试线和第三数据线测试线包括共用的数据线电压输入线，所述第一数据线测试线还包括：第一数据线开关控制线，通过多个薄膜晶体管的栅极与第一组数据线中对应的数据线连接、源极与所述共用的电压输入线连接；所述第二数据线测试线包括：第二数据线开关控制线，通过多个薄膜晶体管的栅极与第二组数据线中对应的数据线连接、源极与所述共用的电压输入线连接；所述第三数据线测试线包括：第三数据线开关控制线，通过多个薄膜晶体管与第三组数据线中对应的数据线连接、源极与所述共用的电压输入线连接。

6.如权利要求1所述的双栅极线显示装置的测试结构，其特征在于，所述栅极线测试线包括：栅极线开关控制线，通过多个薄膜晶体管的栅极与每一条栅极线连接；奇数栅极线电压输入线，通过所述多个薄膜晶体管中对应的源极与奇数栅极线连接；偶数栅极线电压输入线，通过所述多个薄膜晶体管中对应的源极与偶数栅极线连接。

7.如权利要求5所述的双栅极线显示装置的测试结构，其特征在于，所述栅极线测试线包括：栅极线开关控制线，通过多个薄膜晶体管的栅极与每一条栅极线连接；奇数栅极线电压输入线，通过所述多个薄膜晶体管中对应的源极与奇数栅极线连接；偶数栅极线电压输入线，通过所述多个薄膜晶体管中对应的源极与偶数栅极线连接。

8.一种利用权利要求1所述的测试结构测试双栅极线显示装置线缺陷的方法，其特征在于，包括：控制第一数据线测试线、第二数据线测试线、第三数据线测试线以及栅极线测试线，通过控制测试电压，使显示屏上显示红色画面或绿色画面或者蓝色画面。

9.一种利用权利要求7所述的测试结构测试双栅极线显示装置线缺陷的方法，其特征在于，包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压，使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压即高电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管截止第二组数据线处于非导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示红色画面；

10.一种利用权利要求7所述的测试结构测试双栅极线显示装置线缺陷的方法，其特征在于，包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压，使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管截止第一组数据线处于非导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第二组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管导通第三组数据线处于导通状态；给数据线电压输入线输入测试电压，使显示屏显示绿色画面；

11.一种利用权利要求7所述的测试结构测试双栅极线显示装置线缺陷的方法，其特征在于，

包括：在前半时序中，给栅极线开关控制线一控制电压控制薄膜晶体管导通使所有的栅极线处于导通状态，给奇数栅极线电压输入线输入测试电压使奇数栅极线控制的数据线相应的像素电极处于非导通状态，给偶数栅极线电压输入线输入测试电压使偶数栅极线控制的数据线相应的像素电极处于导通状态；给第一数据线开关控制线一控制电压控制薄膜晶体管导通第一组数据线处于导通状态，给第二数据线开关控制线一控制电压控制薄膜晶体管导通第二组数据线处于导通状态，给第三数据线开关控制线一控制电压控制薄膜晶体管截止第三组数据线处于非导通状态；给数据线电压输入线输入测试电压，使显示屏显示蓝色画面；

12.如权利要求9～11任一项所述的测试双栅极线显示装置线缺陷的方法，其特征在于，还包括：给第一数据线开关控制线、第二数据线开关控制线、第三数据线开关控制线、栅极线开关控制线控制电压，使所有的数据线和栅极线处于导通状态，给奇数栅极线电压输入线和偶数栅极线电压输入高电压，给数据线电压输入线一低电压，对所有的数据线电压进行清零。