CN102104338A

CN102104338A - 电源设备和图像形成设备

Info

Publication number: CN102104338A
Application number: CN2010106108191A
Authority: CN
Inventors: 林崎实; 内山信行
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-12-21
Filing date: 2010-12-15
Publication date: 2011-06-22
Anticipated expiration: 2030-12-15
Also published as: US20110150522A1; JP5653188B2; JP2011152030A; US8750001B2; CN102104338B

Abstract

本发明提供电源设备和图像形成设备，电源设备通过将电压转换成电流并且将通过电流-电压转换所获得的电压与预定值进行比较，控制对同步整流开关单元的驱动。

Description

电源设备和图像形成设备

技术领域

本发明涉及一种开关电源设备和安装有该电源设备的图像形成设备。

背景技术

作为传统同步整流型的开关电源设备的例子，使用如图10A所示的比较器的电路结构众所周知。在图10A中，该电路包括变压器1001、DC电源、初级侧MO SFET 103、次级侧电解电容器1004、负载1005、开关控制电路1006、同步整流FET 1007(以下称为FET 1007)和比较器1008。在MO SFET 1003(以下称为FET1003)接通以在变压器1001中储存能量之后，当FET 1003关断时，FET 1007的源极端子处的电压升高，因此比较器1008的正端子的电压变得高于负端子的电压，并且FET 1007接通。电流流过FET 1007并且下降至0A(0安培)。当电流开始从电容器1004的正端子向变压器1001流动时，FET 1007的负输入端子处的电压变得高于正输入端子处的电压，并且FET 1007的栅极端子处的电压下降以关断FET 1007。在上述结构中，可以通过使用较少量的部件控制同步整流FET 1007的接通/关断(on/off)。可以通过以由PNP晶体管和NPN晶体管组成的电路替换图10A中的比较器，并且对于同步整流开关元件通过使用PNP晶体管代替通常使用的MO SFET，构成另一同步整流电路。

图10A中的电路是基于用于直接检测变压器中流动的电流的系统的。相反，作为不直接检测电流的方式，有一种利用日本专利4126558所述的变压器的ET积(可以通过变压器的脉冲波形的脉冲电压和脉冲宽度的积)的方法。图10B是日本专利4126558所公开的电路图。在图10B中，该电路包括变压器1201、电源1202、初级侧FET 1203、同步整流FET 1204、次级侧电解电容器1205、负载1206、第一恒流源1207、电容器1208、第二恒流源1209、基准电压1210、比较器1211以及电阻1212和1213。恒流源1207生成与在初级侧FET 1203处于接通期间变压器1201中所生成的电压成正比的电流，并且将在FET 1203处于接通期间变压器中出现的电压的积分值储存为电容器的电压。第二恒流源1209生成与FET 1203处于关断期间出现的电压成正比的电流，并且当FET 1203关断时，开关1217接通以对电容器1208中储存的电压放电。当电容器1208的电压下降至根据基准电压1210所确定的预定值时，比较器1211工作以反转逻辑电路，从而关断同步整流FET 1204。

作为其它例子，如日本特开2005-151780和日本特开2005-143287所述，存在与比较器的输入端子串联地设置基准电压电源的系统和设置用作阈值的多个基准电压以实现滞后特性来防止电路误操作的另一系统。

然而，在图10A和10B所示的传统结构中，由于同步整流FET在处于接通状态时在漏极和源极之间具有小的电阻，因此，如果同步整流FET的漏源电压低，则FET不能正确工作。尤其当次级侧同步整流FET以电源临界模式或不连续模式在低负载下工作时，FET中流动的电流下降至差不多0A。因此，同步整流FET的漏源电压下降，从而使得FET不能正确地实现关断-接通变换。

通过对同步整流FET使用具有高漏源电阻的FET可以解决上述问题。然而，在具有高漏源电阻的FET中，其效率在同步整流期间下降。由于预期作为开关的FET本身的漏源电阻趋于越来越小，因而该问题在将来可能变得更加明显。

在日本专利4126558中，由于不直接检测变压器中流动的电流，因而性能不会受到同步整流FET的漏源电阻的影响。由于该电源设备使用积分器，因而该电路较少可能发生误操作，并且该电路结构简单。然而，要调整阈值以将同步整流FET的关断定时设置成与0A电流相一致。该阈值调整不容易。原因如下：如果在接通电源时输出电压变化或者负载变化，则作为电容器的充电或放电的中心值的平均值变化，因而电流变成0A的定时与同步整流FET的关断不一致。换句话说，由于不直接检测电流，因而进行估计操作，并且要提早关断FET以确保一定的时间裕量。这延长了同步整流FET中的体二极管的导通时间，并且降低了工作效率。

发明内容

一种电源设备，包括：整流单元，用于对输入的脉冲电压进行整流；开关单元，其与所述整流单元并联连接，并且用于对所述脉冲电压进行整流；电压-电流转换单元，其被设置在所述开关单元的脉冲电压输入侧，并且用于将所述开关单元的输入端子电压转换成电流；电流-电压转换单元，用于将从所述电压-电流转换单元输出的电流转换成电压；以及比较器单元，用于根据从所述电流-电压转换单元输出的电压，控制所述开关单元的操作。

一种图像形成设备，包括：图像形成单元，用于在记录材料上形成图像；控制单元，用于控制所述图像形成单元的操作；电源单元，用于向所述控制单元提供电压；其中，所述电源单元包括：整流单元，用于对输入的脉冲电压进行整流；开关单元，其与所述整流单元并联连接，并且用于对所述脉冲电压进行整流；电压-电流转换单元，其被设置在所述开关单元的脉冲电压输入侧，并且用于将所述开关单元的输入端子电压转换成电流；电流-电压转换单元，用于将从所述电压-电流转换单元输出的电流转换成电压；以及比较器单元，用于根据从所述电流-电压转换单元输出的电压，控制所述开关单元的操作。

通过以下参考附图对典型实施例的详细说明，本发明的其它特征将显而易见。

附图说明

包含在说明书中并构成说明书的一部分的附图，示出本发明的实施例，并与说明书一起用来解释本发明的原理。

图1是根据本发明第一典型实施例的电路结构图；

图2是示出根据本发明第一典型实施例的电路的工作波形的图；

图3是示出根据本发明第一典型实施例的电路的工作波形的图；

图4是根据本发明第二典型实施例的电路结构图；

图5是根据本发明第三典型实施例的电路结构图；

图6是根据本发明第四典型实施例的电路结构图；

图7是根据本发明第四典型实施例的用于改变阈值的变形电路图；

图8是根据本发明第四典型实施例的用于改变阈值的变形电路图；

图9是根据本发明第四典型实施例的用于改变阈值的变形电路图；

图10A和10B示出现有技术的电路结构；

图11A示出根据本发明的一个实施例的激光束打印机的示意性结构；并且图11B示出根据本发明的一个实施例从电源到控制器的电源线。

具体实施方式

下面参考附图详细说明本发明的实施例。

说明本发明的第一典型实施例。图1示出根据第一实施例的电源设备的电路图。在图1中，仅示出与第一典型实施例有关的部分，并且省略与本实施例无关的其它部分。更具体地，图1示出在通过滤波器电路(未示出)将AC输入电压(未示出)整流成DC电压之后的电路。在图1中，DC电源或初级电解电容器104与变压器105的初级侧(初级绕组)连接，并且向变压器105的初级侧施加脉冲电压。根据两个线圈的绕组数的比，从变压器105的次级侧(次级绕组)输出脉冲电压。FET 106是变压器105的初级侧的开关元件。例如，通过控制IC(未示出)驱动该FET，从而使得次级侧的电压恒定。在初级绕组Np的端子中，端子Np1与初级电容器104的正端子连接，并且端子Np2与开关元件106的漏极连接。当以正电压与Np1连接并且负电压与Np2连接的方式向初级绕组施加电压并且电流流动时，在次级绕组Ns中，Ns2端子处出现正电压，并且Ns1端子处出现负电压。次级侧电解电容器107的正端子与次级绕组Ns的Ns1端子连接。在第一典型实施例中，对于同步整流FET 108，使用N沟道FET，源极端子与电解电容器107的负端子连接，并且漏极端子与次级绕组Ns的Ns2端子连接。该电路包括电阻109、110、111、112、113、114、115和116、NPN晶体管117和118、PNP晶体管119、以及二极管120和121。该电路还包括电压比较器122、电阻123、二极管125和电容器126。在同步整流FET 108中包括被称为内置二极管或体二极管的二极管128。作为代替，可以在外部连接正向电压较低的二极管。

图2示出图1的电路中的各部分的工作波形。当初级侧的FET 106接通并且向变压器的初级绕组Np施加电压时，电流开始在从初级电解电容器104向变压器的初级绕组Np的方向上和在从FET 106的漏极向源极的方向上流动。图2中的波形201表示FET 106的栅源电压，并且波形202表示FET 106的漏极电流Id。FET 106处于接通的时间段是图2中的时间I。在该时间I期间，在变压器105的初级绕组Np中，如图2的波形203所表示，在使Np1处于高电位侧的方向上向初级电解电容器施加电压。

图2中的波形203表示变压器105的Np上出现的电压，换句话说，波形203表示电压Np1-Np2。此时，以Ns2端子处的电压高于Ns1端子处的电压的方式，在次级绕组Ns中生成电压。如果初级绕组的绕组匝数为n1，次级绕组的绕组匝数为n2，并且施加于初级绕组的电压为E，则图2中的波形204所表示的次级绕组Ns中出现的电位差为E×n2/n1。由该电位差产生的电压导致二极管125导通，从而对电容器126充电。

如果以Vf1表示二极管125的正向电压，则电容器126两端的电压为E×n2/n 1-Vf1(V)。另一方面，由于同步整流FET 108处的二极管128，在次级侧电解电容器中没有电流流动。在次级绕组Ns中流动图2中的电流205。在FET 106处于接通时，变压器105的初级绕组Np中流动的电流随着时间的经过而增大。当以Lp表示初级绕组Np的感应系数并且以tON表示从初级侧FET接通时开始经过的时间时，初级绕组Np的电流Ilp为Ilp＝E×tON/Lp。此时变压器中所储存的能量为1/2×Lp×Ilp^2。

如果在经过tON之后，关断FET 106，则从次级绕组Ns释放储存在变压器105中的能量(图2中的波形204所示的次级绕组Ns中的电压)。时间段II是从FET 106关断并且能量从变压器105释放到其次级侧时开始的时间段。在时间段II期间，在与FET 106处于接通时的方向相反的方向上，在次级绕组Ns中出现电压。换句话说，Ns1端子处的电压高于Ns2处的电压。

向同步整流FET 108的二极管128施加正向电压，并且FET108接通。向次级侧电解电容器107充电的电流从变压器105的次级绕组Ns的Ns1端子开始流动，通过电容器107的正端子和负端子，还通过同步整流FET 108的源极和漏极，并且向次级绕组Ns的Ns2端子流动。向次级侧流动的电流Is随着存储在变压器105中的能量的释放而减小，并且当从变压器的能量释放结束时，该电流变成0A(0安培)。

当以t表示向次级侧流动的电流达到0A时的时间，以Ilp表示在初级侧FET 106关断之前流动的电流，以Ls表示次级侧感应系数，并且以Vo表示次级侧电压时，获得Vo×t＝Is×Ls。在这种情况下，Is＝n1/n2×Ilp。向次级绕组Ns和同步整流FET 108流动的电流随着时间t的经过变成0A。

如果同步整流FET 108在此后持续处于接通，则电流从次级侧电容器107的正端子向次级绕组Ns的Ns1端子和Ns2端子流动，并且从同步整流FET 108的漏源沟道向次级侧电容器107的负端子流动。因此，施加次级侧电容器107的电压作为次级绕组Ns的电压，因而出现通过将施加于次级绕组(Ns)的电压乘以绕组匝数的比而得到的初级绕组(Np)的感应电压。因此，好象保持回扫(fly-back)电压一样。换句话说，当以Vo表示次级侧电容器107的电压时，初级绕组Np中出现的电压为Vo×n1/n2。因此，初级侧FET 106的漏源电压为E+Vo×n1/n2。

在FET 106处于接通并且同步整流FET 108处于关断的时间段期间，在同步整流FET 108中，漏极电压高，并且源极电压低。当初级侧FET 106处于关断并且在向次级侧电容器107充电的方向上在次级绕组Ns中感生电压和电流时，同步整流FET 108的二极管128接通。此时，施加于FET 108的漏极端子的电压与如图2中的波形206所示的Ns2端子处的电压相同。

二极管121的阴极端子和二极管120的阴极端子分别与同步整流FET 108的源极端子和漏极端子连接。当电流向FET 108流动时，FET 108的电压下降导致阴极电压变化。包括电阻114和晶体管117的恒流源电路与二极管120连接，并且包括电阻115和晶体管118的恒流源电路与二极管121连接。其中一个恒流源电路提供根据包括电阻111～113和晶体管119的恒压电路、以及二极管120的阴极电压所设置的电流。另一恒流源电路提供根据同一恒压电路和二极管121的阴极电压所设置的电流。通过电阻109将前一恒流电路的电流转换成输入至比较器122的负端子的电压，并且通过电阻110将后一恒流电路的电流转换成输入至比较器122的正端子的电压。

图3示出在同步整流FET 108两端的电压是作为二极管128的正向电压的Vf2时并且通过比较器122的输出接通同步整流FET时的电压波形。同步整流FET 108的漏源电压是漏源电阻值×Is。图3示出此时同步整流FET 108的漏极和源极之间的电压波形302。电流波形303表示此时同步整流FET 108中流动的电流。在电流波形303中，将电流从FET 108的源极向漏极流动的方向指定为正侧。

如波形303所示，由于电流Is随着时间的经过达到0A，因而FET 108的漏源电压也达到0V。例如，如果假定处于接通状态的FET 108的漏源电阻为10mΩ，并且特定时间的电流为1.0A，则FET 108两端的电压为10mV，接近比较器的偏移电压。如果假定比较器以±10mV工作，则同步整流FET 108在如图3的波形305所示的Isoff1和Isoff2之间的电压值处关断。该波形305中的时间ta表示同步整流FET 108的关断定时的范围。

如果在波形305的时刻a处通过Isoff1的电流使比较器工作，则FET 108的二极管在晚于时刻a的时刻导通。在这种情况下，FET 108两端的电压升高到二极管128的正向电压Vf2，并且FET108的损耗增大且其效率降低。此时FET 108两端的电压如图3的波形304所示(在Vfet1和Vfet2之间向次级侧释放能量)。通过该波形可知，当FET 108关断时(在时刻a时)，FET 108两端的电压升高到Vf。

如果比较器工作速度慢，则在波形305中的时刻b关断FET108。在FET 108中流动负方向上的电流Isoff2。换句话说，电流从次级侧电容器107向次级绕组Ns流动。该电流在FET 106关断时流过初级侧FET 106的体二极管(未示出)，并且变成从变压器105的初级绕组向初级电解电容器104流动的无功电流，因而造成了效率降低。与图2中的波形206相同的图3中的波形301是施加于同步整流FET 108的电压。

下面说明根据本典型实施例的电压-电流转换和电流-电压转换的系统的具体操作。如上述说明所述，假定处于接通状态的FET 108的漏源电阻为10mΩ并且电流为1.0A。如果电阻113两端的电压为1.0V，并且二极管120和121的正向电压均为0.6V，则晶体管119的Vbe(基极发射极电压)和晶体管118和117的Vbe相互抵消，并且晶体管119的基极电压表现为晶体管117和118的基极电压。因此，电阻114两端的电压为0.41V，并且电阻115两端的电压为0.40V。

如果电阻114、115均为10kΩ2，则电阻114中流动41μA的电流，并且电阻115中流动40μA的电流。如果电阻109、110均为80kΩ，则电阻109两端的电压为3.28V，并且电阻110两端的电压为3.2V，因此比较器的输入端子之间的电压差为80mV。当电流下降并且变成0.125A时，比较器的输入端子之间的电压为10mV，该电压相当于该电路中没有插入电压-电流转换电路和电流-电压转换电路时的电压。换句话说，电压增益高达8倍。

在图3的波形306中，根据本典型实施例的同步整流FET 108处于关断的电流范围为tb。如图3的波形306所示，比较器122工作的最大电流Isoff1和最小电流Isoff2之间的电流宽度窄。即使以大的电流(换句话说，较早)接通比较器122，使电流在同步整流FET 108的二极管128中流动的时间段也短，并且电流量小，因而效率不会下降太大。即使当以小的电流(较晚)接通比较器128时，也减少了无功电流，因此可以减小效率下降。

当比较器122进行反转操作时，同步整流FET 108关断，从而切断变压器105的Ns2端子，结果发生由变压器中的能量以及变压器、初级侧FET 106和同步整流FET 108的浮动电容引起的谐振。在本典型实施例中，通过与变压器105的次级绕组Ns的Ns2端子连接的二极管125和电容器126生成比较器122的电源电压。因此，与使用次级侧的输出电压作为电源的情况相比，可以更快速地使比较器122工作并且可以扩展低压工作时比较器122的同相输入范围。例如，当对于比较器的电源使用电源的输出电压3.3V时，由于比较器的输入端子的可能工作范围通常为电源电压-1.5V，因而直到最大1.8V的输入，比较器都可以工作。在该条件下，不能增大电流-电压转换电路的增益。另一方面，当使用电源的输出电压3.3V，并且来自Ns2端子的电源电压为10V时，直到最大8.5V的输入，比较器都可以工作。

作为基准电压生成电路的与电阻113并联连接的二极管129被设置在同步整流FET 108的输出侧(负载侧)。在该结构中，当电源的输出电压在正常模式下的24V和待机模式(低负载)下的3.3V之间大幅变化时，即使电流检测值改变，FET 108也能维持稳定工作。换句话说，通过在正常模式下输出电压为24V时增大从次级侧向初级侧的再生电流，在临界模式或连续模式下减少初级侧FET 106的开关损耗，从而提高效率。可以进行操作，以最小化在输出电压为3.3V时的再生电流从而减少无功电流，并且提高低负载下的不连续模式时的效率。下面说明该操作的例子。

在输出3.3V时，通过电阻的分压设置电流基准。由于电阻间的分压，该电阻(分压电阻)的电压在输出电压改变时发生改变。如果与该电阻并联连接二极管，则当电阻两端的电压增大并且变得高于二极管的正向电压Vf时，电阻两端的电压被箝位至电压Vf，即使电源电压进一步升高，基准电流也停止改变。在该条件下，在诸如输出3.3V时等的待机模式下(低负载)的低电压输出状态下，最小化从次级侧电容器向变压器105的次级绕组Ns的再生操作，但是，在输出诸如24V等的高电压时，进行再生操作。通过该结构，可以提高效率。不必说，为能够进行稳定工作，可以使用分路调节器(shunt regulator)或齐纳二极管(zener diode)以获得基准电压。

电流检测精度受到本典型实施例中所使用的晶体管117、118的Vbe(基极-发射极电压)的变化以及二极管120、121的正向电压Vf的变化的极大影响。因此，使用具有高配对特性(具有类似特性的元件)的晶体管和二极管。当被装配在同一IC中时，可以使它们以类似方式工作。如果使用作为同一IC封装中所包括的元件而生产的成对晶体管和成对二极管，在使用它们时可以认为它们具有相同值。如上所述，在本典型实施例中，由于以图1所示的电路结构形成电源设备，因而在输出3.3V时的待机模式下(低负载)以及在输出24V时的正常模式下，电源设备都可以表现出提高的效率和稳定的工作。

接着说明本发明的第二典型实施例。图4示出根据第二实施例的电路结构。在图4中，AC电源(未示出)用于接收商业AC电源。省略与第一典型实施例相同的块的说明，并且下面说明第二典型实施例的操作特征。

图4所示的电路包括初级电解电容器104、变压器105和MO SFET(以下称为FET 106)。变压器105的初级绕组Np具有与初级电解电容器104的正端子连接的Np1端子和与FET 106的漏极端子连接的Np2端子。当以正电压与Np1连接并且负电压与Np2连接的方式向初级绕组Np施加电压并且电流流动时，在次级绕组Ns中，Ns2端子处出现正电压，并且Ns1端子处出现负电压。

次级侧电解电容器107的正端子与次级绕组Ns的Ns1端子连接。对于同步整流FET，使用N沟道FET，将该FET的源极端子与电解电容器107的负端子连接，并且将其漏极端子与次级绕组Ns的Ns2端子连接。该电路包括电阻109～116、NPN晶体管117、118和PNP晶体管119。

该电路还包括二极管120、121、125、比较器122、电阻123和电容器126。二极管128(还被称为体二极管)被内置或被从外部添加到同步整流FET 108。在本典型实施例中添加电阻124和PNP晶体管127。其它新添加的部分有电阻424、425、426、427、428、429、430、431和432、NPN晶体管433、434、435、二极管436以及电容器437。

变压器中的次级绕组Ns的Ns2端子与二极管125的阳极连接，并且二极管125的阴极与电容器126的正端子连接，并且还与晶体管127的发射极连接。电容器126的负端子与对变压器的次级绕组的输出进行了整流之后的端子连接，但是可以与接地端子(同步整流FET的源极端子)连接。晶体管127的基极端子通过电阻124与二极管125的阳极端子连接。

在图4中，当初级侧FET 106接通时，与变压器的次级绕组Ns的Ns1端子相比，在Ns2端子处生成较高电压。通过将施加于变压器的初级绕组Np的电压乘以初级绕组和次级绕组之间的绕组匝数的比，获得该电压。利用FET 106处于接通期间次级绕组处出现的电压，二极管125导通，从而使得电容器126两端的电压升高。此时，晶体管127的基极处于与次级绕组的Ns2的电压相同的电压，该电压比晶体管127的发射极端子处的电压低二极管125的正向电压的量，因此晶体管127不导通。当初级侧FET106关断时，变压器的次级绕组的Ns2端子处的电压变得低于Ns 1端子处的电压。此时，由于二极管125处于关断，因而晶体管127的发射极端子处的电压保持不变，并且晶体管125的基极电压下降，从而关断晶体管127。

当晶体管127接通时，通过分压在电阻430、431处产生电压。由于被设置成电阻430处的电压高于电阻431处的电压，因而晶体管435的基极电压高于晶体管434的基极电压。因此，晶体管435接通并且晶体管433关断，并且同步整流FET 108接通。由晶体管434和晶体管435形成触发器。当比较器122工作时，通过电容器437和二极管436提供信号以保持晶体管435的基极电压在固定时间内处于低电平。当晶体管435关断时，晶体管434接通，从而使得晶体管435的基极电压保持低电平，因而晶体管435的集电极端子处于高电平。

当晶体管435的集电极电压变成高电平时，晶体管433接通，并且FET 108的栅极电压变成低电平。因而，在变压器的次级绕组Ns的Ns2端子电压升高时，获得同步整流控制电路的电源，并且在变压器的次级绕组Ns的Ns1端子电压升高时，同步整流FET 108接通。当检测到FET 108的电流接近0A时，FET 108关断。包括晶体管434、435和433的电路用作第二电压-电流转换电路，并且包括电阻424、425的电路用作第二电流-电压转换电路。通过这些转换电路可以使得FET能够在比较器的工作不延迟的情况下接通。

如上所述，在使用图4所示的电路结构的第二典型实施例中，在向用于同步整流的FET施加电压的同时，FET可以接通。换句话说，FET工作不受比较器的工作延迟的影响。因此，可以减少同步整流期间导致的损耗，并且可以提高电源的效率。

说明本发明的第三典型实施例。图5示出第三实施例的电路结构。省略对与第一典型实施例相同的块的说明，并且下面说明第三典型实施例的操作特征。

在变压器501中包括次级绕组Ns。次级绕组Ns的Ns1端子被连接到次级侧电容器502的正侧。负载503与同步整流FET 504连接。图5中的电路包括电阻506、508、509、513、518和520、电源505、二极管507、510和516、OP放大器511、512、比较器514以及触发器515。该电路还包括电容器517、晶体管519和同步整流FET 504的内置或外部连接的二极管521(通常将内置二极管称为体二极管)。

在第三典型实施例中，OP放大器的输入端子与输出电压V1的电源505连接。OP放大器511的另一输入端子通过电阻506和二极管507与同步整流FET 504的次级绕组Ns连接。换句话说，检测从次级绕组侧向同步整流FET 504的输入侧的电压，并且将该电压转换成电流。将电压V1施加于电阻506以调整OP放大器的输出电压，从而可以使得输入端子的电压是与输出电压相同的电平。因此，当指定电阻508的电阻值为R508，指定电阻506的电阻值为R506，指定处于接通状态的同步整流FET 504的漏源电阻为Rdon(Ω)，以I(A)表示从电容器502的负端子向变压器501的Ns2绕组流动的电流，并且以Vf1表示二极管507的正向电压时，通过下面的公式(1)表示OP放大器511的输出电压Vo1。

Vo1＝(V1-Vf1+I×Rdon)×(R506+R508)/R506(V)...(1)

另一方面，通过下面的公式(2)表示OP放大器512的输出电压。

Vo2＝(V 1-Vf2)×(R513+R509)/R513(V).......(2)

其中，R513和R509是电阻513、509的电阻值，并且Vf2是二极管510的正向电压。

通过电阻508、506、513和509放大电压，并且将OP放大器的输出，换句话说，将通过电流-电压转换所获得的输出输入给比较器514。通过电阻520连接二极管507的阳极端子和二极管510的阳极端子，并且即使在反转次级绕组电流或FET 504接通时Ns2端子的电压升高高于电容器502的负端子电压，也保持该连接。在Ns2端子的电压升高时，使用二极管507保护OP放大器或者不允许无用电流流动。如果不存在与电压升高有关的任何问题，则可以省略二极管507。使用二极管510确保在使用二极管507时生成的正向电压的平衡。如果不需要二极管507，则可以省略二极管510。

二极管516的阳极端子与次级绕组Ns的Ns2端子连接。二极管516的阴极端子与电容器517连接，并且电容器517的另一端子与变压器501的次级绕组Ns的Ns1端子连接。通过在初级侧FET(未示出)处于接通时所生成的电压向电容器517充电。二极管516的阴极端子与晶体管519的发射极端子连接，并且晶体管519的基极端子与二极管516的阳极端子连接。当初级侧FET(未示出)关断时，Ns2的电压开始下降，并且晶体管519接通，从而向触发器515提供电压。响应于用作为电源或定时信号的该电压，触发器515工作以接通同步整流FET 504。

触发器515还工作以响应于比较器514的输出关断同步整流FET。从晶体管519向触发器515供电。在一些其它电路结构中，可以从电容器502的端子电压(电源的输出电压)供电。可选地，可以从晶体管519的发射极供电。对于比较器514的电源，尽管在第三典型实施例中使用电容器502的端子电压，但是可以从晶体管519的发射极供电。在第三典型实施例中，电容器517的负端子与Ns1端子连接，但是可以与电容器502的负端子连接。

如上所述，在第三典型实施例中，通过使用图5中的电路结构，类似于第一典型实施例，在低负载(输出3.3V)和正常模式(输出24V)下都可以提高效率并且确保稳定工作。

说明本发明的第四典型实施例。图6示出根据第四典型实施例的电路结构。图6示出以基准电源替换第二典型实施例的第二电压-电流转换电路和第二电流-电压转换电路(图4)的电路结构。换句话说，通过使用恒压源605和电阻509给出比较器的阈值电压，并且同时，通过电阻610、612之间的分压向第一电压-电流转换块的电流源给出作为基准的电压。

在第一电压-电流转换块的OP放大器611中，改变输出电压，以使得与电阻606连接的输入端子处的电压可以是与通过电阻610、612之间的分压所出现的电压相同的电平。例如，如果电阻612的电压为1.0V，并且二极管607的Vf为0.6V，则以与0.4V+同步整流FET 604中的电压降相对应的量向电阻606施加电压。如果电阻606的电阻值是10kΩ，并且同步整流FET 604中电压降为0.1V，则向电阻606施加0.5V电压，从而流动50μA的电流。由于该电流还向电阻608流动，因而，如果R608为100kΩ，则向R608施加5.0V。换句话说，OP放大器的输出电压为5.4V。

当电阻608的电阻值被指定为R608，并且电阻606的电阻值被指定为R606时，电压OP放大器输出比输入电压高(R608+R606)/R606的量的电压。作为比较器的该电压和预定值之间的比较结果，同步整流FET 604关断。如果同步整流FET的电压为10mV，则根据上述计算，电阻606两端的电压为0.41V，电流为41μA，并且电阻R608的电压为4.1V。因此，OP放大器的输出电压为4.5V。

当同步整流FET 604关断，并且次级绕组Ns的Ns2端子的电压升高时，导致二极管607关断，流过电阻606的电流通过电阻620向电容器602的负端子流动。例如，如果对于电阻620使用比电阻606高9倍的电阻，则当向电阻620、606施加0.4V时，4.0μA的电流流过电阻620、606，并且电阻R608两端的电压为0.4V。因此，OP放大器的输出电压为0.8V，并且在同步整流FET 604关断时不会发生任何问题。

当电源设备设置有使用低负载的待机模式和使用正常负载的正常模式时，可以配置下面的电路：电阻612与包括电阻和晶体管(或FET)的串联电路连接，或者对基准电压605设置改变基准电压的电路，以使得基于工作模式改变信号或负载电流的大小来改变用于关断同步整流FET的定时。在待机模式下，在同步整流FET的电流变成0A时，同步整流FET可以关断。在正常负载模式下，或者当负载电流大时，当同步整流FET的电流是负的，换句话说，在电流开始从次级侧电容器602的正端子向变压器601的次级绕组的Ns1端子流动之后，同步整流FET可以关断。在该结构下，在初级侧FET正以临界模式或连续模式工作时，当初级侧FET接通时，反转导通二极管允许再生电流流动以保护FET。换句话说，可以减少初级侧的开关损耗，并且可以使得电源高效率地进行工作。

图7和8示出如上所述配置的电路的例子。在图7中，检测电流检测电阻721的电压，并且通过使用比较器722和FET 723改变阈值。在图7中，直接检测电流检测电阻两端的电压，但是可以形成桥电路，并且可以检测电阻两端的电压。图8示出下面的电路结构，在该电路结构中，从电源外部输入在改变模式时所生成的信号821，并且通过FET 822切换阈值。被配置成与模式变换同时或者在从装置开始切换模式时开始经过了预定时间之后，输入阈值切换信号。

图9示出这样的电路结构，在该电路结构中，当电源在正常模式或待机模式下改变输出电压时，通过使用电阻921、922检测输出电压，并且通过FET 924和电阻923改变比较器的基准电压值或者改变电压-电流转换电路的基准电压值。在上述方式下，改变用于关断同步整流FET的定时。可以修改该电路结构，以通过改变阈值来改变用于关断同步整流FET的定时。

类似于第一典型实施例，在第四典型实施例中，如果使用图6～9中的任一电路结构，则在输出3.3V时的低负载工作和在输出24V时的正常工作下都可以提高同步整流效率。而且，可以通过减少初级侧的开关损耗使电源高效率地工作。

根据第一至第三典型实施例的电流谐振电源可用作为诸如激光束打印机、复印机和传真机等的图像形成设备的低压电源。可以使用该电源设备向这些图像形成设备中的控制器供电，并且还可以应用于向用于驱动输送辊以输送记录薄片的电动机供电。

图11A示出作为图像形成设备的例子的激光束打印机的示意性结构。激光束打印机200包括作为图像形成块211中的用于形成潜像的图像承载构件的感光鼓213和用以显影感光鼓上的潜像的图像显影单元212。将感光鼓213上显影的调色剂图像转印到从盒216提供的作为记录介质的薄片(未示出)。通过定影单元214定影被转印到薄片上的调色剂图像，并且将薄片排出到托盘215。图11B示出从电源到图像形成设备的控制器300的电源线。可以应用电流谐振电源向CPU 310中的控制器供电来控制图像形成操作，并且还可以被用作作为图像形成处理的驱动器的电动机312、313的低压电源。向控制器300提供3.3V，并且向电动机提供24V。例如，电动机312驱动输送辊以输送薄片，并且电动机313驱动定影单元214。

上述电流谐振电源不局限于图像形成设备中的使用，并且可被用作为其它电子装置的低压电源。

尽管参考典型实施例说明了本发明，但是应该理解，本发明不局限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有修改、等同结构和功能。

Claims

1.一种电源设备，包括：

整流单元，用于对输入的脉冲电压进行整流；

开关单元，其与所述整流单元并联连接，并且用于对所述脉冲电压进行整流；

电压-电流转换单元，其被设置在所述开关单元的脉冲电压输入侧，并且用于将所述开关单元的输入端子电压转换成电流；

电流-电压转换单元，用于将从所述电压-电流转换单元输出的电流转换成电压；以及

比较器单元，用于根据从所述电流-电压转换单元输出的电压，控制所述开关单元的操作。

2.根据权利要求1所述的电源设备，其特征在于，还包括生成单元，所述生成单元被设置在所述开关单元的脉冲电压输出侧。

3.根据权利要求2所述的电源设备，其特征在于，所述生成单元包括被设置在所述开关单元的脉冲电压输出侧的第二电压-电流转换单元和用于将从所述第二电压-电流转换单元输出的电流转换成电压的第二电流-电压转换单元。

4.根据权利要求1所述的电源设备，其特征在于，由所述脉冲电压接通所述开关单元，并且由所述比较器单元的输出关断所述开关单元。

5.根据权利要求1所述的电源设备，其特征在于，所述电源设备具有正常模式和待机模式，其中，所述待机模式下的输出电压小于所述正常模式下的输出电压，并且响应于所述正常模式和所述待机模式之间的转换，改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

6.根据权利要求1所述的电源设备，其特征在于，当负载中的电流大于阈值时，改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

7.根据权利要求1所述的电源设备，其特征在于，所述电源设备具有正常模式和待机模式，其中，所述待机模式下的输出电压小于所述正常模式下的输出电压，并且所述电源设备还包括第一单元和第二单元，所述第一单元用于响应于所述正常模式和所述待机模式之间的转换而改变输出电压，所述第二单元用于根据所述第一单元的输出电压而改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

8.根据权利要求1所述的电源设备，其特征在于，所述整流单元包括所述开关单元中的寄生二极管。

9.根据权利要求1所述的电源设备，其特征在于，还包括变压器，其中，所述比较器单元将利用整流单元和电容器对如下电压进行整流所获得的电压用作为电源，该电压是在所述变压器的初级侧的开关单元接通时在所述变压器的次级侧所生成的。

10.一种图像形成设备，包括：

图像形成单元，用于在记录材料上形成图像；

控制单元，用于控制所述图像形成单元的操作；

电源单元，用于向所述控制单元提供电压；

其中，所述电源单元包括：

整流单元，用于对输入的脉冲电压进行整流；

11.根据权利要求10所述的图像形成设备，其特征在于，所述电源单元还包括生成单元，所述生成单元被设置在所述开关单元的脉冲电压输出侧。

12.根据权利要求11所述的图像形成设备，其特征在于，所述生成单元包括被设置在所述开关单元的脉冲电压输出侧的第二电压-电流转换单元和用于将从所述第二电压-电流转换单元输出的电流转换成电压的第二电流-电压转换单元。

13.根据权利要求10所述的图像形成设备，其特征在于，由所述脉冲电压接通所述开关单元，并且由所述比较器单元的输出关断所述开关单元。

14.根据权利要求10所述的图像形成设备，其特征在于，所述电源单元具有正常模式和待机模式，其中，所述待机模式下的输出电压小于所述正常模式下的输出电压，并且响应于所述正常模式和所述待机模式之间的转换，改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

15.根据权利要求10所述的图像形成设备，其特征在于，当负载中的电流大于阈值时，改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

16.根据权利要求10所述的图像形成设备，其特征在于，所述电源单元具有正常模式和待机模式，其中，所述待机模式下的输出电压小于所述正常模式下的输出电压，并且所述电源单元还包括第一单元和第二单元，所述第一单元用于响应于所述正常模式和所述待机模式之间的转换而改变输出电压，所述第二单元用于根据所述第一单元的输出电压而改变用于操作所述比较器单元的定时或者改变用于操作所述比较器单元的基准电压。

17.根据权利要求10所述的图像形成设备，其特征在于，所述整流单元包括所述开关单元中的寄生二极管。

18.根据权利要求10所述的图像形成设备，其特征在于，所述电源单元还包括变压器，其中，所述比较器单元将利用整流单元和电容器对如下电压进行整流所获得的电压用作为电源，该电压是在所述变压器的初级侧的开关单元接通时在所述变压器的次级侧所生成的。