CN102055432B - 高频模块 - Google Patents
高频模块 Download PDFInfo
- Publication number
- CN102055432B CN102055432B CN201010521650.2A CN201010521650A CN102055432B CN 102055432 B CN102055432 B CN 102055432B CN 201010521650 A CN201010521650 A CN 201010521650A CN 102055432 B CN102055432 B CN 102055432B
- Authority
- CN
- China
- Prior art keywords
- electrode
- cloth line
- grounding electrode
- duplexer
- public terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004744 fabric Substances 0.000 claims description 84
- 238000009434 installation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 3
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 28
- 238000002955 isolation Methods 0.000 description 11
- 238000010276 construction Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 102100036490 Protein diaphanous homolog 1 Human genes 0.000 description 4
- 101710158942 Protein diaphanous homolog 1 Proteins 0.000 description 4
- 102100036469 Protein diaphanous homolog 2 Human genes 0.000 description 4
- 101710158950 Protein diaphanous homolog 2 Proteins 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Transceivers (AREA)
Abstract
本发明提供一种由层叠基板所形成的高频模块,在该高频模块中实现维持双工器的独立端子之间较高隔离的结构。层叠基板(10)的表面安装有双工器元件(101)及匹配元件(102)。在接近于表面的A层中,形成有与双工器元件(101)的独立端子相连接的独立端子侧布线电极(21)。在位于A层的下层一侧的B层、C层中,分别形成有接地电极(11A、11B)。在与A层隔着B层和C层而相对的D层中,形成有双工器元件(101)的公共端子以及与匹配元件(102)的一端相连接的公共端子侧布线电极(22)。在位于D层的下层的E层中,形成有与匹配元件(102)的另一端相连接的接地电极(12)。
Description
技术领域
本发明涉及一种具有将一个天线与发送系统电路和接收系统电路相连接的结构的高频模块。
背景技术
以往,作为高频模块,已设计出各种具有将一个天线与发送系统电路和接收系统电路或多个收发系统电路相连接的结构的模块。在这种高频模块中,与天线相连接的两个电路(以下,为了进行说明,将示出发送系统电路和接收系统电路的情况)经由双工器或开关IC与天线相连接。这里,在使用双工器的情况下,高频模块具备与天线相连接的公共端子、以及分别与发送系统电路和接收系统电路相连接的独立端子。该双工器包括:例如,将发送信号频带作为通频带的第一SAW滤波器、以及将接收信号频带作为通频带的第二SAW滤波器。而且,采用以下结构:即,第一SAW滤波器配置于发送系统的独立端子和公共端子之间,第二SAW滤波器配置于接收系统的独立端子和公共端子之间。
另外,在这种高频模块中,用于对与公共端子相连接的天线等外部电路和双工器进行阻抗匹配的匹配电路被设置成与公共端子相连接。
而且,如专利文献1所示,这种高频模块通过层叠电路模块来实现。在该高频模块中,双工器是独立的电路元件,安装在构成层叠电路模块的层叠基板上。另外,匹配电路通过层叠基板上所形成的电极图案,形成于层叠基板内,或者安装形成于基板表面。这里,这些双工器和匹配电路的安装位置或形成位置附近的层上通常会有公共接地电极,双工器和匹配电路与该公共接地电极相连接。
专利文献1:日本专利特开2003-163570号公报
发明内容
然而,上述结构会产生如下所示的问题。图5是用于说明包含专利文献1的结构的现有高频模块的结构所产生的问题的侧面剖视图。
在图5(A)所示的现有高频模块1H中,双工器101的公共端子一侧的布线图案22H与独立端子一侧的布线图案21H位于同一层,且彼此相接近。因此,这两个布线图案21H和22H会发生电磁耦合。从而,从双工器101的公共端子流向匹配元件102的信号经由布线图案22H、21H,会泄漏到双工器101的独立端子一侧。另外,由于公共接地11H与布线图案21H相接近并相对,因此这两个公共接地11H和布线图案21H也会发生电磁耦合。从而,从双工器101的公共端子经由匹配元件102流向接地的信号经由公共接地11H和布线图案21H,也会泄漏到双工器101的独立端子一侧。
另外,在图5(B)所示的现有高频模块1H中,由于双工器101的公共端子一侧的布线图案22H’和独立端子一侧的布线图案21H夹着公共接地11H沿层叠方向分开配置,因此不会因在同一层内而发生耦合。然而,公共接地11H与布线图案21H之间会发生如图5(A)所示的耦合。另外,在图5(B)的结构中,由于公共接地11H与布线图案22H’相接近并相对,因此这两个公共接地11H和布线图案22H’会发生电磁耦合。从而,从双工器101的公共端子流向匹配元件102的信号依次经由布线图案22H’、公共接地11H、以及布线图案21H,会泄漏到双工器101的独立端子一侧。
因此,在现有的结构中,例如,从双工器101的发送侧的独立端子输入而输出至公共端子的发送信号会泄漏到接收侧电路,从而,即使双工器101的独立端子之间有规定的隔离,高频模块的发送电路一侧与接收电路一侧之间的隔离也会降低。
本发明的目的在于,在包括双工器和连接于该双工器的公共端子一侧的匹配电路且由层叠基板实现的高频模块中,实现能在双工器的独立端子之间维持较高隔离的结构。
(1)本发明涉及一种高频模块,所述高频模块由安装有双工器、并安装有匹配电路或以电极图案形成有匹配电路的层叠基板所形成,包括双工器和匹配元件,所述双工器包括公共端子和分别经由不同滤波器与该公共端子相连接的多个独立端子,所述匹配元件与所述双工器的所述公共端子相连接。构成所述高频模块的层叠基板包括独立端子侧布线电极、公共端子侧布线电极、第一接地电极、以及第二接地电极。独立端子侧布线电极由形成于层叠基板的预定层中的电极图案所构成。公共端子侧布线电极由形成于层叠基板的与独立端子侧布线电极不同的层中的电极图案所构成。第一接地电极和第二接地电极分别形成于层叠方向上形成有所述公共端子侧布线电极的层与形成有独立端子侧布线电极的层之间的多个层中。
在该结构中,由于双工器的公共端子侧布线电极与独立端子侧布线电极形成于层叠基板的不同层中,因此可以防止这些电极在同一层内发生耦合。而且,即使存在公共端子侧布线电极和独立端子侧布线电极分别与不同接地电极相耦合的关系,接地电极也不会互相发生电磁耦合而传输高频信号。因而,通过在形成有公共端子侧布线电极的层与形成有独立端子侧布线电极的层之间设置多个接地电极层,可以防止公共端子侧布线电极与独立端子侧布线电极通过公共接地电极而发生耦合。由此,对于高频模块,可以防止与各个独立端子相连接的外部连接用端子之间的隔离降低。
(2)另外,本发明的高频模块的公共端子侧布线电极是连接公共端子和匹配电路的电极图案。
在该结构中,作为可以防止发生耦合的公共端子侧布线电极的具体例子,示出了连接双工器的公共端子和匹配电路的布线图案。
(3)另外,本发明的高频模块的公共端子侧布线电极是将匹配电路与接地电极相连接的电极图案。
在该结构中,作为可以防止发生耦合的公共端子侧布线电极的具体例子,示出了与匹配电路的接地相连接的布线图案。
(4)另外,本发明的高频模块的与公共端子和匹配电路相连接的电极图案形成于层叠基板的所述双工器的安装面、或该双工器的安装面与第一接地电极及第二接地电极的中间层中。
在该结构中,示出了高频模块的具体的结构,通过将连接双工器的公共端子和匹配电路的连接图案设置于双工器的安装面附近,可以缩短连接双工器和匹配电路的布线图案。由此,除了上述作用效果以外,还可以降低通过公共端子的信号的传输损耗。
(5)另外,本发明的高频模块的匹配电路包括安装于层叠基板的安装型电路元件。
在该结构中,示出了上述高频模块的具体结构。而且,通过匹配电路包括安装型电路元件,只要更换该安装型电路元件,就可以变更匹配电路的阻抗,除上述作用效果以外,还能使匹配电路的设计变更变得容易。
(6)另外,与本发明的高频模块的匹配电路相连接的接地电极是不同于第一接地电极和所述第二接地电极的第三接地电极。
在该结构中,示出了上述高频模块的具体结构。而且,若使用这样的匹配电路专用的接地电极,则可以更可靠地防止隔离降低,并可以防止匹配电路的寄生分量(寄生电感及寄生电容)。
(7)另外,本发明的高频模块的匹配电路包括安装于层叠基板的安装型电路元件。安装有该安装型电路元件的安装用连接盘直接与不同于第一接地电极和第二接地电极的第三接地电极相连接。
在该结构中,示出了上述高频模块的具体结构。而且,若使用这样的匹配电路的安装型电路元件专用的接地电极,则可以更可靠地防止隔离降低,并可以防止匹配电路的寄生分量(寄生电感及寄生电容)。
(8)另外,本发明的高频模块的匹配电路包括安装于层叠基板的安装型电路元件,安装有该安装型电路元件的安装用连接盘直接与层叠基板的接地用的外部连接用电极相连接。
在该结构中,示出了上述高频模块的具体结构。而且,若将这样的匹配电路的安装型电路元件直接与层叠基板的接地用的外部连接用电极相连接,则可以进一步可靠地防止隔离降低,并可以防止匹配电路的寄生分量(寄生电感及寄生电容)。
根据本发明,在包括双工器和连接于该双工器的公共端子一侧的匹配电路且由层叠基板实现的高频模块中,可以在双工器的独立端子之间维持较高的隔离。由此,可以实现具有优越的传输特性的高频模块。
附图说明
图1是简要地表示实施方式1的高频模块1的电路结构的电路图、以及表示结构概念的侧面剖视图。
图2是表示实施方式1的高频模块的其他层叠结构的概念的侧面剖视图。
图3是表示实施方式2的高频模块的层叠结构的概念的侧面剖视图。
图4是表示图3(A)所示的层叠基板的更具体的层叠例的图。
图5是用于说明现有高频模块的结构所产生的问题的侧面剖视图。
标号说明
1、1H-高频模块,10、10’、10A、10A’、10A”、10H、10H’-层叠基板,11A、11A’、11B、11B’、11H、12、12’、12H-接地电极,21、21’、21H-独立端子侧布线电极,22、22’、22H、22H’-公共端子侧布线电极,30、30’、30H、31、32、31’、32’、31H、32H、32H’、41、41’、42、42’、42”、41H、42H、43、41H’、42H’-通孔,101-双工器元件,102-匹配元件
具体实施方式
参照附图,对本发明的实施方式1所涉及的高频模块进行说明。图1(A)是简要地表示本实施方式的高频模块1的电路结构的电路图,图1(B)是表示图1(A)所示的高频模块1的结构概念的侧面剖视图。
本实施方式的高频模块1包括开关元件SWIC和双工器DPX。开关元件SWIC包括天线用公共端子、多个RF端子以及驱动电源输入端子。此外,在图1(A)中,只列出了开关元件SWIC的天线用公共端子和多个RF端子的一部分,而省略了其他的端子。开关元件SWIC的天线用公共端子SANT与天线ANT相连接。开关元件SWIC的特定RF端子RF1经由匹配电路MC与双工器DPX的公共端子DANT相连接。
双工器DPX包括一个公共端子DANT和两个独立端子DRF1、DRF2,公共端子DANT与独立端子DRF1之间配置有第一SAW滤波器,公共端子DANT与独立端子DRF2之间配置有第二SAW滤波器。第一SAW滤波器与第二SAW滤波器具有不同的通频带。例如,第一SAW滤波器以该双工器DPX所传输的通信信号的发送信号的频带为通频带,第二SAW滤波器以该通信信号的接收信号的频带为通频带。该双工器DPX由安装于构成后述高频模块1的层叠基板表面的分立型元器件所构成。
匹配电路MC包括连接开关元件SWIC的RF端子RF1与双工器DPX的公共端子DANT的信号线、以及由连接在该信号线与接地之间的电感器L所构成的匹配元件。对各元件的值进行设定,使得匹配电路MC在经由双工器DPX进行传输的通信信号的频带中,在位于双工器DPX的天线一侧的开关元件SWIC与双工器DPX的公共端子DANT之间进行阻抗匹配。
作为匹配元件的电感器L可以是与双工器DPX相同的分立型元器件,也可以是形成于层叠基板内的电极图案。以下所示的是分立型元器件的情况。此外,若采用这样的分立型元器件,则由于只要更换所安装的电感器L就能变更匹配电路的阻抗,因此可以容易地对匹配电路MC进行规格变更。
这样的高频模块1通过图1(B)所示的层叠基板10以及安装于层叠基板10的表面的分立型元器件来实现。此外,在图1(B)中,省略了开关元件SWIC以及与之相连接的电极图案的相关图示。
层叠基板10由多层介质层层叠而成,在各介质层中,形成有用于构成上述高频模块1的电路的电极图案。
层叠基板10的表面形成有用于安装作为双工器DPX的分立型元器件101(以下简称为双工器元件101)和作为电感器L的分立型元器件102(以下简称为匹配元件102)的安装连接盘、以及预定的布线图案。而且,双工器元件101和匹配元件102分别安装于预定的安装连接盘。
在接近于表面的A层中,形成有独立端子侧布线电极21,该独立端子侧布线电极21经由通孔31,与形成于表面的双工器元件101用的独立端子用连接盘相连接。
在相对于表面位于A层的下层一侧的B层中,形成有接地电极11A(相当于本发明的“第一接地电极”)。以至少包含具有独立端子侧布线电极21的范围的形状形成该接地电极11A。由此,独立端子侧布线电极21与接地电极11A以预定间隔相对,可以将独立端子侧布线电极21的阻抗设为合适的预定值。
在相对于表面位于B层的下层一侧且与B层相接近的C层中,形成有接地电极11B(相当于本发明的“第二接地电极”)。形成该接地电极11B,使其至少包含形成有后述D层的公共端子侧布线电极22的范围,并且也包含形成有上述独立端子侧布线电极21的范围。
在相对于表面位于C层的下层一侧的D层中,形成有公共端子侧布线电极22。这里,由于与该公共端子侧布线电极22的形成位置相对应的C层中形成有接地电极11B,因此公共端子侧布线电极22与接地电极11B以预定间隔相对,可以将公共端子侧布线电极22的阻抗设为合适的预定值。
公共端子侧布线电极22的一端经由通孔32,与形成于表面的双工器元件101用的公共端子用连接盘相连接。另一方面,公共端子侧布线电极22的另一端经由通孔41,与形成于表面的匹配元件102用的一个连接盘相连接。
在相对于表面位于D层的下层且位于层叠基板10的底面附近的E层中,在俯视层叠基板10时大致整个面形成有接地电极12(相当于本发明的“第三接地电极”)。接地电极12经由通孔42,与形成于表面的匹配元件102用的另一个连接盘相连接。
层叠基板10的底面上形成有外部连接用电极90,例如如图1(B)所示,经由通孔30,与所述独立端子侧布线电极21相连接。
通过采用这样的结构,在双工器元件101的独立端子一侧和双工器元件101的公共端子一侧即匹配元件102一侧,没有与独立端子侧布线电极21及公共端子侧布线电极22相接近的公共接地电极。由此,可以防止信号如图5所示的现有结构中所产生的泄漏那样,从双工器元件101的公共端子一侧经由公共接地电极泄漏到独立端子一侧。
另外,通过采用这样的结构,在独立端子侧布线电极21和公共端子侧布线电极22之间,存在两个接地电极11A、11B。在该结构中,可以认为独立端子侧布线电极21与接地电极11A发生耦合,公共端子侧布线电极22与接地电极11B发生耦合。然而,由于接地电极11A、11B分别形成于不同的层,因此接地电极11A、11B不会发生不需要的耦合而使信号在它们之间发生泄漏。因此,可以防止信号从公共端子侧布线电极22经由接地电极11A、11B泄漏到独立端子侧布线电极21。
由此,例如在图1(A)中,在发送信号从双工器DPX的独立端子DRF1输入,从公共端子DANT输出时,可以防止发送信号经由匹配电路MC等泄漏到双工器DPX的独立端子DRF2一侧。其结果是,对于高频模块1,可以对应于双工器DPX的规格,确保发送侧和接收侧的隔离在较高的状态。
此外,在上述实施方式中,表示了层叠基板10的底面附近的接地电极12经由通孔42直接与匹配元件102用的另一个连接盘相连接的例子。然而,如图2(A)、(B)所示的结构也可以获得与上述图1(B)的结构相同的作用效果。图2(A)、(B)是表示本实施方式的高频模块1的其他层叠结构的概念的侧面剖视图。
由图2(A)所示的层叠基板10’所构成的高频模块1形成有匹配元件102用的另一个连接盘专用的外部连接用接地电极90G。匹配元件102用的另一个连接盘经由通孔42’与外部连接用接地电极90G相连接,而不与接地电极12’相连接。在这样的结构中,具有上述的作用效果,并且,连接在信号线与接地之间的匹配元件102直接与外部连接用接地电极90G相连接。由此,匹配元件102用的另一个连接盘接地,而不使布线图案在层叠基板10’内走线。由此,可以进一步可靠地防止上述隔离的降低,并且可以防止匹配电路的寄生分量(寄生电感及寄生电容)。
另外,由图2(B)所示的层叠基板10”所构成的高频模块1,在与上述D层即形成有公共端子侧布线电极22的层相同的层中,形成有匹配元件102用的另一个连接盘用走线电极23。该走线电极23经由通孔42”与匹配元件102用的另一个连接盘相连接,并经由通孔43与E层的接地电极12’相连接。如上所述,在这样的结构中,没有与公共端子侧布线电极22和独立端子侧布线电极21这两者相接近的公共接地,两重的接地电极11A、11B介于双工器元件101的公共端子一侧的布线图案与独立端子一侧的布线图案之间。由此,可以如上所述地确保隔离。
接着,参照附图说明实施方式2所涉及的高频模块。图3(A)、(B)是表示本实施方式的高频模块1的层叠结构的概念的侧面剖视图。
由于本实施方式的高频模块1除层叠结构不同于实施方式1的高频模块1之外,电路结构及分立型元器件的安装配置都与之相同,因此只对层叠结构进行具体说明。此外,大体上,在实施方式1的层叠结构中,独立端子侧布线电极21形成于比两重接地电极更接近于表面的一侧,公共端子侧布线电极22形成于比两重接地电极更接近于底面的一侧,而在本实施方式的层叠结构中,公共端子侧布线电极22’形成于比两重接地电极更接近于表面的一侧,独立端子侧布线电极21’形成于比两重接地电极更接近于底面的一侧。
在靠近层叠基板10A的表面的A’层中,形成有公共端子侧布线电极22’。公共端子侧布线电极22’的一端经由通孔32′,与形成于表面的双工器元件101用的公共端子用连接盘相连接。另一方面,公共端子侧布线电极22’的另一端经由通孔41’,与形成于表面的匹配元件102用的一个连接盘相连接。
在相对于表面位于A’层的下层一侧的B′层中,形成有接地电极11A′(相当于本发明的“第一接地电极”)。形成该接地电极11A’,使其至少包含形成有A’层的公共端子侧布线电极22’的范围。由此,公共端子侧布线电极22’与接地电极11A’以预定间隔相对,可以将公共端子侧布线电极22’的阻抗设为合适的预定值。另外,形成B’层的接地电极11A’,使其至少包含形成有后述D’层的独立端子侧布线电极21’的范围。
在相对于表面位于B′层的下层一侧且与B′层相接近的C’层中,形成有接地电极11B’(相当于本发明的“第二接地电极”)。以至少包含具有后述D′层的独立端子侧布线电极21’的范围的形状形成该接地电极11B′。由此,独立端子侧布线电极21’与接地电极11B’以预定间隔相对,可以将独立端子侧布线电极21’的阻抗设为合适的预定值。
在相对于表面位于C′层的下层一侧的D’层中,形成有独立端子侧布线电极21’,该独立端子侧布线电极21’经由通孔31’,与形成于表面的双工器元件101用的独立端子用连接盘相连接。
在相对于表面位于D’层的下层一侧且位于层叠基板10A的底面附近的E′层中,在俯视层叠基板10A时大致整个面形成有接地电极12’(相当于本发明的“第三接地电极”)。
层叠基板10A的底面上形成有外部连接用电极90,经由通孔30′,与所述独立端子侧布线电极21’相连接。另外,层叠基板10A的底面上形成有外部连接用电极90G,经由通孔42′,与形成于表面的匹配元件102的另一个连接盘相连接。
图3(B)所示的层叠基板10A’与图3(A)的层叠基板10A的不同点在于,匹配元件102用的另一个连接盘经由通孔42与E’层的接地电极12相连接,其他结构与图3(A)的层叠基板10A相同。
如本实施方式所示那样的结构也能起到与上述实施方式1的层叠结构相同的作用效果。而且,若使用本实施方式的层叠结构,则由于连接双工器元件101与匹配元件102的布线电极配置于安装有这些元件的层叠基板10A的表面的正下方,因此,可以缩短该布线电极的电极长度。由此,可以减少在双工器DPX的公共端子与匹配电路MC之间传输的信号的传输损耗。
另外,图4是表示图3(A)所示的层叠基板的更具体的层叠例的图。此外,图4所示的层叠基板与图3(A)所示的层叠基板10A相比,匹配元件102用的另一个连接盘的接地的连接图案稍有不同,其他结构相同。具体而言,该匹配元件102用的另一个连接盘的接地的连接图案采用与实施方式1的图2(B)的D层相同的结构。
图4的层叠电路基板采用层叠12层介质层的结构。此外,图4是将层叠电路基板的表面的层作为第1层、朝向底面一侧层号增加、且将层叠基板的底面的层作为第12层的层叠图,以下基于该层号进行说明。另外,图4中,各层中所记载的○记号表示导电性的通孔,利用该通孔可确保沿层叠方向排列的各层的电极间的导电性。
在与层叠电路基板的表面相对应的第1层的表面一侧,形成有安装连接盘群,以预定的位置关系安装有作为安装元器件的双工器元件101(双工器DPX)、匹配元件102(电感器L)。此外,在俯视图4的第一层时,安装在左下侧的元器件是所述的开关元件SWIC。
这里,若使用作为分立型元器件的匹配元件102,则只要更换所安装的分立型元器件,就能变更匹配元件102的元件值。由此,可以容易地对包括该匹配元件102的匹配电路MC进行设计变更。
第2层上形成有通孔群。在该通孔群中,包括与所述双工器DPX的公共端子DANT所对应的双工器元件101的公共端子用连接盘Pant相连接的通孔32’。而且,包括与所述双工器DPX的独立端子DRF1所对应的双工器元件101的独立端子用连接盘Ptx相连接的通孔51、和与所述双工器DPX的独立端子DRF2所对应的双工器元件101的独立端子用连接盘Prx相连接的通孔31’。而且,另外还包括与所述匹配元件102的一个连接盘相连接的通孔41’和与匹配元件102的另一个连接盘相连接的通孔42’。
第三层相当于上述的A’层,形成有公共端子侧布线电极22’。该公共端子侧布线电极22’的一端与通孔32’相连接,另一端与通孔41’相连接。另外,在第三层中,形成有走线电极420,其一端与通孔42’相连接,另一端与从第三层向下层延伸的通孔42”相连接。另外,在第三层中,还形成有延续自第二层的通孔31’、51。
在第四层中,形成有延续自第三层的通孔31’、42”、51。
第五层相当于上述的B’层,形成有接地电极11A’。另外,形成有延续自第四层的通孔31’、42”、51,这些通孔不与接地电极11A’相连接。
第六层相当于上述的C’层,形成有接地电极11B’。另外,形成有延续自第五层的通孔31’、42”、51,这些通孔不与接地电极11B’相连接。
在第七层中,形成有延续自第六层的通孔31’、42”、51。
第八层相当于上述的D’层,形成有独立端子侧布线电极21’。独立端子侧布线电极21’的一端与通孔31’相连接,另一端与从第八层向下层延伸的通孔61相连接。另外,在第八层中,还形成有延续自第七层的通孔42”、51。
在第九层中,形成有延续自第八层的通孔42”、51、61。
第十层相当于上述的E’层,形成有接地电极12’。另外,形成有延续自第九层的通孔42”、51、61,这些通孔不与接地电极12’相连接。
在第十一层中,形成有延续自第十层的通孔42”、51、61。
第十二层的背面相当于层叠基板10A的背面,形成有多个外部连接用电极。这些多个外部连接用电极沿层叠基板10A的侧面呈环绕状排列在该侧面的附近。这些外部连接用电极之中,包括与通孔42”相连接的外部连接用接地电极90G、以及与分别导通双工器元件101的独立端子用连接盘Ptx、Prx的独立端子通孔51、61相连接的外部连接用电极90、90’。这里,外部连接用电极90、90’分开配置于层叠基板10A不同的边缘。由此,可以防止这两个外部连接用电极90、90’之间的耦合,从而可以防止外部连接用电极间的泄漏。
此外,在上述说明中,没有对具体的结构进行图示,但作为匹配电路,当在内层电极中形成其他电路元件时,该电路元件可以由位于第五层及第六层的接地电极11A’、11B’与第十层的接地电极12’之间的层中的电极图案所形成。由此,可以确保这些内部形成型的电路元件与分立型元器件之间的隔离。
此外,在上述各实施方式中,表示了利用层叠基板的内层电极来实现公共端子侧布线电极22的结构,但也可以在安装有双工器元件101及匹配元件102的层叠基板的表面形成该公共端子侧布线电极22。
Claims (9)
1.一种高频模块,所述高频模块由安装有双工器、并安装有匹配电路或以电极图案形成有匹配电路的层叠基板所形成,包括双工器和匹配元件,所述双工器包括公共端子和分别经由不同滤波器与所述公共端子相连接的多个独立端子,所述匹配元件与所述双工器的所述公共端子相连接,其特征在于,包括:
独立端子侧布线电极,该独立端子侧布线电极由形成于所述层叠基板的预定层中的电极图案所构成;
公共端子侧布线电极,该公共端子侧布线电极由形成于所述层叠基板的与所述独立端子侧布线电极不同的层中的电极图案所构成;以及
第一接地电极和第二接地电极,该第一接地电极和第二接地电极分别形成于层叠方向上形成有所述公共端子侧布线电极的层与形成有所述独立端子侧布线电极的层之间的多个层中,
从所述层叠基板的主面侧进行俯视,所述独立端子侧布线电极形成在所述第一接地电极和所述第二接地电极的形成范围内,
从所述层叠基板的主面侧进行俯视,所述公共端子侧布线电极仅形成在所述第一接地电极或所述第二接地电极之中任一个的形成范围内,
从所述层叠基板的主面侧进行俯视,所述独立端子侧布线电极和所述公共端子侧布线电极形成在不同的位置。
2.如权利要求1所述的高频模块,其特征在于,
所述公共端子侧布线电极是连接所述公共端子和所述匹配电路的一端的电极图案。
3.如权利要求1或2所述的高频模块,其特征在于,
将所述匹配电路的另一端与第三接地电极相连接。
4.如权利要求1所述的高频模块,其特征在于,
与所述公共端子和所述匹配电路的一端相连接的电极图案形成于所述层叠基板的所述双工器的安装面、或该双工器的安装面与所述第一接地电极及所述第二接地电极的中间层中。
5.如权利要求2所述的高频模块,其特征在于,
所述公共端子侧布线电极形成于所述层叠基板的所述双工器的安装面、或该双工器的安装面与所述第一接地电极及所述第二接地电极的中间层中。
6.如权利要求1或2所述的高频模块,其特征在于,
所述匹配电路包括安装于所述层叠基板的安装型电路元件。
7.如权利要求3所述的高频模块,其特征在于,
与所述匹配电路相连接的接地电极是不同于所述第一接地电极和所述第二接地电极的所述第三接地电极。
8.如权利要求3所述的高频模块,其特征在于,
所述匹配电路包括安装于所述层叠基板的安装型电路元件,安装有该安装型电路元件的安装用连接盘直接与不同于所述第一接地电极和所述第二接地电极的所述第三接地电极相连接。
9.如权利要求1或2所述的高频模块,其特征在于,
所述匹配电路包括安装于所述层叠基板的安装型电路元件,安装有该安装型电路元件的安装用连接盘直接与所述层叠基板的接地用的外部连接用电极相连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-246198 | 2009-10-27 | ||
JP2009246198A JP5018858B2 (ja) | 2009-10-27 | 2009-10-27 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102055432A CN102055432A (zh) | 2011-05-11 |
CN102055432B true CN102055432B (zh) | 2015-02-25 |
Family
ID=43897912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010521650.2A Active CN102055432B (zh) | 2009-10-27 | 2010-10-19 | 高频模块 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8558641B2 (zh) |
JP (1) | JP5018858B2 (zh) |
CN (1) | CN102055432B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102859870B (zh) * | 2010-04-28 | 2015-01-07 | 株式会社村田制作所 | 电路模块 |
WO2012043430A1 (ja) * | 2010-09-29 | 2012-04-05 | 株式会社村田製作所 | 高周波モジュール |
GB201113129D0 (en) | 2011-07-29 | 2011-09-14 | Bae Systems Plc | Radio frequency communication |
JP5143972B1 (ja) | 2012-08-16 | 2013-02-13 | 太陽誘電株式会社 | 高周波回路モジュール |
KR101754193B1 (ko) | 2013-08-02 | 2017-07-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 분파장치 |
CN105453430B (zh) * | 2013-08-06 | 2018-08-03 | 株式会社村田制作所 | 高频模块 |
JP6102770B2 (ja) * | 2014-01-28 | 2017-03-29 | 株式会社村田製作所 | 高周波モジュール |
US10547336B2 (en) * | 2015-10-23 | 2020-01-28 | Qorvo Us, Inc. | Radio frequency circuitry for carrier aggregation |
US10560867B2 (en) | 2016-12-29 | 2020-02-11 | Qorvo Us, Inc. | Reducing intermodulation distortion in a radio frequency circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053731B2 (en) * | 2003-04-28 | 2006-05-30 | Fujitsu Media Devices, Limited | Duplexer using surface acoustic wave filters |
CN101047398A (zh) * | 2006-03-31 | 2007-10-03 | Tdk株式会社 | 高频模块 |
CN101401304A (zh) * | 2006-08-21 | 2009-04-01 | 株式会社村田制作所 | 高频模块 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297670A (ja) * | 1994-04-28 | 1995-11-10 | Sony Corp | 高周波回路基板 |
JPH08274427A (ja) | 1995-03-29 | 1996-10-18 | Canon Inc | プリント基板のパターン配線方法および該方法によるプリント基板 |
JP3852830B2 (ja) | 2001-02-22 | 2006-12-06 | Tdk株式会社 | フロントエンドモジュール |
JP3818896B2 (ja) | 2001-11-26 | 2006-09-06 | 富士通メディアデバイス株式会社 | 分波器及びこれを用いた電子装置 |
JP2004253639A (ja) * | 2003-02-20 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 高周波部品 |
JP2004260737A (ja) | 2003-02-27 | 2004-09-16 | Ngk Spark Plug Co Ltd | 高周波スイッチモジュール及びそれを用いた無線電話通信装置 |
JP2005136887A (ja) * | 2003-10-31 | 2005-05-26 | Kyocera Corp | 高周波モジュール及び無線通信機器 |
JP2006254196A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Metals Ltd | 高周波スイッチモジュール及びその制御方法、並びにこれらを用いた通信装置 |
JP2006319512A (ja) | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
JP2007129459A (ja) * | 2005-11-02 | 2007-05-24 | Murata Mfg Co Ltd | 多層基板モジュール |
JP2007158158A (ja) * | 2005-12-07 | 2007-06-21 | Alps Electric Co Ltd | 電子回路モジュール |
JP4304677B2 (ja) * | 2006-11-27 | 2009-07-29 | 日立金属株式会社 | 複合積層モジュール及びこれを用いた通信機 |
JP2009089165A (ja) * | 2007-10-01 | 2009-04-23 | Murata Mfg Co Ltd | 高周波モジュール |
-
2009
- 2009-10-27 JP JP2009246198A patent/JP5018858B2/ja active Active
-
2010
- 2010-10-15 US US12/905,275 patent/US8558641B2/en active Active
- 2010-10-19 CN CN201010521650.2A patent/CN102055432B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053731B2 (en) * | 2003-04-28 | 2006-05-30 | Fujitsu Media Devices, Limited | Duplexer using surface acoustic wave filters |
CN101047398A (zh) * | 2006-03-31 | 2007-10-03 | Tdk株式会社 | 高频模块 |
CN101401304A (zh) * | 2006-08-21 | 2009-04-01 | 株式会社村田制作所 | 高频模块 |
Also Published As
Publication number | Publication date |
---|---|
JP5018858B2 (ja) | 2012-09-05 |
JP2011097134A (ja) | 2011-05-12 |
US8558641B2 (en) | 2013-10-15 |
CN102055432A (zh) | 2011-05-11 |
US20110095843A1 (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102055432B (zh) | 高频模块 | |
CN102064794B (zh) | 高频模块 | |
US8654542B2 (en) | High-frequency switch module | |
CN102437863B (zh) | 高频模块 | |
CN102138285B (zh) | 高频开关模块 | |
CN102460985A (zh) | 高频开关模块 | |
US9077439B2 (en) | High-frequency module | |
CN103125078B (zh) | 高频模块 | |
CN103416001B (zh) | 高频模块 | |
US20130141180A1 (en) | High-frequency module | |
CN103945023A (zh) | 层叠基板模块 | |
CN103828249A (zh) | 高频模块 | |
CN102804599B (zh) | 高频模块 | |
CN102301610B (zh) | 天线共用模块 | |
CN102088127B (zh) | 高频模块 | |
US8160511B2 (en) | Low-voltage control high-frequency switch and composite high-frequency component | |
US9240383B2 (en) | High frequency switch module | |
CN102301611A (zh) | 双工器模块 | |
CN110137665A (zh) | 集成天线阵列及基站 | |
CN102187572B (zh) | Lc滤波器及高频开关模块 | |
CN101291009A (zh) | 多路微波开关系统及其实现方法 | |
CN102342028B (zh) | 高频模块 | |
KR101124275B1 (ko) | 고주파 모듈 | |
NO323649B1 (no) | Elektrisk kombinator-separator-enhet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |