CN102054674A - 金属栅电极和金属栅电极的制作方法 - Google Patents
金属栅电极和金属栅电极的制作方法 Download PDFInfo
- Publication number
- CN102054674A CN102054674A CN2009101980932A CN200910198093A CN102054674A CN 102054674 A CN102054674 A CN 102054674A CN 2009101980932 A CN2009101980932 A CN 2009101980932A CN 200910198093 A CN200910198093 A CN 200910198093A CN 102054674 A CN102054674 A CN 102054674A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- metal gate
- shaped
- polysilicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种金属栅电极的制作方法，该方法包括：在半导体衬底的有源区上依次形成栅氧化层和“T”形结构物质；在半导体衬底的有源区上，未形成有所述栅氧化层和“T”形结构物质的位置沉积层间介质层，所述层间介质层的高度与“T”形结构物质齐平；将所述“T”形结构物质去除；在去除“T”形结构物质的位置沉积形成“T”形金属栅电极。本发明还公开了一种具有“T”形结构的金属栅电极。采用本发明的金属栅电极的制作方法，形成的金属栅电极，增大了金属栅电极与接触孔的对准窗口，更容易在层间介质层中填充金属栅电极材料，而且使得电路器件具有较好的电性。
Description
技术领域
本发明涉及半导体逻辑电路制造领域，特别涉及一种金属栅电极和金属栅电极的制作方法。
背景技术
目前，高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。
为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。
现有技术中金属栅电极的形状有多种，包括垂直(vertical)栅电极、锥形(tapered)栅电极、倒梯形(reversed trapeziform)栅电极。上述形状的栅电极如图1所示。图1中高介电常数绝缘材料作为栅氧化层101，金属栅电极102位于栅氧化层101的上方。
以垂直栅电极为例，现有技术中利用后栅极(gate last)工艺制作垂直金属栅电极的方法，包括以下步骤：
步骤21、如图2a所示，在半导体衬底的有源区100上依次形成具有高介电常数的栅氧化层101，以及多晶硅栅极201。
步骤22、如图2b所示，在半导体衬底的有源区100上，未形成有栅氧化层101和多晶硅栅极201的位置沉积层间介质层(ILD)202，所述层间介质层202沉积的高度与多晶硅栅极201齐平。层间介质层的材料一般为氧化硅层。
步骤23、如图2c所示，将多晶硅栅极201从掩埋的层间介质层202中去除。一般采用湿法(wet clean)去除，具体采用硝酸和双氧水酸溶去除。
步骤24、如图2d所示，在原来形成多晶硅栅极201的位置，沉积形成金属栅电极的材料，沉积时该金属栅电极材料还会覆盖层间介质层202的表面，然后通过化学机械研磨(CMP)，对层间介质层202表面上的金属栅电极材料进行抛光，形成金属栅电极102。其中，作为金属栅电极的材料可以为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)中的任意两种或者三种的组合。
至此，垂直金属栅电极制作完毕，锥形金属栅电极、倒梯形金属栅电极的制作过程都与上述步骤相同，只是对于不同形状的金属栅电极，进行步骤21时，形成多晶硅栅极的方法有些差异。例如，对于垂直金属栅电极，对多晶硅栅极刻蚀时，可以一步刻蚀直接形成矩形状栅电极，而对于锥形金属栅电极或倒梯形金属栅电极则需要分为几步刻蚀，才能形成所需要的栅电极形状。
垂直栅电极和锥形栅电极与接触孔(CT)的对准窗口都比较小，接触孔301位于金属栅电极102的上方，如图3所示。如果栅电极的顶部较窄，则后续制作CT时，CT较难与栅电极对准，也就是说对准窗口较小。而且在后栅极制造工艺中，在层间介质层中填充金属栅电极，如图2d所示，所述形状的金属栅电极上口较小，所以在层间介质层中难以填充。
倒梯形栅电极虽然顶部CD较大，与CT容易对准，但是很难精确的控制梯形角度，均匀性差，从而会影响栅电极的开启电压的均匀性与连贯性，使得形成的电路器件具有较差的电性。
发明内容
有鉴于此，本发明解决的技术问题是：增大金属栅电极与接触孔的对准窗口，更容易在层间介质层中填充金属栅电极材料，而且使得电路器件具有较好的电性。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种金属栅电极的制作方法，该方法包括：
在半导体衬底的有源区上依次形成栅氧化层和“T”形结构物质；
在半导体衬底的有源区上，未形成有所述栅氧化层和“T”形结构物质的位置沉积层间介质层，所述层间介质层的高度与“T”形结构物质齐平；
将所述“T”形结构物质去除；
在去除“T”形结构物质的位置沉积形成“T”形金属栅电极。
所述“T”形结构物质为多晶硅栅极或氮化物栅极。
所述“T”形多晶硅栅极的制作方法包括：
在栅氧化层的表面沉积多晶硅层，在所述多晶硅层表面涂布光阻胶层，曝光显影图案化所述光阻胶层，定义“T”形多晶硅栅电极中的“一”部分的宽度；
以所述曝光显影图案化的光阻胶层为掩膜，对所述多晶硅层进行第一步主刻蚀，刻蚀高度为“一”部分的高度；
对所述多晶硅层进行第二步主刻蚀，形成T”形多晶硅栅电极的“1”部分形状；
过刻蚀T”形多晶硅栅电极之外的多晶硅层，形成“T”形多晶硅栅极。
所述第一步主刻蚀的气体包括含氟类气体和溴化氢HBr。
所述含氟类气体为三氟甲烷CHF3、二氟甲烷CH2F2、或四氟化碳CF4。
所述CH2F2的流量为10～100标准立方厘米每分钟sccm。
所述HBr的流量为20～500sccm。
所述第二步主刻蚀的气体包括六氟化硫SF6和氧气，所述SF6的流量为10～100sccm；
所述第二步主刻蚀时的偏置功率为300～800瓦。
所述过刻蚀的气体包括HBr和氧气，所述HBr的流量为50～250sccm。
本发明还公开了一种金属栅电极，该金属栅电极具有“T”形结构。
由上述的技术方案可见，本发明制作了“T”形金属栅电极，“T”形金属栅电极包括“T”的上半部“一”部分和下半部“1”部分。“T”形金属栅电极的“一”部分，与现有技术中的垂直栅电极和锥形栅电极相比，CD较大，后续形成CT时，CT很容易与金属栅电极对准；由于“T”形金属栅电极的“一”部分的CD较大，在层间介质层中填充金属栅电极材料时，其顶部开口也较大，所以相对现有技术的栅电极形状来说，更容易填充。“T”形金属栅电极的“1”部分，与现有技术中的倒梯形栅电极相比，上下宽度相同，而且宽度较窄，使得电路器件具有较好的电性。
附图说明
图1为垂直栅电极、锥形栅电极、倒梯形栅电极的结构示意图。
图2a至2d为现有技术中利用后栅工艺制作垂直金属栅电极的具体过程的结构示意图。
图3为在金属栅电极上制作有接触孔的结构示意图。
图4a至图4d为本发明利用后栅工艺制作“T”形金属栅电极的具体过程的结构示意图。
图5为本发明“T”形多晶硅栅极制作方法的流程示意图。
图6a至图6d为本发明制作“T”形多晶硅栅极具体过程的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
结合图4a至图4d，对本发明利用后栅极工艺制作“T”形金属栅电极的方法进行详细说明，其包括以下步骤：
步骤41、如图4a所示，在半导体衬底的有源区100上依次形成具有高介电常数的栅氧化层101，以及“T”形多晶硅栅极401。高介电常数的栅氧化层101可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。
步骤42、如图4b所示，在半导体衬底的有源区100上，未形成有栅氧化层101和“T”形多晶硅栅极401的位置沉积层间介质层(ILD)202，所述层间介质层202沉积的高度与“T”形多晶硅栅极401齐平。层间介质层的材料一般为氧化硅层。
步骤43、如图4c所示，将“T”形多晶硅栅极401从掩埋的层间介质层202中去除。一般采用湿法(wet clean)去除，具体采用硝酸(HNO3)和双氧水(H2O2)酸溶去除。
步骤44、如图4d所示，在原来形成“T”形多晶硅栅极401的位置，沉积形成金属栅电极的材料，沉积时该金属栅电极材料还会覆盖层间介质层202的表面，然后通过化学机械研磨(CMP)，对层间介质层202表面上的金属栅电极材料进行抛光，形成“T”形金属栅电极402。其中，作为金属栅电极的材料可以为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)中的任意两种或者三种的组合。
至此，“T”形金属栅电极制作完毕，下面对步骤41中如何形成“T”形多晶硅栅极401的制作方法进行详细介绍。这也是本发明的关键之处。本发明形成“T”形多晶硅栅极的方法流程示意图如图5所示，该方法包括以下步骤：
步骤51、请参阅图6a，在高介电常数栅氧化层101的表面沉积多晶硅层401；然后在多晶硅层401表面涂布光阻胶层601，并曝光显影图案化所述光阻胶层601，定义金属栅电极的位置，即定义“T”形金属栅电极的“一”部分的宽度，该宽度根据具体制程而定，不同的应用可以有不同的宽度。
步骤52、请参阅图6b，以所述曝光显影图案化的光阻胶层601为掩膜，对多晶硅层401进行刻蚀。多晶硅层401的表面会自然生长自氧化层或者表面层，该步骤的刻蚀第一个主要目的在于将所述自氧化层或者表面层刻蚀开来，以保证刻蚀的进行，第二个主要目的在于刻蚀“T”形金属栅电极的“一”部分的高度，该步骤中的刻蚀高度，即“一”部分的高度根据具体制程而定，不同的应用可以有不同的高度，本发明是实施例中“一”部分的高度大约占整个“T”形高度的1/4。该步骤称之为第一步主刻蚀，刻蚀过程中在“一”部分的侧壁产生大量聚合物(polymer)，从而有效保护了“一”部分的侧壁在后续刻蚀过程中不受损伤。
该步骤中的刻蚀气体包括含氟类气体，如三氟甲烷(CHF3)、二氟甲烷(CH2F2)或四氟化碳(CF4)等，主要用于生成聚合物，保护“一”部分的侧壁在后续刻蚀过程中不受损伤。刻蚀气体还包括溴化氢(HBr)，主要在于有效刻蚀自氧化层或者表面层。而且含氟类气体和溴化氢都能够达到刻蚀多晶硅层401的目的。本发明以CH2F2为例，流量为10～100标准立方厘米每分钟(sccm)，HBr的流量为20～500sccm。
步骤53、请参阅图6c，仍然以曝光显影图案化的光阻胶层601为掩膜，进行第二步主刻蚀，将高介电常数栅氧化层101表面的大部分剩余多晶硅层401快速刻蚀掉。由于该步骤为快速刻蚀，而且要形成“T”形金属栅电极，则需要增加对多晶硅栅极401的横向刻蚀，所以采用了刻蚀选择比很低，且基本上不产生polymer的气体，加上较高的偏置功率进行刻蚀。这里刻蚀选择比很低，指的是刻蚀多晶硅层401的速率和刻蚀位于其下的高介电常数栅氧化层101的速率差不多，如果将多晶硅层401完全刻蚀掉，则势必会造成其下高介电常数栅氧化层101的刻蚀损伤，所以进行该步骤刻蚀时，保留较薄的一层多晶硅层401，以防止高介电常数栅氧化层101的刻蚀损伤。
该步骤中的刻蚀气体包括六氟化硫(SF6)和氧气，偏置功率为300～800瓦。其中SF6刻蚀多晶硅层401的速率非常快，流量为10～100sccm。
步骤54、请参阅图6d，进行过刻蚀步骤，将步骤53中保留的较薄一层多晶硅层401去除，形成“T”形多晶硅栅极。该步骤中为了不造成高介电常数栅氧化层101的刻蚀损伤，选择了多晶硅层401和位于其下的高介电常数栅氧化层101具有高刻蚀选择比的气体，进行刻蚀，也就是说刻蚀多晶硅层401的速率很快，而刻蚀高介电常数栅氧化层101的速率很慢，这样就可以很容易控制将剩余的一层多晶硅层401刻蚀完全。而且该步骤中刻蚀基本上不产生polymer，所以仍然会增大横向刻蚀的空间，控制刻蚀时间，使得在达到“T”形多晶硅栅极的“1”部分宽度后，停止刻蚀。
该步骤中的刻蚀气体包括溴化氢和氧气，溴化氢的流量为50～250sccm，在有效刻蚀多晶硅层401的同时，基本上不刻蚀其下的高介电常数栅氧化层101，能够在刻蚀形成“T”形多晶硅栅极的同时，将“T”形多晶硅栅极之外的多晶硅层去除。
至此，完成了“T”形多晶硅栅极的刻蚀，后续将曝光显影图案化的光阻胶层601采用灰化(ashing)的方法去除即可。
需要说明的是，因为最终形成的是金属栅电极，多晶硅栅极会被金属栅电极替代，也就是说多晶硅栅极最终是不存在的，所以制作多晶硅栅极不是必须的，也可以制作氮化物(nitride)栅极等，然后将nitride栅极用金属栅电极替代，只要形成的nitride栅极也具有“T”形结构，同样可以实现本发明的目的。此处将“T”形多晶硅栅极或“T”形氮化物栅极等统称为将被金属栅电极替代的“T”形结构物质。
通过采用本发明的方法，制作的“T”形金属栅电极，“T”形金属栅电极的“一”部分，与现有技术中的垂直栅电极和锥形栅电极相比，CD较大，后续形成CT时，CT很容易与金属栅电极对准；由于“T”形金属栅电极的“一”部分的CD较大，在层间介质层中填充金属栅电极材料时，其顶部开口也较大，所以相对现有技术的栅电极形状来说，更容易填充。“T”形金属栅电极的“1”部分，与现有技术中的倒梯形栅电极相比，上下宽度相同，而且宽度较窄，使得电路器件具有较好的电性。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种金属栅电极的制作方法，该方法包括：
在半导体衬底的有源区上依次形成栅氧化层和“T”形结构物质；
在半导体衬底的有源区上，未形成有所述栅氧化层和“T”形结构物质的位置沉积层间介质层，所述层间介质层的高度与“T”形结构物质齐平；
将所述“T”形结构物质去除；
在去除“T”形结构物质的位置沉积形成“T”形金属栅电极。
2.如权利要求1所述的方法，其特征在于，所述“T”形结构物质为多晶硅栅极或氮化物栅极。
3.如权利要求2所述的方法，其特征在于，所述“T”形多晶硅栅极的制作方法包括：
在栅氧化层的表面沉积多晶硅层，在所述多晶硅层表面涂布光阻胶层，曝光显影图案化所述光阻胶层，定义“T”形多晶硅栅电极中的“一”部分的宽度；
以所述曝光显影图案化的光阻胶层为掩膜，对所述多晶硅层进行第一步主刻蚀，刻蚀高度为“一”部分的高度；
对所述多晶硅层进行第二步主刻蚀，形成T”形多晶硅栅电极的“1”部分形状；
过刻蚀T”形多晶硅栅电极之外的多晶硅层，形成“T”形多晶硅栅极。
4.如权利要求3所述的方法，其特征在于，所述第一步主刻蚀的气体包括含氟类气体和溴化氢HBr。
5.如权利要求4所述的方法，其特征在于，所述含氟类气体为三氟甲烷CHF3、二氟甲烷CH2F2、或四氟化碳CF4。
6.如权利要求5所述的方法，其特征在于，所述CH2F2的流量为10～100标准立方厘米每分钟sccm。
7.如权利要求4所述的方法，其特征在于，所述HBr的流量为20～500sccm。
8.如权利要求3所述的方法，其特征在于，所述第二步主刻蚀的气体包括六氟化硫SF6和氧气，所述SF6的流量为10～100sccm；
所述第二步主刻蚀时的偏置功率为300～800瓦。
9.如权利要求3所述的方法，其特征在于，所述过刻蚀的气体包括HBr和氧气，所述HBr的流量为50～250sccm。
10.一种金属栅电极，该金属栅电极具有“T”形结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910198093A CN102054674B (zh) | 2009-10-29 | 2009-10-29 | 金属栅电极和金属栅电极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910198093A CN102054674B (zh) | 2009-10-29 | 2009-10-29 | 金属栅电极和金属栅电极的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054674A true CN102054674A (zh) | 2011-05-11 |
| CN102054674B CN102054674B (zh) | 2012-09-26 |
Family
ID=43958869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910198093A Expired - Fee Related CN102054674B (zh) | 2009-10-29 | 2009-10-29 | 金属栅电极和金属栅电极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054674B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969232A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| CN103236438A (zh) * | 2013-05-03 | 2013-08-07 | 四川长虹电器股份有限公司 | 一种新型soi-ligbt器件 |
| CN115224118A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135024B1 (en) * | 1994-11-15 | 1998-04-20 | Korea Electronics Telecomm | Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor |
| KR100230744B1 (ko) * | 1996-06-29 | 1999-11-15 | 김영환 | 반도체 소자의 제조방법 |
| CN1265436C (zh) * | 2003-05-21 | 2006-07-19 | 中国科学院微电子中心 | T型栅金属剥离方法 |
| CN100483634C (zh) * | 2006-11-28 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极制造方法和半导体器件 |
-
2009
- 2009-10-29 CN CN200910198093A patent/CN102054674B/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969232A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| CN102969232B (zh) * | 2011-09-01 | 2015-01-14 | 中国科学院微电子研究所 | 后栅工艺中假栅的制造方法 |
| CN103236438A (zh) * | 2013-05-03 | 2013-08-07 | 四川长虹电器股份有限公司 | 一种新型soi-ligbt器件 |
| CN115224118A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
| CN115224118B (zh) * | 2021-04-21 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054674B (zh) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691060B (zh) | 三維記憶體元件及其製作方法 | |
| CN102412128B (zh) | 倒梯形替代栅极及倒梯形金属栅电极的制作方法 | |
| JP2021507538A (ja) | 半導体デバイス構造を処理する方法および関連するシステム | |
| US8153489B2 (en) | Method for fabricating semiconductor device with buried gates | |
| KR20120121795A (ko) | 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법 | |
| KR100954116B1 (ko) | 반도체 소자의 리세스패턴 형성방법 | |
| KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
| US9460962B1 (en) | Substrate contact etch process | |
| KR100753083B1 (ko) | 반도체소자의 리세스채널 형성 방법 | |
| JP2008118110A (ja) | 半導体素子の製造方法 | |
| CN107039535B (zh) | 电容器件及其形成方法 | |
| CN102054674B (zh) | 金属栅电极和金属栅电极的制作方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| CN112466945A (zh) | 半导体结构及其形成方法 | |
| CN102412127B (zh) | “t”形金属栅电极的制作方法 | |
| KR20050074081A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20130074246A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| CN103531460B (zh) | 倒梯形替代栅极的制作方法 | |
| US8093122B2 (en) | Method for fabricating vertical channel transistor | |
| JP2008016838A (ja) | 半導体素子のリセスゲートの製造方法 | |
| KR100843941B1 (ko) | 반도체 소자의 제조방법 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| KR100780629B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN102479746B (zh) | 减少金属栅电极和接触孔之间寄生电容的方法 | |
| CN105655288A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121212 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121212 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120926 Termination date: 20191029 |