CN102969232A - 后栅工艺中假栅的制造方法 - Google Patents

后栅工艺中假栅的制造方法 Download PDF

Info

Publication number
CN102969232A
CN102969232A CN2011102576587A CN201110257658A CN102969232A CN 102969232 A CN102969232 A CN 102969232A CN 2011102576587 A CN2011102576587 A CN 2011102576587A CN 201110257658 A CN201110257658 A CN 201110257658A CN 102969232 A CN102969232 A CN 102969232A
Authority
CN
China
Prior art keywords
false
layer
hard mask
wide
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102576587A
Other languages
English (en)
Other versions
CN102969232B (zh
Inventor
杨涛
赵超
闫江
李俊峰
卢一泓
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110257658.7A priority Critical patent/CN102969232B/zh
Priority to US13/510,730 priority patent/US8541296B2/en
Priority to PCT/CN2011/002001 priority patent/WO2013029210A1/zh
Publication of CN102969232A publication Critical patent/CN102969232A/zh
Application granted granted Critical
Publication of CN102969232B publication Critical patent/CN102969232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

本发明提供了一种后栅工艺中假栅的制造方法，包括以下步骤：在衬底上依次形成假栅材料层、硬掩模材料层；刻蚀硬掩模材料层，形成上宽下窄的硬掩模图形；以硬掩模图形为掩模，干法刻蚀假栅材料层，形成上宽下窄的假栅。依照本发明的假栅制造方法，将之前垂直的假栅制作成上宽下窄的正梯形假栅；在假栅被移除后，可形成正梯形沟槽；从而大大有利于后续高K或是金属栅材料的填充，扩大填充工艺窗口，从而提高了器件的可靠性。

Description

后栅工艺中假栅的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种后栅工艺中假栅的制造方法。
背景技术
随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星，台积电，英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last工程。
Gate last工程中，在完成离子高温退火后，需要把多晶假栅挖掉，而后在填充进高K以及金属栅材料，流程见图1。如图1A所示，在硅衬底1上依次沉积形成氧化硅的垫层2以及多晶硅的假栅层3，刻蚀形成栅极堆叠结构，在两侧沉积氮化硅并刻蚀形成侧墙4，随后整个器件表面沉积氧化硅的层间介质层(IDL)5并采用化学机械研磨(CMP)平坦化。如图1B所示，CMP之后采用KOH或TAMH湿法刻蚀去除多晶硅的假栅层3，并优选采用HF或缓释刻蚀液(BOE)去除垫层2，留下栅极沟槽。如图1C所示，在栅极沟槽中依次填充高k栅极绝缘层6、栅极材料层7并CMP平坦化。
由于器件尺寸不断缩小，尤其在45纳米技术节点以下，多晶假栅挖掉后形成的栅沟道宽度小于50纳米，深度小于100纳米，纵深比通常＞＝1.5。这样纵深较大，尺寸很小的矩形栅沟槽对于后续高K以及金属栅材料的填充工艺在填充覆盖性、致密度、以及晶圆内均匀性都提出了极大挑战。
为此，急需一种能有效地均匀填充栅极沟槽的方法。
发明内容
因此，本发明的目的在于提出一种后栅工艺中假栅的制造方法，以便使得假栅去除之后能有效地均匀填充栅极沟槽。
本发明提供了一种后栅工艺中假栅的制造方法，包括以下步骤：在衬底上依次形成假栅材料层、硬掩模材料层；刻蚀硬掩模材料层，形成上宽下窄的硬掩模图形；以硬掩模图形为掩模，干法刻蚀假栅材料层，形成上宽下窄的假栅。
其中，硬掩模材料层包括第一掩模层和位于第一掩模层上的第二掩模层。
其中，先干法刻蚀形成上下等宽的硬掩模图形，然后湿法腐蚀第一掩模层以形成上宽下窄的硬掩模图形。其中，形成的上宽下窄的硬掩模图形中第二掩模层具有比第一掩模层宽的悬出部分。其中，调整悬出部分宽度以及假栅材料层的厚度来控制假栅的倾角。
其中，湿法腐蚀硬掩模材料层一步形成上宽下窄的硬掩模图形，湿法腐蚀液对于第一掩模层的腐蚀速率大于对于第二掩模层的腐蚀速率。
其中，第一掩模层和第二掩模层包括氧化硅、氮化硅、氮氧化硅。
其中，湿法腐蚀的腐蚀液包括DHF、BOE、热磷酸、H2O2。
其中，假栅材料层包括多晶硅、非晶硅、微晶硅，衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、GaN。
本发明还提供了一种后栅工艺，包括步骤：采用上述的后栅工艺中假栅的制造方法，在衬底上形成上宽下窄的假栅；在假栅两侧形成侧墙；移除假栅，形成上宽下窄的栅沟槽；在栅沟槽中填充栅极绝缘层和栅极材料。
依照本发明的假栅制造方法，将之前垂直的假栅制作成上宽下窄的正梯形假栅；在假栅被移除后，可形成正梯形沟槽；从而大大有利于后续高K或是金属栅材料的填充，扩大填充工艺窗口，从而提高了器件的可靠性。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了现有技术的后栅工艺示意图；
图2至图7依次显示了依照本发明的假栅制造方法各步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了后栅工艺中假栅制造方法。需要指出的是，类似的附图标记表示类似的结构。
首先参照图2，在衬底10上依次形成假栅材料层20、以及由第一掩模层31和第二掩模层32构成的硬掩模材料层30，形成方法例如是LPCVD、PECVD等常规沉积方法。衬底10依照器件电学性能需要而可采用各种衬底材料，例如包括单晶硅、绝缘体上硅(SOI)、单晶锗、绝缘体上锗(GeOI)，或者SiGe、SiC、InSb、GaAs、GaN等其他化合物半导体材料。假栅材料层20采用与掩模层31/32刻蚀选择性不同的材料，例如为多晶硅、非晶硅或微晶硅。第一掩模层31和第二掩模层32可包括氧化硅、氮化硅或氮氧化硅，用于稍后刻蚀的硬掩模层，两者材质不同，例如氧化硅31在下而氮化硅32在上，也可倒置，或者还可以采用能使得稍后刻蚀时速率不同的特别是下层刻蚀快于中层、中层快于上层的三层结构。假栅材料层20厚度a为并优选为第一掩模层31厚度b为
Figure BDA0000088429930000033
并优选
Figure BDA0000088429930000034
第二掩模层32厚度c为
Figure BDA0000088429930000035
并优选
Figure BDA0000088429930000036
此外，假栅材料层20与衬底10之间还可以具有氧化硅的垫层(未示出)，用于刻蚀假栅时保护衬底10。
其次参照图3，刻蚀形成上下等宽的垂直硬掩模图形。在第二掩模层32上涂敷光刻胶(未示出)并曝光显影形成光刻胶图形，以光刻胶图形为掩模，采用例如等离子体刻蚀的干法刻蚀，依次刻蚀第二掩模层32以及第一掩模层31直至露出假栅材料层20，形成硬掩模图形，硬掩模图形的线条宽度例如为
Figure BDA0000088429930000037
并优选
Figure BDA0000088429930000038
其中，等离子体刻蚀气体可包括含卤素气体，例如为碳氟基气体(CxHyFz)、NF3、SF6等含氟气体，以及Cl2、Br2、HBr、HCl等其他含卤素气体，还可以包括氧气、臭氧、氮氧化物等氧化剂。值得注意的是，顶层的第二掩模层32在等离子体刻蚀中并未完全除去，而是保留有一定的剩余厚度d，d例如为大于等于刻蚀完成之后采用去离子水等湿法清洗或通入氧气、氟化气体等干法清洗，完全去除刻蚀产物。
然后参照图4，选择性刻蚀形成上宽下窄的硬掩模图形。依照第一和第二掩模层材质不同而选择不同的刻蚀液来对第一掩模层层选择性地湿法刻蚀，形成上宽下窄的硬掩模图形。当第一掩模层31为氧化硅时，采用例如为稀释氢氟酸(DHF，例如HF∶H2O＝1∶100)或缓释刻蚀液(BOE，NH4F与HF混合物，两者之比例如为2∶1至4∶1)的HF基化学液，刻蚀温度例如为25℃，由于DHF对于硅材料的假栅材料层20以及氮化硅的第二掩模层32腐蚀速率很慢而对于氧化硅的第一掩模层31腐蚀速率较快，因此第一掩模层31的线条会横向缩进，形成如图4所示的类似于螺帽或T型的上宽下窄的结构。当第一掩模层31为氮化硅时，可采用不与氧化硅的第二掩模层32反应的热磷酸来侧蚀第一掩模层31，也同样形成图4所示结构。图4中第二掩模层32的线条宽度仍保持为接近或等于图3中的硬掩模图形宽度，例如为并优选
Figure BDA0000088429930000042
但是第一掩模层31的线条宽度小于第二掩模层32的线条宽度，例如侧向缩进了
Figure BDA0000088429930000043
而仅余下
Figure BDA0000088429930000044
换言之，第二掩模层32具有超出第一掩模层31的悬出部分，左右各
Figure BDA0000088429930000045
虽然图3、图4显示了两步刻蚀两层掩模层来形成上宽下窄的硬掩模图形，但是也可以采用其他方法来形成所示的硬掩模图形。例如对于单一材料的硬掩模层31/32，先各向异性(可干法也可湿法)刻蚀形成高纵深比的等宽图形，然后各向同性湿法腐蚀，由于等宽图形纵深比高，会发生比较明显的侧蚀，从而形成上宽下窄的图形，只是图形的垂直度不如图3-5所示。或者对于不同材料的两层结构(例如为氮氧化硅和氧化硅，可采用HF、H2O2混合物来一步刻蚀)，对图2所示结构采用湿法腐蚀一步形成图4所示结构，其中控制腐蚀液的配比、温度使得对于第一掩模层31的腐蚀速率大于对第二掩模层32的腐蚀速率，得到的硬掩模图形也将是上宽下窄的T形或螺帽形，只是如此得到硬掩模图形在稍后所述的刻蚀假栅21时的效果不如图4所示的两步得到的结构好，因为湿法腐蚀难以精确控制侧蚀量或者缩进距离。但是总体而言，只要形成的硬掩模图形为上宽下窄，在后续刻蚀假栅时就能形成上宽下窄的假栅。
接着参照图5，干法刻蚀假栅材料层20形成上宽下窄的假栅21。采用与刻蚀硬掩模图形相同或类似的干法刻蚀工艺，例如等离子体刻蚀，对假栅材料层20进行刻蚀，直至露出衬底10。在刻蚀过程中，第二掩模层32的悬出部分在刻蚀过程等离子体的物理轰击下，会横向缩短。随第二掩模层32的横向缩短，对假栅材料层20的刻蚀将产生横向移动；因而在多晶刻蚀完成后，会形成具有一定倾斜角度的正梯形假栅21，见图5。其中第二掩模层32的线条宽度由于等离子体的轰击已小于图4中的宽度，基本等于或稍大于图4中第一掩模层31的线条宽度，例如第一掩模层31线条宽度
Figure BDA0000088429930000051
第二掩模层32线条宽度
Figure BDA0000088429930000052
Figure BDA0000088429930000053
类似地，对于上述的其他形式的硬掩模图形，只要其顶部宽度大于底部宽度，顶部就会在等离子体轰击下逐步缩进，对假栅的刻蚀也将产生横向移动。
参照图6，为图5的局部放大图。图4所示的湿法腐蚀完成后，缩进的第一掩模层31外壁与第二掩模层32外壁宽度差距为e，也即悬出部分的宽度；图5所示的干法刻蚀完成后，横向缩短距离为f；可见f＜＝e，其中f可根据干法刻蚀工艺参数在e的基础上进行调整，也即f的数值由悬出部分宽度与干法刻蚀工艺共同决定；e可实例举证为
Figure BDA0000088429930000054
Figure BDA0000088429930000055
f可实例举证为
Figure BDA0000088429930000056
最终形成的倾角α＝arctan f/a；结合a为
Figure BDA0000088429930000058
所得α为2.86度。由此可见，只要控制湿法侧蚀第一掩模层31以及干法刻蚀假栅材料层20的速率，也即控制e和f，即可控制最终形成的正梯形假栅21的倾斜角度，在本发明中优选α小于等于10度。
随后参照图7，去除硬掩模图形。使用湿法腐蚀工艺去除掉假栅20顶部残存的硬掩模图形，得到正梯形假栅21，见图7。采用的化学液可为HF基化学液，例如DHF或BOE，可举证为DHF浓度比例HF∶H2O＝1∶100；工艺温度可举证为25C。也可对于材料不同的第二和第一掩模层分别采用不同的湿法腐蚀液，例如采用热磷酸腐蚀氮化硅的第二掩模层32，采用HF基化学液腐蚀氧化硅的第一掩模层31。湿法腐蚀工艺完成后对晶圆进行清洗并干燥。
而后进行常规的侧墙生长、侧墙刻蚀以及后续的假栅移除工艺，最终得到上宽下窄的正梯形栅沟槽，从而利于下一步的高K或是金属栅材料的填充。其中假栅去除工艺可以采用干法刻蚀或湿法腐蚀或是干法刻蚀+湿法腐蚀混合工艺进行。
依照本发明的假栅制造方法，将之前垂直的假栅制作成上宽下窄的正梯形假栅；在假栅被移除后，可形成正梯形沟槽；从而大大有利于后续高K或是金属栅材料的填充，扩大填充工艺窗口，从而提高了器件的可靠性。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种后栅工艺中假栅的制造方法，包括以下步骤：
在衬底上依次形成假栅材料层、硬掩模材料层；
刻蚀硬掩模材料层，形成上宽下窄的硬掩模图形；
以硬掩模图形为掩模，干法刻蚀假栅材料层，形成上宽下窄的假栅。
2.如权利要求1的方法，其中，硬掩模材料层包括第一掩模层和位于第一掩模层上的第二掩模层。
3.如权利要求2的方法，其中，先干法刻蚀形成上下等宽的硬掩模图形，然后湿法腐蚀第一掩模层以形成上宽下窄的硬掩模图形。
4.如权利要求3的方法，其中，形成的上宽下窄的硬掩模图形中第二掩模层具有比第一掩模层宽的悬出部分。
5.如权利要求4的方法，其中，调整悬出部分宽度以及假栅材料层的厚度来控制假栅的倾角。
6.如权利要求2的方法，其中，湿法腐蚀硬掩模材料层一步形成上宽下窄的硬掩模图形，湿法腐蚀液对于第一掩模层的腐蚀速率大于对于第二掩模层的腐蚀速率。
7.如权利要求2的方法，其中，第一掩模层和第二掩模层包括氧化硅、氮化硅、氮氧化硅。
8.如权利要求3或6的方法，其中，湿法腐蚀的腐蚀液包括DHF、BOE、热磷酸、H2O2。
9.如权利要求1的方法，其中，假栅材料层包括多晶硅、非晶硅、微晶硅，衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、GaN。
10.一种后栅工艺，包括步骤：
采用如权利要求1的后栅工艺中假栅的制造方法，在衬底上形成上宽下窄的假栅；
在假栅两侧形成侧墙；
移除假栅，形成上宽下窄的栅沟槽；
在栅沟槽中填充栅极绝缘层和栅极材料。
CN201110257658.7A 2011-09-01 2011-09-01 后栅工艺中假栅的制造方法 Active CN102969232B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110257658.7A CN102969232B (zh) 2011-09-01 2011-09-01 后栅工艺中假栅的制造方法
US13/510,730 US8541296B2 (en) 2011-09-01 2011-11-30 Method of manufacturing dummy gates in gate last process
PCT/CN2011/002001 WO2013029210A1 (zh) 2011-09-01 2011-11-30 后栅工艺中假栅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110257658.7A CN102969232B (zh) 2011-09-01 2011-09-01 后栅工艺中假栅的制造方法

Publications (2)

Publication Number Publication Date
CN102969232A true CN102969232A (zh) 2013-03-13
CN102969232B CN102969232B (zh) 2015-01-14

Family

ID=47755172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110257658.7A Active CN102969232B (zh) 2011-09-01 2011-09-01 后栅工艺中假栅的制造方法

Country Status (2)

Country Link
CN (1) CN102969232B (zh)
WO (1) WO2013029210A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
CN105225943A (zh) * 2015-10-26 2016-01-06 中国科学院微电子研究所 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法
US10741408B2 (en) 2015-07-02 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10854519B2 (en) 2015-07-02 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
CN113327979A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
US20040110327A1 (en) * 2002-05-17 2004-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of fabraicating semiconductor device
CN1591838A (zh) * 2003-06-26 2005-03-09 国际商业机器公司 混合平面和FinFET CMOS器件
KR100513051B1 (ko) * 1998-12-30 2005-10-26 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법_
US20070126067A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Angled implantation for removal of thin film layers
CN101006579A (zh) * 2004-08-25 2007-07-25 英特尔公司 形成具有替代金属栅电极的集成电路
CN102054674A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属栅电极和金属栅电极的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188923A (ja) * 1989-01-17 1990-07-25 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
KR100513051B1 (ko) * 1998-12-30 2005-10-26 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법_
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
US20040110327A1 (en) * 2002-05-17 2004-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of fabraicating semiconductor device
CN1591838A (zh) * 2003-06-26 2005-03-09 国际商业机器公司 混合平面和FinFET CMOS器件
CN101006579A (zh) * 2004-08-25 2007-07-25 英特尔公司 形成具有替代金属栅电极的集成电路
US20070126067A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Angled implantation for removal of thin film layers
CN102054674A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属栅电极和金属栅电极的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
CN104167359B (zh) * 2013-05-17 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
US10741408B2 (en) 2015-07-02 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10854519B2 (en) 2015-07-02 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US11309189B2 (en) 2015-07-02 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
CN105225943A (zh) * 2015-10-26 2016-01-06 中国科学院微电子研究所 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法
CN105225943B (zh) * 2015-10-26 2018-03-06 中国科学院微电子研究所 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法
CN113327979A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN102969232B (zh) 2015-01-14
WO2013029210A1 (zh) 2013-03-07

Similar Documents

Publication Publication Date Title
US9117759B2 (en) Methods of forming bulb-shaped trenches in silicon
US8541296B2 (en) Method of manufacturing dummy gates in gate last process
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
CN102969232B (zh) 后栅工艺中假栅的制造方法
CN103377911B (zh) 提高化学机械平坦化工艺均匀性的方法
US9530637B2 (en) Fin structure formation by selective etching
CN101459066B (zh) 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
CN107305896B (zh) 半导体器件的制备方法
JP2008547238A (ja) 半導体構造を形成する方法
CN103794490A (zh) 自对准双图形的形成方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
JP5556851B2 (ja) 半導体装置の製造方法
CN103177946B (zh) 后栅工艺中假栅的制造方法
CN103632943A (zh) 半导体器件制造方法
CN102983073B (zh) 小尺寸鳍形结构的制造方法
CN105097525A (zh) 半导体器件的形成方法
CN104851834B (zh) 一种半导体器件的制备方法
KR20220000407A (ko) 층 및/또는 기판을 형성하고 패터닝하기 위한 방법
CN106486365A (zh) 半导体器件的形成方法
KR20190063484A (ko) N7/n5 finfet 및 그 이상을 위한 공극 스페이서를 제조하는 방법
CN103531454A (zh) 半导体器件制造方法
CN103531476A (zh) 半导体器件制造方法
CN104979204B (zh) 鳍式场效应晶体管的形成方法
JPH06283477A (ja) 半導体装置の製造方法
CN105702724A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant