CN105225943B - 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法 - Google Patents

一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法 Download PDF

Info

Publication number
CN105225943B
CN105225943B CN201510702260.8A CN201510702260A CN105225943B CN 105225943 B CN105225943 B CN 105225943B CN 201510702260 A CN201510702260 A CN 201510702260A CN 105225943 B CN105225943 B CN 105225943B
Authority
CN
China
Prior art keywords
silica
silicon oxide
inclination angle
oxide layer
medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510702260.8A
Other languages
English (en)
Other versions
CN105225943A (zh
Inventor
杨成樾
申华军
吴佳
汤益丹
白云
李诚瞻
刘国友
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzh Csr Times Electric Co ltd
Institute of Microelectronics of CAS
Original Assignee
Zhuzh Csr Times Electric Co ltd
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzh Csr Times Electric Co ltd, Institute of Microelectronics of CAS filed Critical Zhuzh Csr Times Electric Co ltd
Priority to CN201510702260.8A priority Critical patent/CN105225943B/zh
Publication of CN105225943A publication Critical patent/CN105225943A/zh
Application granted granted Critical
Publication of CN105225943B publication Critical patent/CN105225943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质，通过调节该薄层氧化硅介质的致密度及厚度，实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制，进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制。该工艺方法简单，易于实现。而利用该方法制成的氧化硅介质作为抗刻蚀掩模为进一步控制刻蚀其它半导体材料的侧壁形貌提供了有效途径。

Description

一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法
技术领域
本发明涉及半导体加工技术领域，尤其是一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法。
背景技术
氧化硅介质是半导体工艺中最为常用的一种介质材料，因其材料的物理、化学性质，常用于半导体工艺中刻蚀、注入的介质掩模，芯片内部的电学隔离以及器件表面的钝化。通常上述半导体工艺过程中所用到的氧化硅为非晶材料(晶体材料氧化硅即石英一般只用做半导体工艺中的电路衬底)。在半导体加工工艺中氧化硅主要有两种生长方法：一种是高温热氧化，一种是化学气相沉积(CVD)方法。通过对生长在衬底表面的氧化硅薄膜进行图形化刻蚀(干法、湿法)形成所需的介质薄膜结构。
在具体的应用中，除了对氧化硅介质厚度、介电常数、应力大小等材料属性有不同要求外，氧化硅侧壁形貌的几何尺寸也有不同需求。特别是当氧化硅作为抗刻蚀掩模时，其侧壁轮廓形貌、侧壁倾角都会转移到被刻蚀的半导体衬底材料上，这将影响最终器件的性能。一般较为陡直的侧壁形貌可以通过方向性好的干法刻蚀工艺(如ICP)实现，一定角度的侧壁形貌可以通过各向同性的湿法腐蚀实现。当倾角继续减小，需要有小于45°及以下的小倾角侧壁形貌时加工方法变得复杂起来，虽然采用灰度光刻或是在氧化硅中掺杂也可以制备出具有小角度侧壁形貌的氧化硅结构，但终究不如前面两种情况所用的工艺方法简单方便。
发明内容
(一)要解决的技术问题
针对上述制备具有小倾角且侧壁为线性形貌的氧化硅介质存在工艺复杂的问题，本发明提出了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，通过控制侧向腐蚀和纵向腐蚀进程来实现小倾角的侧壁形貌，且当优化并精确控制腐蚀时间时能够实现对侧壁角度的控制。
(二)技术方案
为达到上述目的，本发明提供了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质，通过调节该薄层氧化硅介质的致密度及厚度，实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制，进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制。
上述方案中，所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质是分别生长形成的，所述需要腐蚀的氧化硅层呈现各向异性湿法腐蚀特性，且：所述需要腐蚀的氧化硅层为致密度较高且在腐蚀液中腐蚀速度较慢，所述薄层氧化硅介质为致密度较低且在腐蚀液中腐蚀速度较快；所述需要腐蚀的氧化硅层的厚度要远大于所述薄层氧化硅介质的厚度，且两者厚度之和为所需氧化硅介质的总厚度。
上述方案中，所述需要腐蚀的氧化硅层的侧壁倾角由公式估算，其中α为侧壁倾角，V1为上层的薄层氧化硅介质的腐蚀速度，V2为下层的需要腐蚀的氧化硅层的腐蚀速度，t2为下层的需要腐蚀的氧化硅层腐蚀完成的时间，t3为过腐蚀的时间。
上述方案中，所述侧壁倾角α从2°～45°可控，所述需要腐蚀的氧化硅层在被腐蚀后，其侧壁为平滑线性坡面。当处于理想状态即没有过腐蚀情况时，该侧壁倾角仅由所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质两者的腐蚀速度决定。
(三)有益效果
本发明提供了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质，通过调节该薄层氧化硅介质的致密度及厚度等参数，实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制，进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制，形成小倾角的线性坡面腐蚀侧壁形貌。该工艺方法简单，易于实现。而利用该方法制成的氧化硅介质作为抗刻蚀掩模为进一步控制刻蚀其它半导体材料的侧壁形貌提供了有效途径。
附图说明
图1是现有技术中氧化硅介质经湿法腐蚀后的侧壁形貌示意图；
图2是本发明采用的用于形成小倾角侧壁形貌的氧化硅介质结构的示意图；
图3是本发明采用的具有小倾角线形侧壁形貌氧化硅腐蚀原理的示意图；
图4是本发明采用的具有小倾角线形侧壁形貌氧化硅介质经腐蚀后的结构示意图；
图5是本发明采用的具有小倾角线形侧壁形貌氧化硅介质倾角估算的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1是现有技术中氧化硅介质经湿法腐蚀后的侧壁形貌示意图，其中101为腐蚀掩模，102为氧化硅，103为半导体衬底。因为102为非晶态其在常用的氧化硅腐蚀液(BOE、BHF等)中具有各向同性的腐蚀特性。又因腐蚀过程中溶液交换在垂直空间上受到101的限制，102的侧壁具有近似圆形的特征如图1中104所示，其倾角一般在45°左右如图1中105所示。
为了能够制备出具有较小倾角且侧壁轮廓线为直线的氧化硅介质膜，本发明采用了如图2所示的结构，其中在衬底203上通过热氧工艺先沉积一层较厚的氧化硅介质202，其上再通过CVD工艺沉积一层较薄的氧化硅介质201，且氧化硅介质202相较于氧化硅介质201具有更高的致密性，氧化硅介质202的厚度约为氧化硅介质201的厚度的10倍，氧化硅介质202和氧化硅介质201总厚度为氧化硅介质膜所需要的总厚度。通过光刻、显影等半导体工艺方法在201上制备出腐蚀窗口如图2中腐蚀窗口204所示。
将具有图2所示的氧化硅结构的基片浸入7∶1的BOE腐蚀液中进行湿法腐蚀，其腐蚀进程如图3所示。其中301为抗腐蚀掩模，304为半导体衬底，二者中间为两层被腐蚀的氧化硅材料，因为氧化硅在BOE溶液中为各向同性的腐蚀，其侧向腐蚀速率和纵向腐蚀速率相同，不妨假设上层氧化硅302腐蚀速率为V1，下层氧化硅303腐蚀速率为V2，且V1＞V2。因为腐蚀速率的差异，随腐蚀时间增加上层氧化硅302较下层氧化硅303的侧向钻进更快，似应在上层氧化硅302和下层氧化硅303交界面处出现图3所示的凸起305。但实际腐蚀中凸起305并不存在。这是因为假设凸起305存在，则其上方将会完全暴露在腐蚀液中，而在形成305所需的这段时间中，将会出现如下情况，即凸起305上表面暴露在腐蚀液中而又没有被腐蚀液腐蚀掉，这一情况显然是不可能出现的。所以在整个腐蚀过程中上层氧化硅302和下层氧化硅303的交界面处的氧化硅侧壁不存在一个凸出结构而是应始终保持连续。此时下层氧化硅303上表面处的侧向腐蚀速度不再是V2，而变成V1，但纵向腐蚀速度不变仍为V2。同样的道理，下层氧化硅303的被腐蚀侧壁也不再是图3所示的近似圆形306，而是如虚线307所示的一条直线。即氧化硅出现了类似于各向异性的腐蚀特性，其实际腐蚀效果如图4所示。
基于上述实现原理，本发明提供了一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质，通过调节该薄层氧化硅介质的致密度及厚度，实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制，进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制。
其中，所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质是分别生长形成的，所述需要腐蚀的氧化硅层呈现各向异性湿法腐蚀特性，且：所述需要腐蚀的氧化硅层为致密度较高且在腐蚀液中腐蚀速度较慢，所述薄层氧化硅介质为致密度较低且在腐蚀液中腐蚀速度较快；所述需要腐蚀的氧化硅层的厚度要远大于所述薄层氧化硅介质的厚度，且两者厚度之和为所需氧化硅介质的总厚度。
所述需要腐蚀的氧化硅层的侧壁倾角由公式估算，其中α为侧壁倾角，该侧壁倾角α从2°～45°可控，V1为上层的薄层氧化硅介质的腐蚀速度，V2为下层的需要腐蚀的氧化硅层的腐蚀速度，t2为下层的需要腐蚀的氧化硅层腐蚀完成的时间，t3为过腐蚀的时间。
参照图5，其中501为顶层氧化硅厚度h1，502位底层氧化硅厚度h2，503为顶层氧化下边缘侧向钻进深度l1，因为上层氧化硅厚度很小，所以侧壁倾角α可近似由504代替，505为底层氧化硅下边缘侧向钻进深度l2。整个腐蚀过程可以分为三个部分，顶层氧化硅腐蚀到底所用时间t1，底层氧化硅腐蚀到底所用时间t2，以及过腐蚀所用时间t3。按照几何关系可知显然有h1＝V1·t1，h2＝V2·t2，l1＝V1·(t2+t3)，l2＝V2·t3。进而有由公式可知腐蚀速度差异越大倾角越小，过腐蚀时间越长倾角越小。所述需要腐蚀的氧化硅层在被腐蚀后，其侧壁为平滑线性坡面。当处于理想状态即没有过腐蚀情况时，该侧壁倾角仅由所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质两者的腐蚀速度决定。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，其特征在于，该方法是在需要腐蚀的氧化硅层之上沉积一薄层氧化硅介质，通过调节该薄层氧化硅介质的致密度及厚度，实现对需要腐蚀的氧化硅层的侧向腐蚀速度控制，进而实现对需要腐蚀的氧化硅层的各向异性湿法腐蚀工艺中倾角的控制；
其中，所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质是分别生长形成的，氧化硅层通过高温热氧方式生长形成，薄层氧化硅介质通过CVD方式生长形成，所述需要腐蚀的氧化硅层呈现各向异性湿法腐蚀特性，且：
所述需要腐蚀的氧化硅层为致密度较高且在腐蚀液中腐蚀速度较慢，所述薄层氧化硅介质为致密度较低且在腐蚀液中腐蚀速度较快；
所述需要腐蚀的氧化硅层的厚度要远大于所述薄层氧化硅介质的厚度，且两者厚度之和为所需氧化硅介质的总厚度。
2.根据权利要求1所述的氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，其特征在于，所述需要腐蚀的氧化硅层的侧壁倾角由公式估算，其中α为侧壁倾角，V1为上层的薄层氧化硅介质的腐蚀速度，V2为下层的需要腐蚀的氧化硅层的腐蚀速度，t2为下层的需要腐蚀的氧化硅层腐蚀完成的时间，t3为过腐蚀的时间。
3.根据权利要求2所述的氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，其特征在于，所述侧壁倾角α从2°～45°可控。
4.根据权利要求2所述的氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，其特征在于，所述需要腐蚀的氧化硅层在被腐蚀后，其侧壁为平滑线性坡面。
5.根据权利要求2所述的氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法，其特征在于，当处于理想状态即没有过腐蚀情况时，该侧壁倾角仅由所述需要腐蚀的氧化硅层及其上的薄层氧化硅介质两者的腐蚀速度决定。
CN201510702260.8A 2015-10-26 2015-10-26 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法 Active CN105225943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510702260.8A CN105225943B (zh) 2015-10-26 2015-10-26 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510702260.8A CN105225943B (zh) 2015-10-26 2015-10-26 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法

Publications (2)

Publication Number Publication Date
CN105225943A CN105225943A (zh) 2016-01-06
CN105225943B true CN105225943B (zh) 2018-03-06

Family

ID=54994824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510702260.8A Active CN105225943B (zh) 2015-10-26 2015-10-26 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法

Country Status (1)

Country Link
CN (1) CN105225943B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765450B (zh) * 2015-04-22 2022-05-21 新世紀光電股份有限公司 發光二極體
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法
CN108383077A (zh) * 2018-02-05 2018-08-10 上海华虹宏力半导体制造有限公司 斜坡状非晶硅薄膜成膜方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354897A (en) * 1980-02-14 1982-10-19 Fujitsu Limited Process for forming contact through holes
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法
CN102285636A (zh) * 2011-08-03 2011-12-21 中国人民解放军国防科学技术大学 一种多边形截面硅梁的湿法腐蚀制备工艺
CN102969232A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 后栅工艺中假栅的制造方法
CN103579083A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN103681306A (zh) * 2013-12-30 2014-03-26 国家电网公司 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
CN103715065A (zh) * 2013-12-30 2014-04-09 国家电网公司 一种平缓光滑侧壁形貌的SiC刻蚀方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354897A (en) * 1980-02-14 1982-10-19 Fujitsu Limited Process for forming contact through holes
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法
CN102285636A (zh) * 2011-08-03 2011-12-21 中国人民解放军国防科学技术大学 一种多边形截面硅梁的湿法腐蚀制备工艺
CN102969232A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 后栅工艺中假栅的制造方法
CN103579083A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN103681306A (zh) * 2013-12-30 2014-03-26 国家电网公司 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
CN103715065A (zh) * 2013-12-30 2014-04-09 国家电网公司 一种平缓光滑侧壁形貌的SiC刻蚀方法

Also Published As

Publication number Publication date
CN105225943A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
KR102250012B1 (ko) 3d nand 하드마스크 애플리케이션을 위한 나노결정질 다이아몬드 탄소 필름
CN105225943B (zh) 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法
CN103065959B (zh) 一种减小硅刻蚀负载效应的方法
CN107731849B (zh) 3d nand闪存沟道孔的制备方法及3d nand闪存
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
CN104651928A (zh) 金刚石同质外延横向生长方法
CN102403257A (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN109545790A (zh) 三维存储器的沟道孔的形成方法
TWI400752B (zh) 在基板中形成深溝槽之方法
Kamto et al. Cryogenic inductively coupled plasma etching for fabrication of tapered through-silicon vias
CN103137483B (zh) 一种消除沟槽顶端尖角的方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN106910675A (zh) 一种用于制备氮化物电子器件的复合衬底及其制备方法
CN104377123B (zh) 成长低应力igbt沟槽型栅极的方法
CN103700698A (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN102479699A (zh) 超级结半导体器件结构的制作方法
WO2022100725A1 (zh) 硅片的刻蚀方法
CN103681235A (zh) 一种有效填充深沟槽的解决方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN104282550B (zh) 肖特基二极管的制造方法
CN102082110A (zh) 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN103515193B (zh) 半导体器件精细图案的制作方法
CN105304474A (zh) 一种多重图形化掩膜层的形成方法
CN104498949A (zh) 一种金属铝膜纳米结构刻蚀方法
CN103077920A (zh) 改善硅通孔横向开口的干法刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant