CN102037515B - 存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法 - Google Patents

存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法 Download PDF

Info

Publication number
CN102037515B
CN102037515B CN2009801181514A CN200980118151A CN102037515B CN 102037515 B CN102037515 B CN 102037515B CN 2009801181514 A CN2009801181514 A CN 2009801181514A CN 200980118151 A CN200980118151 A CN 200980118151A CN 102037515 B CN102037515 B CN 102037515B
Authority
CN
China
Prior art keywords
voltage
diode
electric current
electrode
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801181514A
Other languages
English (en)
Other versions
CN102037515A (zh
Inventor
钱德拉·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102037515A publication Critical patent/CN102037515A/zh
Application granted granted Critical
Publication of CN102037515B publication Critical patent/CN102037515B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4026—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using bipolar transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一些实施例包含存储器装置，所述存储器装置具有：字线；位线；存储器元件，其可选择性地配置成三个或三个以上不同电阻状态中的一者；及二极管，其经配置以响应于正跨越所述字线与所述位线施加的电压而允许电流从所述字线穿过所述存储器元件流动到所述位线且无论所述电压增加还是减小均使所述电流减小。一些实施例包含存储器装置，所述存储器装置具有：字线；位线；存储器元件，其可选择性地配置成两个或两个以上不同电阻状态中的一者；第一二极管，其经配置以响应于第一电压而抑制第一电流从所述位线流动到所述字线；及第二二极管，其包括电介质材料且经配置以响应于第二电压而允许第二电流从所述字线流动到所述位线。

Description

存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法
技术领域
涉及存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法。
背景技术
集成电路制作的持续目标为减小集成电路装置所耗用的半导体占用面积量，且借此增加集成程度。
存储器可利用大的存储器装置阵列。因此，个别存储器装置大小的减小可转换成位密度的大增加。普通存储器装置为动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置及非易失性装置(所谓的快闪装置)。非易失性装置可并入到NAND或NOR存储器阵列架构中。
可根据在存储器装置的制作中所利用的最小特征大小来表达存储器装置的大小。具体来说，如果将最小特征大小表示为“F”，那么可以单位F2表达存储器装置尺寸。常规DRAM存储器常常包括至少6F2的尺寸，而SRAM可需要甚至更大的半导体占用面积。
一种类型的潜在地耗用极小半导体占用面积的存储器为所谓的交叉点存储器。在交叉点存储器中，存储器单元出现在字线与位线之间的重叠处。具体来说，在所述字线与位线之间提供在暴露于电流之后即刻经历稳定且可检测的改变的材料。举例来说，所述材料可为钙钛矿材料、硫族化物材料、离子传输材料、电阻切换材料、聚合材料及/或相变材料。由于存储器单元可局限于位线与字线的重叠区域中，因此所述存储器单元理论上可形成为4F2或小于4F2的尺寸。
在紧密堆填交叉点存储器时遇到的问题可包含当来往于一个存储器单元的数据传送影响相邻存储器单元时出现的干扰机制(或所谓的串扰)。
需要开发用于形成高度集成的电路的经改进的方法及开发经改进的高度集成的电路构造。
附图说明
图1为根据一实施例的构造的一部分的图解横截面图。
图2为根据一实施例的构造的一部分的图解横截面图。
图3显示图解说明根据一实施例的二极管的三个不同偏压条件的三个带隙图。
图4为根据一实施例的构造的一部分的图解横截面图。图4还显示所述横截面的组件中的一些组件的示意性电路图。
图5为根据一实施例的存储器元件阵列的示意性电路图。
图6为描绘根据一实施例的电压概率分布函数的曲线图。
图7A为根据一实施例的电压-电流关系的曲线图。
图7B为描绘根据一实施例的电流概率分布函数的曲线图。
图7C为描绘根据一实施例的电流概率分布函数的曲线图。
图8A为描绘根据一实施例的一电压-电流关系的曲线图。
图8B为描绘根据一实施例的电流概率分布函数的曲线图。
图8C为描绘根据一实施例的电流概率分布函数的曲线图。
图9为根据一实施例的电压-电流关系的曲线图。
图10为根据一实施例的构造的一部分的图解横截面图。图10还显示所述横截面的组件中的一些组件的示意性电路图。
图11为根据一实施例的存储器元件阵列的示意性电路图。
图12为根据一实施例的构造的一部分的图解横截面图。图12还显示所述横截面的组件中的一些组件的示意性电路图。
图13为根据一实施例的构造的一部分的图解横截面图。图13还显示所述横截面的组件中的一些组件的示意性电路图。
图14为根据一实施例的构造的一部分的图解横截面图。图14还显示所述横截面的组件中的一些组件的示意性电路图。
具体实施方式
在一些实施例中，交叉点存储器单元经形成以包含二极管。所述二极管可经配置以使电流能够传递到所述存储器单元的一部分或从所述存储器单元的一部分传递，同时也减轻且可能地防止邻近装置之间的串扰。所述二极管可含有经堆叠的薄电介质膜，其中所述电介质膜经带结构设计以实现针对特定存储器单元的经修整二极管性质。
利用用于二极管的经堆叠电介质材料而不利用常规基于硅的n-p结二极管可为有利的。常规基于硅的结二极管可相对于带隙、Shockley-Read-Hall(SRH)产生及重组速率、有效掺杂浓度、注入速度、载流子寿命及击穿强度(或其它高场性质，例如离子化速率等)而受限。
交叉点存储器单元可布置成垂直堆叠。存储器单元的堆叠可大致减少归因于个别存储器单元的占用面积耗用。举例来说，如果将两个4F2的存储器单元堆叠使得一者位于另一者正上方，那么每一存储器单元所耗用的半导体占用面积量有效地减半使得个别存储器单元实质上仅耗用2F2的半导体占用面积。有效占用面积耗用的减少与经垂直堆叠的存储器单元的数目成比例地增加。因此，可通过垂直堆叠存储器单元阵列的存储器单元中的至少一些存储器单元来实现集成的显著进步。
经堆叠的存储器单元可用作非易失性存储器且可对应于单级单元(SLC)或多级单元(MLC)。此非易失性存储器可并入到NAND存储器阵列中。在其中形成经多重堆叠的多级单元(MS-MLC)的实施例中，存储器可证明为尤其低成本、高性能且高密度。可通过多层级互连件路由经堆叠的单元。
在一些实施例中，利用低温沉积过程且借助甚少(如果有的话)高温掺杂剂活化步骤在硅衬底上方实施存储器单元的制作。避免高温处理可减轻对集成电路装置的热致损坏。此外，有希望用作交叉点存储器单元中的存储器元件的材料中的许多材料(举例来说，Ge2Se2Te5及其它硫族化物、各种金属氧化物等)缺乏高温稳定性。
参考图1到14描述实例性实施例。
参考图1，其图解说明二极管构造的片段2。所述片段包括基底12及位于基底12上方的二极管26。
基底12可包括半导体材料，且在一些实施例中可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。所述基底可称作半导体衬底。术语“半导电衬底”、“半导体构造”及“半导体衬底”意指包括半导电材料的任一构造，所述半导电材料包含(但并不限于)：块体半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)；及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”指代任一支撑结构，包含(但并不限于)上文所描述的半导电衬底。
虽然将基底12显示为同质的，但在一些实施例中其可包括众多层。举例来说，基底12可对应于含有与集成电路制作相关联的一个或一个以上层的半导体衬底。在所述实施例中，所述层可对应于金属互连件层、势垒层、扩散层、绝缘体层等中的一者或一者以上。在一些实施例中，所述基底的最上区域可包括电绝缘材料使得二极管26的导电层直接抵靠在此绝缘材料上。在一些实施例中，基底12可包括绝缘体上半导体(SOI)构造。
二极管26包括导电材料22及32以及绝缘材料34。在一些实施例中，导电材料22及32可称作导电二极管材料(或换句话说，称作二极管电极)。导电材料22及32可包括任一适合组合物或组合物的组合，且可(举例来说)包括以下各项中的一者或一者以上、基本上由所述一者或一者以上组成或由所述一者或一者以上组成：各种金属(举例来说，钽、铂、钨、铝、铜、金、镍、钛、钼等)、含金属组合物(举例来说，金属氮化物、金属硅化物，例如，硅化钨或硅化钽等)及经导电掺杂的半导体材料(举例来说，经导电掺杂的硅)。在一些实施例中，导电材料22及32可各自具有从大约2纳米到大约20纳米的厚度。
在一些实施例中，材料22可包含铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽中的一者且材料32可包含铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽中的不同一者。
绝缘材料34可称作二极管电介质材料，且可包括任一适合组合物或组合物的组合。如图1所图解说明，绝缘材料34可与材料22及材料34两者直接物理接触。
在一些实施例中，绝缘材料34包括电绝缘层的堆叠，其中个别层具有针对二极管的特定应用修整的带隙及/或带对准性质。所述层可具有从大约0.7纳米到大约5纳米的个别厚度且可包括选自由以下各项组成的群组的一种或一种以上组合物、基本上由所述一种或一种以上组合物组成或由所述一种或一种以上组合物组成：氮化铝、氧化铝、氧化铪、氧化镁、氧化铌、氮化硅、氧化硅、氧化钽、氧化钛、氧化钇及氧化锆。所述氧化物及氮化物是根据主要组分提及，而非根据特定化学计量提及。因此，硅的氧化物称作氧化硅，其包括二氧化硅的化学计量。
所述层可具有在k＝1到k＝40的范围内的个别介电常数。在一些情况下，介电常数可大于40。所述层可相对于彼此具有不同的介电常数。
二极管26可经配置以在跨越材料32与材料22施加第一电压(其中材料32处于比材料22高的电位)时使电流从材料32传导到材料22。二极管26还可经配置以在跨越材料32与材料22施加第二电压(其中材料22处于比材料32高的电位)时抑制电流从材料22流动到材料34。因此，第二电压可具有与第一电压的极性相反的极性。在一些实施例中，第一电压可介于大约0.5伏与1.5伏之间且第二电压可介于大约0伏与-15伏之间。因此，二极管26可表征为选择性传导装置，其传导电流的能力取决于所施加的偏压电压。
在一些实施例中，第一电压可具有与第二电压相同的量值。因此，在以一电压给二极管26加正向偏压时，其可允许电流从材料32流动到材料22，但在以相同电压给二极管26加反向偏压时，其可抑制电流从材料22流动到材料32。
材料34的隧穿性质及/或导电材料22及32的载流子注入性质可经修整以将所要性质设计到二极管26中。举例来说，材料22、32及34可经设计使得二极管26在跨越材料32与材料22施加上文所描述的第一电压时允许电子从材料22穿过材料34隧穿到材料32，但在跨越材料32与材料22施加上文所描述的第二电压时抑制电子从材料32隧穿到材料22。
参考图2，其图解说明二极管构造的片段4。在参考图2时，在适当位置处使用与上文在描述图1时所使用的编号类似的编号。片段4描绘二极管26的另一实施例。片段4包含基底12及位于基底12上方的二极管26。
在所示的实施例中，二极管电介质材料34包括三种不同电介质材料54、56及58的堆叠。可相对于彼此修整所述材料使得所述材料之间的带隙及/或导带边缘及/或价带边缘使载流子能够沿一个方向而非沿相反方向隧穿穿过所述材料。
电介质材料54、56及58可包括任何适合材料，且可(举例来说)包括选自由以下各项组成的群组的一种或一种以上组合物：氮化铝、氧化铝、氧化铪、氧化镁、氧化铌、氮化硅、氧化硅、氧化钽、氧化钛、氧化钇及氧化锆。
电介质材料54、56及58可具有在k＝1到k＝40的范围内的个别介电常数。在一些情况下，介电常数可大于40。在一些实施例中，电介质材料54、56及58可相对于彼此具有不同的介电常数。
虽然图2的实例性二极管26具有三种不同电介质材料(54、56及58)，但在其它实施例中二极管26可包括除三种以外的不同电介质材料。具体来说，在一些实施例中，二极管26可包括多于三种的不同电介质材料，而在其它实施例中，二极管26可包括少于三种的不同电介质材料。在二极管26中所使用的不同电介质材料的数目可影响所述二极管对电压作出反应的速度。举例来说，随着不同电介质材料的数目的增加，以一电压给二极管26加偏压时的时间与电流响应于所述电压而开始流动穿过二极管26时的时间之间的差可减小。然而，随着不同电介质材料的数目的增加，用于给二极管26加正向偏压的电压的量值也可增加。
在一些实施例中，二极管26可包含多个电介质材料层且还可包含空隙。举例来说，二极管26可包含材料22、材料54、材料58及材料32，其经布置使得材料54位于材料22上面且与其接触，空隙位于材料54上面，材料58位于所述空隙上面，且材料32位于材料58上面且与其间接接触。在所述布置中，所述空隙可分离材料54与58。所述空隙可具有大致等于1的介电常数。所述空隙可为真空(即，所述空隙可为空的)。或者，所述空隙可填充有空气。可使用多种技术来形成所述空隙。举例来说，在一个实施例中，可如图2中所图解说明的那样大致形成材料54、56、58及32。随后，可选择性地蚀刻掉材料56，从而在材料54与58之间留下所述空隙。
可如下制作图2的实施例。最初，可在基底12上方形成材料22。可通过利用光刻处理及一个或一个以上蚀刻来对材料22进行图案化。随后，可在材料22上方形成材料54。在一些实施例中，可在材料22上沉积材料54且可使用光刻处理及一个或一个以上蚀刻对其进行图案化。可借助包含(举例来说)原子层沉积(ALD)的任一适合方法沉积材料54。随后，可使用上文关于材料54所描述的技术中的一者或一者以上在材料54上方沉积材料56及58。
在一些实施例中，可选择在形成材料54、56及58时所使用的方法使得所述方法大致不改变材料22的尺寸或以其它方式致使材料22不可作为二极管26的电极操作。举例来说，在形成材料54、56及58时所使用的最大温度可低于材料22的熔化温度使得材料22不因材料54、56及58的形成而改变尺寸或形状。作为另一实例，材料54、56及58可未经掺杂。因此，在形成材料54、56及58时可不使用退火。不借助退火形成这些材料可为有利的，这是因为退火可涉及因在退火期间所使用的高温而不合意地更改材料22的尺寸。
随后，可在材料58上方形成材料32。可通过利用光刻处理及一个或一个以上蚀刻对材料32进行图案化。材料32可未经掺杂且材料32的形成可不使用高于材料22的熔化温度的温度。
图3显示二极管26在未加偏压条件下(图示60)、在加正向偏压条件下(图示62)及在加反向偏压条件下(图示64)的带隙图。图示60及64显示，在未加偏压条件下及在加反向偏压条件下，来自电介质材料58、56及54的带阻止载流子在导电材料22与32之间的迁移。相比之下，图62显示，在加正向偏压条件下可发生隧穿使得载流子(具体来说，所示实施例中的电子)可从导电材料22经由量子阱66隧穿到导电材料32。图3中用虚线箭头63以图解法图解说明载流子的流动。应注意，图1及2中所示的二极管针对从导电材料32到导电材料22的电流而定向。此与图3的图解说明从导电材料22到导电材料32的电子流动(换句话说，沿与电流相反的方向)的图示一致。在其它实施例中，可反转材料54、56及58的布置使得在加正向偏压条件下电子流动是从导电材料32到导电材料22。
图3的带结构可视为经设计的带结构。可通过III/V材料的分子束外延(MBE)生长形成异质结构。在电介质材料中，可通过热处理(例如，对氧化铝的热处理)设计带隙，此对于非易失性存储器单元(例如，“顶势垒”单元及VARIOT快闪单元)是已知的。经带隙设计的结构可采用在半导体中的载流子传输中带边缘不连续的特性，及/或可采用在电介质的电荷存储中带边缘不连续的特性。对于非易失性存储器单元来说，此可实现保持及持久特性的优化。
薄电介质材料层的沉积可形成可在本文中所描述的二极管结构中采用的局部量子阱66。可通过材料选择及/或热处理来设计电介质的导带及价带边缘。可通过修整二极管的顶部及底部处的导电材料的组合物来设计金属区域中的费米能级(Fermi-level)钉扎。沿电介质厚度的势垒高度可确定结构的隧穿特性。
图1及2中所描述的二极管可视为经带隙设计，这是因为材料22、32、54、56及58的组合物经选择使得发生图示62的加正向偏压隧穿。在选择材料22及32时，应考虑功函数。功函数可和用于从金属移除电子的能量的量相关。在图3中，对应于材料22及32的条的高度可表示材料22及32的功函数。如图3中所图解说明，材料22可具有比材料32高的功函数(由较高条表示)。因此，用于从材料22移除电子的能量的量可比用于从材料32移除电子的能量的量大。将材料22设计为具有比材料32高的功函数可有助于使电子能够自材料22穿过材料54、56及58隧穿到材料32。
在选择材料54、56及58时，应考虑势垒高度。势垒高度可和材料的导带与所述材料的价带之间的能量差相关。在图3中，对应于材料54、56及58的条的高度可表示材料54、56及58的势垒高度。在一些实施例中，材料54、56及58的势垒高度可大于材料22及32的功函数，如图3的图示60所图解说明。
对二极管26进行带隙设计可包含选择材料54、56及58使得材料54、56及58的势垒高度具有特定关系。举例来说，材料54、56及58中的每一者可具有不同势垒高度。此外，如图示60中所图解说明，材料54、56及58可以增加的势垒高度的次序布置于材料22与32之间。因此，材料54(其最靠近于材料22)可具有材料54、56、58中的最低势垒高度，材料56可具有大于材料54的势垒高度，且材料58可具有大于材料56的势垒高度。
材料54、56及58可经选择以具有相对于彼此对准的价带能级。作为实例，如果材料54、56及58的价带能级大致相同，那么材料54、56及58的价带能级可为对准的。或者，材料54、56及58可经选择以具有相对于彼此对准的导带能级。作为实例，如果材料54、56及58的导带能级大致相同，那么材料54、56及58的导带能级可为对准的。
材料54、56及58可经选择使得当给二极管26加正向偏压时在材料54与材料56之间的结处及在材料56与58之间的结处形成量子阱66。如上文所描述，可通过跨越材料32与22施加的电压给二极管26加正向偏压使得材料32处于比材料22高的电位。此外，在加正向偏压条件下，可在二极管的顶部与底部处的导电材料之间形成量子阱(其中所述导电材料为所述二极管的电极)。
在一些实施例中，在二极管26的形成期间，材料54、56及58的性质可因形成二极管26所进行的处理步骤而在材料54、56与58之间的界面处稍微改变。举例来说，在处理期间，即使在小于550℃的相对低处理温度下，材料54与56的在材料54与56之间的界面处的小部分仍可彼此混合。材料54与56的部分的混合可使图3中所图解说明的材料54与56之间的势垒高度的骤然改变降级，此可影响在材料54与56之间形成量子阱。
为抑制材料54与56的部分的混合及材料56与58的部分的混合，可在材料54与56之间形成第一极薄绝缘材料层。所述第一极薄绝缘层可为单层且可防止材料54与56之间的混合，借此保持材料54与56之间的势垒高度的骤然改变。当给二极管26加正向偏压时，载流子因本文中所描述的载流子隧穿效应而可自由移动穿过所述第一极薄绝缘层。可在材料56与58之间形成类似的第二极薄绝缘层以防止材料56的部分与材料58的部分之间的混合。举例来说，可通过使用ALD进行沉积来形成所述第一及/或第二极薄绝缘层。或者，可(例如)在氮环境中通过电介质的钝化及/或退火形成所述第一及/或第二极薄绝缘层。
量子阱将具有离散能级。一个电极与邻近电介质之间的接触将具有第一费米能级。当提供能量时，状态可提升为第一容许量子能级，其可显著增加载流子隧穿的概率。此可导致电介质中电位势垒的有效降低。
在反向偏压条件(例如，图示64所描绘的条件)下，电位势垒为高且任一量子阱的形成均受到抑制。因此，存在传导电流从一种金属流动到另一金属的低概率--这是因为减少的隧穿，其接近零--如果适当修整电介质厚度。
跨越例如二极管26的结构的隧穿特性指示当费米能级对应于最低容许量子能级时可存在突然接通特性。可在较高温度下存在声子的情况下修改所述结果，但可从此结构产生非线性特性。
隧穿可为非常快速的过程，且可在几飞秒中发生。隧穿也可相对独立于温度。因此，本文中所描述类型的薄膜二极管可能够非常快速地切换，且满足高温可靠性准则。举例来说，可给二极管26加正向偏压且电流可流动穿过二极管26。随后，可给二极管26加反向偏压以便抑制电流流动穿过二极管26。可以此方式在高速率下重复地给加二极管26正向偏压且接着加反向偏压。在一些实施例中，所述速率可超过10Ghz。
适合于经带隙设计的二极管的一些实例性组合物为用于材料22的铝、用于材料58的氧化铝、用于材料56的二氧化硅、用于材料54的氮化硅及用于材料32的钨。另一组实例性组合物为用于材料22的钼、用于材料58的二氧化硅、用于材料56的氮化硅、用于材料54的氧化铪及用于材料32的铂。另一组实例性组合物为用于材料22的铂、用于材料58的二氧化硅、用于材料56的氧化铪、用于材料54的氧化锆及用于材料32的镍。
参考图4，其图解说明构造6的片段。在参考图4时，在适当位置处使用与上文在描述图1到3时所使用的编号类似的编号。所述片段包括基底12及位于所述基底上方的存储器单元10。
邻近片段6显示示意性电路图8以图解说明所述片段的电组件中的一些组件。所述电路图显示：存储器单元10包括位线22、字线24、二极管26及存储器元件28。
构造6中将字线24及位线22显示为包括导电材料。此导电材料可包括任一适合组合物或组合物的组合，包含以下各项中的一者或一者以上：各种金属(举例来说，钽、铂、钨、铝、铜、金等)、含金属组合物(举例来说，金属氮化物、金属硅化物等)及经导电掺杂的半导体材料(举例来说，经导电掺杂的硅)。个别字线及位线可具有从大约2纳米到大约20纳米的厚度。
存储器元件28、导电材料32及字线24一起形成存储器组件35。存储器元件28可包括任一适合组合物或组合物的组合，且可(举例来说)包括以下各项中的一者或一者以上、基本上由所述一者或一者以上组成或由所述一者或一者以上组成：钙钛矿材料、硫族化物材料、离子传输材料、电阻切换材料、聚合材料及相变材料。
可利用存储器组件35的导电材料32及24中的一者或两者内的电流在编程操作中改变存储器元件28的状态，或在读取操作中确定存储器元件28的状态。在一些实施例中，在已使用电流在编程操作中改变存储器元件28的状态且已停止所述电流之后，存储器元件28可在不存在电流或电压的情况下保持处于新状态中。
导电材料32、绝缘材料34及位线22一起形成二极管26，如上文关于图1到3详细描述。导电材料32由存储器组件35与二极管26重叠而成。在一些实施例中，导电材料32可称作导电二极管材料(或换句话说，称作二极管电极)，即使材料32也为存储器组件35的一部分。
在示意性电路图8中，二极管26显示于位线22与存储器组件35之间。在其它实施例中，二极管26可另外地或替代地提供于字线24与存储器元件28之间。
在所示的实施例中，二极管26准许从存储器组件35到位线22的电流，但限制沿相反方向的电流。此可实现从个别存储器元件的读取及到个别存储器元件的写入，同时限制邻近存储器元件之间的串扰。
虽然将二极管26显示为经定向以将电流从存储器组件35引导到位线22，但在其它实施例中可反转二极管26的定向。因此，二极管26可经定向以准许从位线22到存储器组件35的电流，且限制沿相反方向的电流。
在一些实施例中，存储器单元10可并入到包括垂直堆叠的存储器单元及水平布置的存储器单元两者的阵列中。在一些实施例中，除存储器单元10以外，字线24还可为多个存储器单元(例如，一列存储器单元)的一部分且可大致正交于位线22延伸。除存储器单元10以外，位线22还可为多个存储器单元(例如，一行存储器单元)的一部分。术语“大致正交”意指位线与字线彼此正交的程度比不正交大，其可包含(但并不限于)其中字线与位线为彼此恰好完全正交的实施例。
图5为图解说明存储器单元阵列的一个实施例的示意性电路图。图5显示位于字线24与位线22之间的存储器元件28及二极管26，且进一步显示连接在存储器元件28与位线22之间的二极管26。
可如下制作图5的实施例。最初，可在半导体基底(或衬底)12上方形成位线22。可利用光刻处理及一个或一个以上蚀刻对位线22进行图案化以将位线材料图案化成多条线。
随后，在所述位线上方形成二极管电介质材料34的第一层级(其可为多个电介质层的堆叠，例如，如上文关于图1到3所论述)。可跨越所述位线及所述位线之间的空间沉积二极管电介质材料34，且接着利用光刻处理及一个或一个以上蚀刻对其进行图案化以形成图4中所示的配置。在一些实施例中，二极管电介质材料34仅位于字线与位线的交叉点处。在一些实施例中，二极管电介质材料可留在位线之间而非经图案化以仅位于字线与位线的交叉点处。可借助包含(举例来说)ALD的任一适合方法沉积二极管电介质材料34。
接着，在二极管电介质材料34上方形成导电二极管材料32的第一层级(即，二极管电极)。可通过沉积导电材料32且接着借助以光刻方式图案化的掩模及一个或一个以上蚀刻对其进行图案化来将所述导电材料形成为图4中所示的配置。
接着，在导电材料32上方形成存储器元件28。可通过跨越位线与所述位线之间的空间沉积存储器元件材料且接着利用光刻处理及一个或一个以上蚀刻对所述存储器元件材料进行图案化以形成所示配置(其中所述存储器元件材料仅位于字线与位线的交叉点处)来形成所述存储器元件。在一些实施例中，所述存储器元件材料可留在位线之间而非经图案化以仅位于字线与位线的交叉点处。
在所述存储器元件上方形成字线材料的第一层级。可跨越位线与所述位线之间的空间沉积字线材料，且接着利用光刻处理及一个或一个以上蚀刻对其进行图案化以形成所示配置(其中所述位线大致正交于所述字线)。
可使用上文所论述处理的后续反复来形成位线、二极管电介质、导电二极管材料、存储器元件及字线的后续层级，通过钝化层将所述层级分离以将经垂直堆叠的存储器阵列形成为所要高度。在一些实施例中，所述垂直堆叠可包括至少3个存储器单元、至少10个存储器单元或至少15个存储器单元。
所述经垂直堆叠的存储器单元可彼此相同或可彼此不同。举例来说，用于处于垂直堆叠的一个层级处的存储器单元的二极管材料可在组成上与用于处于垂直堆叠的另一层级处的存储器单元的二极管材料不同；或可与用于处于所述垂直堆叠的另一层级的存储器单元的二极管材料为相同组成。
图4图解说明提供于位线22与存储器组件35之间的二极管26。在其它配置(包含其中存储器单元为如上文所论述的那样堆叠的配置)中，二极管26可提供于存储器组件35与字线24之间。除了可在存储器元件形成之后而非在存储器元件形成之前形成导电二极管材料及二极管电介质材料以外，用于形成所述其它配置的制作过程可与用于形成图4的配置的过程类似。在又一些实施例中，可反转所述存储器单元中的字线与位线的定向(使得字线位于位线下方)且可在字线与存储器元件之间或在位线与存储器元件之间形成二极管。
现在返回到图5，为确定图5的存储器单元中的选定单元的电阻状态，可跨越字线24中的选定字线与位线22中的选定位线施加读取电压。作为响应，电流可从选定字线24流动到选定位线22。可测量此电流以确定所述选定存储器单元的电阻状态。举例来说，如果所述选定存储器单元经配置以被编程为高电阻状态或低电阻状态，那么可测量所述电流以确定所述电流是对应于所述高电阻状态还是所述低电阻状态。在一些实施例中，所述存储器单元可用于以对应于位值“0”的低电阻状态及对应于位值“1”的高电阻状态来存储单个信息位。
可通过将如上文所描述的读取电压施加到对应于将要读取的存储器单元的字线及位线而使用所述读取电压来以类似方式读取图5的存储器单元中的每一者。理想地，读取电压的量值将为相同的，而不管正被读取的存储器单元如何。然而，在一些实施例中，施加到一个存储器单元的读取电压可具有比施加到另一存储器单元的读取电压大或小的量值。读取电压的差可由若干不同因素中的一者或一者以上产生。举例来说，由于字线及/或位线的长度，读取电压可取决于存储器单元在存储器单元阵列内的位置而稍微变化。可通过概率密度函数(PDF)以统计方式描述施加到存储器单元的读取电压的差。
图6图解说明此PDF。如图6中所描绘，在字线与位线之间最常施加的读取电压可为“V”。然而，如概率密度函数所指示，存在读取电压可高于或低于“V”的显著概率。在一些实施例中，所述概率密度函数可为正态分布或高斯分布。
图7A图解说明跨越存储器单元施加的电压与响应于所述电压而由所述存储器单元传导的电流之间的关系的一个实施例。如图7A中所描绘，随着跨越存储器单元的电压的增加，电流增加。在一些实施例中，电压与电流之间的关系可为大致线性的。
在一些实施例中，存储器元件28可配置成四个不同电阻状态中的一者。因此，存储器元件28可表示两个信息位。当然，可能有其中存储器元件28具有多于或少于四个不同电阻状态且因此表示多于或少于两个信息位的其它实施例。当跨越存储器单元10施加电压(例如，读取电压)时，存储器单元10响应于所述电压而传导的电流量可取决于存储器元件28的电阻状态。因此，可通过测量由存储器单元10响应于所述电压而传导的电流来确定存储器元件28的当前电阻状态。如上文所论述，跨越存储器单元10施加的电压可根据PDF(例如，图6中所图解说明的PDF)而变化。
图7B图解说明彼此叠加的四个电流概率密度函数14、16、18及20。PDF 14可表示当跨越存储器单元10施加具有图6中所图解说明的PDF的电压(例如，读取电压)时存储器单元10将传导特定电流量的概率。PDF 14以电流值“I1”为中心。因此，虽然存在电流将高于或低于“I1”的某一概率，但最可能的电流值为“I1”。
PDF 14可与存储器元件28的四个不同电阻状态中的一者(即，四个状态中具有最高电阻且因此最低电流的状态)相关联。PDF 16、18及20分别与存储器元件28的其它三个电阻状态相关联。作为实例，如果存储器元件28处于第二电阻状态中且跨越存储器单元10施加电压，那么所得电流可以“I2”为中心且可具有PDF 16。类似地，如果存储器元件28处于第三电阻状态中，那么所得电流可以“I3”为中心且具有PDF18且如果存储器元件28处于第四电阻状态(租赁电阻状态)中，那么所得电流可以“I4”为中心且具有PDF 20。
图7C图解说明基于存储器元件28同等可能处于所述四个电阻状态中的任一者的假定而将PDF 14、16、18及20组合成单个PDF。注意，图7C的PDF以电流值“I1”、“I2”、“I3”及“I4”为峰值。图7C还图解说明分别与存储器元件28的四个电阻状态相关联的四个范围36、38、40及42。范围36、38、40及42可用于确定存储器元件28被配置成哪一状态。举例来说，在将读取电压施加到存储器单元10且测量所得电流之后，如果所述电流在范围36内，那么可确定存储器元件28被配置成与范围36相关联的电阻状态且因此存储器单元10存储与所述电阻状态相关联的特定位值(例如，“00”)。
然而，当将范围36、38、40及42与PDF 14、16、18及20进行比较时，人们可得出以下结论：如果电流归属于范围36内，那么可将存储器元件28配置成第二电阻状态而非第一电阻状态为可能的。举例来说，如果施加到存储器单元10的读取电压为低(在图6的PDF的左手尾部上)且存储器元件28被配置成第二大电阻状态(对应于PDF 16的状态)，那么所得电流可归属于范围36内而非可如所预期地归属于范围38内。因此，在读取存储器单元10时可能出现错误。
图8A图解说明跨越存储器单元施加的电压与由于所述电压而由所述存储器单元传导的电流之间的关系的另一实施例。如图8A中所描绘，随着跨越存储器单元的电压从零增加，电流增加到转变点68。随着电压增加超过转变点68的电压，电流减小到转变点78。另外，随着电压增加超过转变点78，电流增加。
在一些实施例中，图8A中所描绘的电压-电流关系可由二极管26产生。二极管26可经带隙设计(如上文所描述)以产生具有图8A中所图解说明的特性的电压-电流关系。除转变点68及78以外还具有转变点的其它电压-电流关系也为可能的。
在一些实施例中，二极管26的绝缘材料34可包括如上文所描述的三种不同电介质材料(例如，图2到3的材料54、56及58)的堆叠。所述多个层可经带隙设计以具有特定势垒高度。举例来说，层可以增加或减小的势垒高度的次序布置。因此，二极管26可具有包含如图8A所图解说明的两个或两个以上转变点的电压-电流关系。实际上，在一些实施例中，如果层的数目增加，那么转变点的数目可增加。
因此，当跨越二极管26(例如，具有如图2中所图解说明的多个电介质材料层的二极管26的实施例)的第一电极(材料32)与第二电极(材料22)施加第一电压时，二极管26可使第一电流从所述第一电极传导到所述第二电极。举例来说，所述第一电压及第一电流可对应于图8A的转变点68处的电压及电流。或者，当跨越所述第一电极与所述第二电极施加第二电压时，二极管26可使第二电流从所述第一电极传导到所述第二电极。所述第二电压可具有与所述第一电压相同的极性且可具有比所述第一电压大的量值。然而，所述第二电流可小于所述第一电流。举例来说，所述第二电压及所述第二电流可对应于图8A的转变点78处的电压及电流。
或者，当跨越所述第一电极与第二电极施加第三电压时，二极管26可使第三电流从所述第一电极传导到所述第二电极。所述第三电压可具有与所述第一及第二电压相同的极性且可具有比所述第一及第二电压大的量值。所述第三电流可大于所述第二电流(例如，如果所述第三电压及第三电流对应于图8A的点69)且也可大于第一电流量(例如，如果所述第三电压及第三电流对应于图8A的点71)。
在一些实施例中，除转变点68及78以外，二极管26的电压-电流关系还可包含两个转变点(未图解说明)使得当跨越所述第一电极与所述第二电极施加第四电压时二极管26可使第四电流从所述第一电极传导到所述第二电极。所述第四电压可具有与所述第一、第二及第三电压相同的极性且可具有比所述第一、第二及第三电压大的量值。所述第四电流可小于第三电流量但大于第一及第二电流量。
此外，二极管26可具有高于其二极管26就可传导电流的阈值电压，且所述第一电压及所述第二电压两者均可高于所述阈值电压。
还应注意，如果所述第一电压及第一电流对应于转变点68且如果电压增加到稍微高于所述第一电压，那么所得电流将小于所述第一电流。类似地，如果所述电压减小到稍微低于所述第一电压，那么所得电流也将小于所述第一电流。
图8B图解说明四个叠加的电流概率密度函数44、46、48及50。PDF 44、46、48及50可分别与上文所描述的存储器元件28的四个电阻状态相关联。PDF 44可表示当跨越存储器单元10施加具有图6中所图解说明的PDF的电压(例如，读取电压)时存储器单元10将传导特定电流量的概率。
PDF 44可与存储器元件28的四个不同电阻状态中的一者(即，四个状态中的具有最高电阻且因此最低电流的状态)相关联。PDF 46、48及50分别与存储器元件28的其它三个电阻状态相关联。作为实例，如果存储器元件28处于第二电阻状态中且跨越存储器单元10施加电压，那么所得电流可以“I2”为中心且可具有PDF 46。类似地，如果存储器元件28处于第三电阻状态中，那么所得电流可以“I3”为中心且具有PDF 48且如果存储器元件28处于第四电阻状态(租赁电阻状态)中，那么所得电流可以“I4”为中心且具有PDF 50。
PDF 44、46、48及50的形状不同于PDF 14、16、18及20的形状，即使两组PDF均描述由具有图6的PDF的电压产生的电流。形状的此差异是由于当二极管26经带隙设计以具有例如转变点68及78的转变点时由二极管26强加的图8A的电压-电流关系所致。由于此电压-电流关系，PDF 44、46、48及50可彼此具有比PDF 14、16、18与20之间的重叠量小的重叠。在一些实施例中，PDF 44、46、48及50可不具有任何显著重叠。
图8C图解说明基于存储器元件28同等可能处于四个电阻状态中的任一者的假定而将PDF 44、46、48及50组合成单个PDF。注意，图8C的PDF在值“I1”、“I2”、“I3”及“I4”之间具有深谷。范围36、38、40及42图解说明于图8C中且分别与存储器元件28的四个电阻状态相关联。当将范围36、38、40及42与PDF 44、46、48及50进行比较时，人们可得出以下结论：如果电流归属于范围38内，那么存储器元件28被配置成第二电阻状态而并非第一电阻状态为非常可能的，这是因为PDF 44或PDF 48几乎不重叠到区域38上。因此，与具有类似于图7A的电压-电流关系的二极管相比，具有类似于图8A的电压-电流关系的二极管可显著减少与确定存储器单元10的电阻状态相关联的错误。
实际上，在一些实施例中，由于出现错误的高概率，在具有类似于图7A的电压-电流关系的存储器单元中使用多于两个电阻状态可能为不实际的。因此，所述存储器单元可被配置成两个电阻状态中的一者且仅存储一个信息位。相比之下，如果存储器单元具有类似于图8A的电压-电流关系，那么可使用四个存储器状态以使所述存储器单元能够存储两个信息位。
图9图解说明存储器单元10的另一电压-电流关系。根据此关系，由电压“V1”产生的电流可为局部最大值。如果电压增加到高于“V1”或减小到低于“V1”，那么电流可减小。类似地，电压“V2”、“V3”及“V4”可为局部最大值。如果二极管26经带隙设计(使用上文所描述的方法)以产生图9的电压-电流关系，那么可由二极管26产生此电压-电流关系。
在一些实施例中，通过跨越存储器单元10施加具有值“V1”的编程电压，可将存储器单元10配置成第一电阻状态。在一些实施例中，所述编程电压可具有拥有类似于图6的PDF的高斯分布的PDF。然而，由存储器单元10响应于所述编程电压而传导的编程电流可具有比所述编程电压的PDF更紧密的PDF(例如，具有更小宽度及/或标准偏差的PDF)，这是因为二极管26可将图9的电压-电流关系强加到所述编程电流上。所述编程电流可更改存储器元件28使得存储器元件28处于所述第一电阻状态中。
类似地，通过跨越存储器单元10分别施加编程电压“V2”、“V3”或“V4”，可将存储器单元10配置成第二、第三或第四电阻状态。因此，由于图9的电压-电流关系，二极管26可使可能的编程电流的范围变窄。因此，二极管26可使四个相异编程电流范围能够将存储器元件28编程为四个相异电阻状态中的一者。在一些实施例中，所述四个编程电流范围可大致不重叠且因此所述四个相异电阻状态也可大致不重叠。
作为实例，存储器单元10可处于选自与图8C的范围36、40或42相关联的电阻状态中的第一电阻状态中。可跨越字线24与位线22施加第一编程电压使得第一电流流动穿过存储器元件28及二极管26。所述第一编程电压可在图9的范围112内，其从电压“V2”延伸到高于电压“V2”的转变点。由于所述第一电流，存储器元件28的电阻状态可从所述第一电阻状态改变为与图8C的范围38相关联的第二电阻状态。
随后，可将存储器单元10重新编程为处于所述第一电阻状态而非所述第二电阻状态中。接着，可跨越字线24与位线22施加第二编程电压使得第二电流流动穿过存储器元件28及二极管26。所述第二编程电压可在范围112内且可大于所述第一编程电压。由于所述第二电流，存储器元件28的电阻状态可从所述第一电阻状态改变为所述第二电阻状态。尽管所述第二编程电压大于所述第一编程电压的事实，但由于图9中所图解说明的二极管26的电压-电流关系所述第二电流可小于所述第一电流。
除二极管26以外的其它装置也可具有类似于图8A的电压-电流关系的电压-电流关系。举例来说，经连接以形成闸流管的两个二极管可具有类似于图8A的电压-电流关系的具有两个或两个以上转变点的电压-电流关系。
图4到5的存储器单元在每一存储器单元中均具有单个二极管。在其它实施例中，可在单个存储器单元中利用多个二极管。举例来说，可以背对背布置的方式提供一对二极管以提供硅控整流器(SCR)或闸流管类型性质。图10图解说明包括背对背二极管布置的存储器单元。在参考图10时，在适当位置处将使用与上文在描述图1到9时所使用的编号类似的编号。
图10显示半导体构造的一部分70，且邻近部分70显示示意性电路图72以图解说明部分70所包括的电组件。示意性电路图72显示，所述部分包括字线22、位线24、存储器元件28、第一二极管74及第二二极管76。所述第一及第二二极管彼此邻近，且相对于彼此处于背对背定向中。
部分70包括基底12、存储器组件52(含有位线24、存储器元件28及导电材料32)及位于所述存储器组件与所述字线之间的二极管74及76。二极管74包括二极管电介质材料80、82及84且二极管76包括二极管电介质材料90、92及94。电介质材料80、82、84、90、92及94可包括上文针对二极管电介质材料所论述的组合物中的任一者。
导电材料98位于所述二极管之间，且使所述二极管彼此桥接。所述导电材料可包括任一适合组合物，且可(举例来说)包括一种或一种以上金属(举例来说，钽、铂、钨、铝、铜及金中的一者或一者以上)及/或一种或一种以上含金属组合物(举例来说，金属硅化物或金属氮化物)。
图10的二极管74与76的组合可具有例如图8A或图9的电压-电流关系的具有两个或两个以上转变点的电压-电流关系。因此，当读取包含二极管74与76的组合的存储器单元时，所述存储器单元可传导具有在形状上类似于图8B中所图解说明的PDF的PDF的电流。因此，对于存储器单元来说，被配置成四个不同电阻状态中的一者从而使所述存储器单元能够存储两个信息位可为实际的，这是因为PDF为不重叠或最低程度地重叠的事实，如上文所论述。
图11为图解说明存储器单元阵列的一个实施例的示意性电路图。如图11中所描绘，每一存储器单元包含存储器元件28及两个二极管-二极管26及二极管30。
在一存储器单元中具有两个二极管可提供胜过在一存储器单元中具有单个二极管的优点。举例来说，二极管26可具有类似于图8A或图9的电压-电流关系，其实现上文关于图6到9所描述的特征及益处。然而，在一些实施例中，二极管26在被加反向偏压时可允许泄漏电流，所述泄漏电流可大到(例如，在0.01μA与0.5μA之间)足以耗用不合意的功率量或干扰相邻存储器单元。相比之下，二极管30在被加反向偏压时可具有极低泄漏电流(例如，在微微安与毫微微安范围中的电流)但可具有类似于图7的电压-电流关系的电压-电流关系。通过使用串联的二极管26及二极管30，所述存储器单元既可具有类似于图8A或9的电压-电流关系且在被加反向偏压时又可具有极低泄漏电流。
图12显示构造的一部分86且邻近部分86显示示意性电路图87以图解说明部分86所包括的电组件。在参考图12时，在适当位置处使用与上文在描述图1到11时所使用的编号类似的编号。
部分86包括基底12、位线22、二极管26、存储器元件28及字线24，上文已详细论述了其中的每一者。在图12所图解说明的实施例中，二极管26包含导电材料100而非材料22。材料100可包括包含(举例来说)以下各项的任一适合组合物或组合物的组合：铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽；且材料32可包含铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽中的不同一者。在一些实施例中，材料100可具有从大约2纳米到大约20纳米的厚度。如上文关于图1到4所论述，材料34可包含不同电介质材料的多个层。
另外，部分86包含二极管30。在一些实施例中，二极管30可包含经p型掺杂的硅层102及经n型掺杂的硅层104。在一些实施例中，如果二极管30包含经p型掺杂的硅层102及经n型掺杂的硅层104，那么材料22可包括经导电掺杂的半导体(例如，经导电掺杂的硅)。二极管30可经配置以在跨越位线22与字线24施加电压使得位线22处于比字线24高的电位时(当给存储器单元加反向偏压时)抑制电流从位线22穿过存储器元件28流动到字线24。在一些实施例中，二极管30可经配置以在被加反向偏压时具有极低泄漏电流(例如，小于0.1微微安)。
图13中显示具有两个二极管的存储器单元的另一实施例。图13显示构造的一部分88且邻近部分88显示示意性电路图89以图解说明部分88所包括的电组件。在参考图12时，在适当位置处使用与上文在描述图1到12时所使用的编号类似的编号。
部分88包括基底12、位线22、二极管26、存储器元件28及字线24，上文已详细论述了其中的每一者。如上文关于图1到4所论述，二极管26可包含不同电介质材料的多个层。
另外，部分88包含二极管30。在所描绘的实施例中，二极管30包含一起形成肖特基二极管的半导体材料110及与半导体材料110直接物理接触的金属材料108。金属材料108可包括包含(举例来说)以下各项的任一适合组合物或组合物的组合：钨、钽、钛、钼、铜、钴、铂、钯、镍及其硅化物。金属材料108可另外地或替代地包含锆、镁、锌、铟、钪、钇及其氧化物中的一者或一者以上。半导体材料110可包括无定形硅及/或晶体硅。在一些实施例中，半导体材料110可未经掺杂。
肖特基二极管30可经配置以在跨越位线22与字线24施加电压使得位线22处于比字线24高的电位时(当给存储器单元加反向偏压时)抑制电流从位线22穿过存储器元件28流动到字线24。在一些实施例中，二极管30可经配置以在被加反向偏压时具有极低泄漏电流(例如，小于0.1微微安)。
可如下制作图13的实施例。最初，可在基底12上方形成材料22。可通过利用光刻处理及一个或一个以上蚀刻来对材料22进行图案化。随后，可在材料22上方形成材料34。在一些实施例中，可在材料22上沉积材料34且可使用光刻处理及一个或一个以上蚀刻对其进行图案化。可借助包含(举例来说)原子层沉积(ALD)的任一适合方法沉积材料34。如上文所论述，材料34可包含不同电介质材料的多个层。在此情况下，可个别地沉积材料34的层且使用光刻处理及一个或一个以上蚀刻对其进行图案化。
在一些实施例中，可选择在形成材料34时所使用的方法使得所述方法大致不改变材料22的尺寸或以其它方式致使材料22不可作为二极管26的电极操作。举例来说，在形成材料34时所使用的最大温度可低于材料22的熔化温度使得材料22不因材料34的形成而改变尺寸或形状。
随后，可在材料34上方形成材料32。可通过利用光刻处理及一个或一个以上蚀刻对材料32进行图案化。材料32可未经掺杂且材料32的形成可不使用高于材料22的熔化温度的温度。接下来，可在材料32上方形成半导体材料110。举例来说，可沉积半导体材料110。可通过利用光刻处理及一个或一个以上蚀刻对半导体材料110进行图案化。如上文所提及，半导体材料110可未经掺杂，这是因为对半导体材料110进行掺杂及/或退火可涉及高于材料22或材料34的熔化温度的温度。
接下来，可在半导体材料110上方形成金属材料108。举例来说，可使用ALD沉积金属材料108。可通过利用光刻处理及一个或一个以上蚀刻对金属材料108进行图案化。
接着，在金属材料108上方形成存储器元件28。可通过利用光刻处理及一个或一个以上蚀刻对所述存储器元件材料进行图案化来形成存储器元件28。
接着，在存储器元件28上方形成字线材料。在形成字线24及存储器元件28时所使用的最大温度可低于材料108、32及22的熔化温度使得这些材料不因字线24或存储器元件28的形成而改变尺寸或形状。
图13图解说明提供于位线22与二极管30之间的二极管26。在其它配置中，二极管26可提供于存储器元件28与二极管30之间。除了可在二极管30之后而非在二极管30之前形成二极管26以外，用于形成所述其它配置的制作过程可类似于用于形成图13的配置的过程。在又一些实施例中，可反转所述字线及所述位线的定向(使得所述字线位于所述位线下方)且可在所述字线与所述存储器元件之间或在所述位线与所述存储器元件之间形成二极管。
在一些实施例中，经垂直堆叠的两个存储器单元可共享单个位线。制作所述经垂直堆叠的存储器单元可比在所述两个经垂直堆叠的存储器单元各自具有不同位线的情况下使用更少的处理步骤。
图14显示构造的一部分96且邻近部分96显示示意性电路图97以图解说明部分96所包括的电组件。在参考图14时，在适当位置处使用与上文在描述图1到13时所使用的编号类似的编号。
部分96包括基底12、两个字线24、两个存储器元件28、两个二极管26及一位线22，上文已详细论述了其中的每一者。如上文关于图1到4所论述，二极管26中的每一者可包含不同电介质材料的多个层。
可通过跨越上部字线24与位线22施加电压使得上部字线24处于比位线22高的电位且给上部二极管26加正向偏压来读取或编程部分96的上部存储器单元。响应于所述电压，电流可从上部字线24穿过上部存储器单元流动到位线22。所述电流可用于读取所述上部存储器单元或用于编程所述上部存储器单元。在读取或编程所述上部存储器单元时，可跨越下部存储器单元施加给下部二极管26加反向偏压的电压使得抑制流动穿过所述上部存储器单元的电流从位线22穿过下部存储器元件28流动到下部字线24，借此减小在读取或编程所述上部存储器单元时将更改所述下部存储器单元的电阻状态的可能性。为给下部二极管26加反向偏压，可跨越位线22与下部字线24施加电压使得位线22处于比下部字线24高的电位。
在读取或编程部分96的下部存储器单元时可使用类似过程，借此给上部二极管26加反向偏压同时给下部二极管26加正向偏压从而允许电流流动穿过下部存储器元件。所述电流可用于读取或编程所述下部存储器单元。由于上部二极管26被加反向偏压，因此所述上部二极管可抑制电流流动穿过上部存储器元件28，借此减小在读取或编程所述下部存储器单元时将更改所述上部存储器单元的电阻状态的可能性。
可如下制作图14的实施例。最初，可在基底12上方形成材料24。可通过利用光刻处理及一个或一个以上蚀刻对材料24进行图案化。在一些实施例中，可使用包含(举例来说)原子层沉积(ALD)的任一适合方法在基底12上沉积材料24。
接着，在金属材料24上方形成存储器元件28。可通过利用光刻处理及一个或一个以上蚀刻对所述存储器元件材料进行图案化来形成存储器元件28。随后，可在材料34上方形成材料32。可通过利用光刻处理及一个或一个以上蚀刻对材料32进行图案化。接着，可在材料32上方形成材料34。如上文所论述，材料34可包含不同电介质材料的多个层。在此情况下，可个别地沉积材料34的层且使用光刻处理及一个或一个以上蚀刻对其进行图案化。
在一些实施例中，可选择在形成材料34时所使用的方法使得所述方法大致不改变材料24的尺寸或以其它方式致使材料24不可操作。举例来说，在形成材料34时所使用的最大温度可低于材料24的熔化温度使得材料24不因材料34的形成而改变尺寸或形状。不借助退火而形成材料34可为有利的，这是因为退火可涉及由于高温而不合意地更改材料24的尺寸。
随后，可在材料34上方形成材料22。可通过利用光刻处理及一个或一个以上蚀刻来对材料22进行图案化。在一些实施例中，可使用包含(举例来说)原子层沉积(ALD)的任一适合方法在材料34上沉积材料22。接着，重复形成材料34、32、28及24的方法以形成上部存储器单元。
图14图解说明提供于位线22与存储器元件28之间的二极管26。在其它配置中，二极管26可提供于存储器元件28与字线24之间。用于形成所述其它配置的制作过程可类似于用于形成图14的配置的过程。此外，在一些实施例中，部分96的存储器单元中的一者或两者可包含两个二极管(例如，二极管26及二极管30)而非单个二极管，如上文关于图13所描述。

Claims (60)

1.一种存储器装置，其包括：
第一字线；
第二字线；
位线；
第一存储器单元，其包括第一二极管及第一存储器元件，所述第一二极管经配置以选择性地允许电流从所述第一字线穿过所述第一存储器元件流动到所述位线且抑制电流从所述位线穿过所述第一存储器元件流动到所述第一字线；及
第二存储器单元，其包括第二二极管及第二存储器元件，所述第二二极管经配置以允许电流从所述第二字线穿过所述第二存储器元件流动到所述位线且抑制电流从所述位线穿过所述第二存储器元件流动到所述第二字线，
其中所述第一二极管包括第一电介质材料、第一金属电极及第二金属电极且所述第二二极管包括第二电介质材料、第三金属电极及第四金属电极。
2.根据权利要求1所述的装置，其中所述第一存储器元件可选择性地配置成两个或两个以上不同电阻状态中的一者且所述第二存储器元件可选择性地配置成所述两个或两个以上不同电阻状态中的一者。
3.根据权利要求1所述的装置，其中所述第一电介质材料包括选自二氧化硅、氮化硅、氧化钛、氧化钽、氧化铝、氮化铝、氧化铪、氧化锆、氧化镁、氧化钇及氧化铌中的至少一种材料，且所述第二电介质材料包括选自二氧化硅、氮化硅、氧化钛、氧化钽、氧化铝、氮化铝、氧化铪、氧化锆、氧化镁、氧化钇及氧化铌中的至少一种材料。
4.根据权利要求1所述的装置，其中所述第一电介质材料包括不同电介质材料的多个层，所述多个层经配置以在跨越所述第一金属电极与所述第二金属电极施加电压时在所述多个层中的所述层之间的结处形成量子阱。
5.根据权利要求1所述的装置，其中所述第一存储器元件包括钙钛矿材料、相变材料、硫族化物材料、离子传输材料、电阻切换材料及聚合材料中的一者或一者以上。
6.一种存储器装置构造，其包括：
衬底；
第一字线，其位于所述衬底上方；
第一存储器单元，其位于所述第一字线上方，所述第一存储器单元包括第一二极管；
位线，其位于所述第一存储器单元上方；
第二存储器单元，其位于所述位线上方，所述第二存储器单元包括第二二极管；
第二字线，其位于所述第二存储器单元上方；且
其中所述第一二极管经配置以允许电流从所述第一字线流动到所述位线并抑制电流从所述位线流动到所述第一字线，且所述第二二极管经配置以允许电流从所述第二字线流动到所述位线并抑制电流从所述位线流动到所述第二字线，
其中所述第一二极管包括第一电介质材料、第一金属电极及第二金属电极，且其中所述第二二极管包括第二电介质材料、第三金属电极及第四金属电极。
7.根据权利要求6所述的构造，其中所述第一存储器单元包括可选择性地配置成两个或两个以上不同电阻状态中的一者的第一存储器元件且所述第二存储器单元包括可选择性地配置成所述两个或两个以上不同电阻状态中的一者的第二存储器元件。
8.根据权利要求6所述的构造，其中：
所述第一电介质材料与所述第一金属电极及所述第二金属电极两者直接物理接触；且
所述第二电介质材料与所述第三金属电极及所述第四金属电极直接物理接触。
9.根据权利要求8所述的构造，其中所述第一电介质材料包括不同电介质材料的多个层，所述多个层经配置以在跨越所述第一金属电极与所述第二金属电极施加电压时在所述多个层中的所述层之间的结处形成量子阱。
10.根据权利要求9所述的构造，其中所述多个层中的每一层具有不同势垒高度，每一势垒高度和所述多个层中的所述层中的一者的导带与价带之间的能量差相关。
11.根据权利要求9所述的构造，其中所述多个层以增加的势垒高度的次序物理地布置于所述第二金属电极与所述第一金属电极之间，所述多个层中最接近所述第二金属电极的一层具有所述多个层中的最低势垒高度且所述多个层中最接近所述第一金属电极的一层具有所述多个层中的最高势垒高度。
12.一种存储器装置，其包括：
字线；
位线；
存储器元件，其可选择性地配置成两个或两个以上不同电阻状态中的一者；
第一二极管，其经配置以响应于正跨越所述位线与所述字线施加的第一电压而抑制第一电流从所述位线穿过所述存储器元件流动到所述字线；及
第二二极管，其包括电介质材料且经配置以响应于正跨越所述字线与所述位线施加的第二电压而允许第二电流从所述字线穿过所述存储器元件流动到所述位线。
13.根据权利要求12所述的装置，其中所述第一二极管包括未经掺杂的半导体材料。
14.根据权利要求12所述的装置，其中所述第一二极管包括肖特基二极管，所述肖特基二极管包括金属材料及半导体材料，所述金属材料与所述半导体材料直接接触。
15.根据权利要求14所述的装置，其中所述半导体材料为无定形硅。
16.根据权利要求14所述的装置，其中所述半导体材料为晶体硅。
17.根据权利要求12所述的装置，其中所述第二二极管包括第一金属电极及第二金属电极，且其中所述电介质材料包括不同电介质材料的多个层，所述多个层经配置以响应于所述第二电压而在所述多个层中的所述层之间的结处形成量子阱。
18.一种存储器装置构造，其包括：
衬底；
位线，其位于所述衬底上方；
字线，其位于所述位线及所述衬底两者上方；
存储器元件，其位于所述位线上方且位于所述字线下方，所述存储器元件可选择性地配置成三个或三个以上不同电阻状态中的一者；
第一二极管，其位于所述位线上方且位于所述字线下方，所述第一二极管经配置以响应于正跨越所述位线与所述字线施加的第一电压而抑制第一电流从所述位线穿过所述存储器元件流动到所述字线；及
第二二极管，其位于所述位线上方且位于所述字线下方，所述第二二极管包括电介质材料及金属材料且经配置以响应于正跨越所述字线与所述位线施加的第二电压而允许第二电流从所述字线穿过所述存储器元件流动到所述位线。
19.根据权利要求18所述的构造，其中所述电介质材料包括不同电介质材料的多个层，所述多个层经配置以响应于所述第二电压而在所述多个层中的所述层之间的结处形成量子阱。
20.根据权利要求18所述的构造，其中所述第一二极管包括肖特基二极管，所述肖特基二极管包括金属材料及未经掺杂的半导体材料，所述金属材料与所述未经掺杂的半导体材料直接接触。
21.一种存储器装置形成方法，其包括：
在衬底上方形成位线；
在所述位线及所述衬底两者上方形成字线；
在所述位线上方且在所述字线下方形成存储器元件，所述存储器元件可选择性地配置成三个或三个以上不同电阻状态中的一者；
在所述位线上方且在所述字线下方形成第一二极管，所述第一二极管经配置以响应于正跨越所述位线与所述字线施加的第一电压而抑制第一电流从所述位线穿过所述存储器元件流动到所述字线；及
在所述位线上方且在所述字线下方形成第二二极管，所述第二二极管包括电介质材料、第一金属电极及第二金属电极，所述第二二极管经配置以响应于正跨越所述字线与所述位线施加的第二电压而允许第二电流从所述字线穿过所述存储器元件流动到所述位线。
22.根据权利要求21所述的方法，其中所述第二二极管的所述形成包括使用原子层沉积在所述第二金属电极上沉积所述电介质材料。
23.根据权利要求21所述的方法，其中在所述第一二极管、所述第二二极管及所述存储器元件的所述形成时所使用的最大温度小于所述第一金属电极的熔化温度及所述第二金属电极的熔化温度两者。
24.根据权利要求21所述的方法，其中所述第一二极管的所述形成包括在所述第二二极管的所述形成之后形成所述第一二极管。
25.根据权利要求21所述的方法，其中所述第一二极管包括肖特基二极管，所述肖特基二极管包括金属材料及未经掺杂的半导体材料，所述金属材料与所述未经掺杂的半导体材料直接接触。
26.根据权利要求21所述的方法，其中所述电介质材料包括不同电介质材料的多个层，所述多个层经配置以响应于所述第二电压而在所述多个层中的所述层之间的结处形成量子阱。
27.一种电流传导装置，其包括：
第一电极；
第二电极；
电介质材料，其与所述第一电极及所述第二电极物理接触；且
其中所述装置经配置以响应于正在所述第一电极与所述第二电极之间施加的第一电压而使第一电流从所述第一电极穿过所述电介质材料传导到所述第二电极，且响应于正在所述第一电极与所述第二电极之间施加的第二电压而使第二电流从所述第一电极穿过所述电介质材料传导到所述第二电极，所述第二电流小于所述第一电流且所述第二电压大于所述第一电压，
其中所述电介质材料包括多个层，所述多个层中的每一层包括不同电介质材料。
28.根据权利要求27所述的装置，其中所述第一电压及所述第二电压两者均大于阈值电压，所述装置经配置以当在所述第一电极与所述第二电极之间施加大于所述阈值电压的电压时使电流从所述第一电极传导到所述第二电极。
29.根据权利要求27所述的装置，其中所述装置经配置以响应于正在所述第一电极与所述第二电极之间施加的第三电压而使第三电流从所述第一电极穿过所述电介质材料传导到所述第二电极，所述第三电压大于所述第二电压且所述第三电流大于所述第一电流及所述第二电流两者。
30.根据权利要求29所述的装置，其中所述装置进一步经配置以响应于正在所述第一电极与所述第二电极之间施加的第四电压而使第四电流从所述第一电极穿过所述电介质材料传导到所述第二电极，所述第四电压大于所述第三电压且所述第四电流小于所述第三电流。
31.根据权利要求27所述的装置，其中所述装置经配置以在跨越所述第一电极与所述第二电极施加具有与所述第一电压的极性相反的极性的第三电压时抑制电流从所述第二电极穿过所述电介质材料流动到所述第一电极。
32.根据权利要求27所述的装置，其中所述第一电压及所述第二电压两者具有相同极性。
33.根据权利要求27所述的装置，其中所述第一电极包括第一金属且所述第二电极包括不同于所述第一金属的第二金属。
34.根据权利要求33所述的装置，其中与所述第一金属相关联的第一功函数和用于从所述第一金属移除电子的能量的量相关，且与所述第二金属相关联的第二功函数和用于从所述第二金属移除电子的能量的量相关，所述第一功函数低于所述第二功函数。
35.根据权利要求33所述的装置，其中所述电介质材料具有大于所述第一金属的功函数及所述第二金属的功函数两者的势垒高度，所述势垒高度和所述电介质材料的导带与所述电介质材料的价带之间的能量差相关。
36.根据权利要求33所述的装置，其中所述第一金属为铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽中的一者，且所述第二金属为铝、钨、钼、铂、镍、钽、铜、钛、硅化钨或硅化钽中的不同一者。
37.根据权利要求27所述的装置，其中所述电介质材料包括选自二氧化硅、氮化硅、氧化钛、氧化钽、氧化铝、氮化铝、氧化铪、氧化锆、氧化镁、氧化钇及氧化铌中的至少一种材料。
38.根据权利要求27所述的装置，其中所述电介质材料经配置以响应于正跨越所述第一电极与所述第二电极施加的所述第一电压而在所述多个层中的所述层之间的结处形成量子阱。
39.根据权利要求27所述的装置，其中所述多个层中的每一层具有不同势垒高度，每一势垒高度和所述多个层中的所述层中的一者的导带与价带之间的能量差相关。
40.根据权利要求39所述的装置，其中所述多个层包括第一多个层且其中所述电介质材料进一步包括插入于所述第一多个层中的所述电介质材料层之间的绝缘材料的第二多个层，第二多个薄层经配置以抑制不同电介质材料的所述第一多个层彼此混合。
41.根据权利要求39所述的装置，其中所述多个层以增加的势垒高度的次序物理地布置于所述第二电极与所述第一电极之间，所述多个层中最接近所述第二电极的一层具有所述多个层中的最低势垒高度且所述多个层中最接近所述第一电极的一层具有所述多个层中的最高势垒高度。
42.根据权利要求27所述的装置，其中所述多个层中的每一层具有一价带能级且所述多个层中的所述层的所述价带能级为对准的。
43.根据权利要求27所述的装置，其中所述多个层中的每一层具有一导带能级且所述多个层中的所述层的所述导带能级为对准的。
44.根据权利要求27所述的装置，其进一步包括位于所述多个层中的所述层中的第一层上面且位于所述多个层中的所述层中的第二层下面的空隙。
45.一种存储器装置构造，其包括：
衬底；
第二金属层，其位于所述衬底上方；
电介质材料，其位于所述第二金属层上方；
第一金属层，其位于所述电介质材料上方；且
其中所述电介质材料经配置以响应于正跨越所述第一金属层与所述第二金属层施加的第一电压而传导第一电流，且响应于正跨越所述第一金属层与所述第二金属层施加的第二电压而传导第二电流，所述第二电流小于所述第一电流且所述第二电压高于所述第一电压，
其中所述电介质材料包括多个层，所述多个层中的每一层包括不同电介质材料。
46.根据权利要求45所述的构造，其中所述电介质材料与所述第一金属层及所述第二金属层两者直接物理接触。
47.根据权利要求45所述的构造，所述电介质材料经配置以响应于正施加的所述第一电压而在所述多个层中的所述层之间的结处形成量子阱。
48.根据权利要求47所述的构造，其中所述多个层中的每一层具有小于或等于6纳米的厚度。
49.一种存储器装置，其包括：
字线；
位线；
存储器元件，其可选择性地配置成三个或三个以上不同电阻状态中的一者；及
二极管，其经配置以响应于正跨越所述字线与所述位线施加的电压而允许电流从所述字线穿过所述存储器元件流动到所述位线且无论所述电压增加还是减小均使所述电流减小，
其中所述二极管包括第一金属电极、第二金属电极及不同电介质材料的多个层。
50.根据权利要求49所述的存储器装置，其中所述二极管包括第一二极管且进一步包括第二二极管，所述第二二极管经配置以响应于所述电压而允许所述电流从所述字线穿过所述存储器元件流动到所述位线，所述第一二极管与所述第二二极管一起形成闸流管。
51.根据权利要求49所述的存储器装置，其中所述存储器元件包括钙钛矿材料、相变材料、硫族化物材料、离子传输材料、电阻切换材料及聚合材料中的一者或一者以上。
52.根据权利要求49所述的存储器装置，所述多个层经配置以响应于所述电压而在所述多个层中的所述层之间的结处形成量子阱。
53.一种存储器装置构造，其包括：
衬底；
位线，其位于所述衬底上方；
字线，其位于所述位线及所述衬底两者上方；
存储器元件，其位于所述位线上方且位于所述字线下方，所述存储器元件可选择性地配置成三个或三个以上不同电阻状态中的一者；及
二极管，其位于所述位线上方且位于所述字线下方，所述二极管经配置以响应于正跨越所述字线与所述位线施加的电压而允许电流从所述字线穿过所述存储器元件流动到所述位线且无论所述电压增加还是减小均使所述电流减小，
其中所述二极管包括第一金属电极、第二金属电极及不同电介质材料的多个层。
54.根据权利要求53所述的构造，所述多个层经配置以响应于所述电压而在所述多个层中的所述层之间的结处形成量子阱。
55.一种存储器单元操作方法，其包括：
提供包括字线、位线、二极管及存储器元件的存储器单元，所述存储器元件具有第一电阻；
跨越所述字线与所述位线施加电压，所述电压在一电压范围内；
使用所述二极管，响应于所述电压的所述施加而控制流动穿过所述存储器元件的电流的量，使得在所述所施加的电压为所述范围内的最低电压的情况下，电流的所述量比在所述电压为所述范围内的最高电压的情况下大；及
作为所述电流的结果而更改所述存储器元件以具有第二电阻。
56.根据权利要求55所述的方法，其中所述电压为第一电压，所述电流为第一电流，且所述更改为第一次更改，且所述方法进一步包括：
在所述第一次更改之后，第二次更改所述存储器元件以具有所述第一电阻而非所述第二电阻；
在所述第二次更改之后，跨越所述字线与所述位线施加第二电压，所述第二电压在所述电压范围内且大于所述第一电压；
使用所述二极管，响应于所述第二电压而允许第二电流流动穿过所述存储器元件，所述第二电流小于所述第一电流；及
作为所述第二电流的结果而更改所述存储器元件以具有所述第二电阻。
57.根据权利要求55所述的方法，其进一步包括从所述字线及所述位线移除所述电压，借此中断所述电流的所述流动，且其中所述存储器元件在不存在所述电流或所述电压的情况下保持所述第二电阻。
58.根据权利要求55所述的方法，其中所述第二电阻大于所述第一电阻。
59.根据权利要求55所述的方法，其中所述第二电阻小于所述第一电阻。
60.根据权利要求55所述的方法，其中所述二极管包括第一金属电极、第二金属电极及不同电介质材料的多个层，所述多个层经配置以响应于所述电压而在所述多个层中的所述层之间的结处形成量子阱。
CN2009801181514A 2008-05-22 2009-04-30 存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法 Expired - Fee Related CN102037515B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/125,797 2008-05-22
US12/125,797 US8120951B2 (en) 2008-05-22 2008-05-22 Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
PCT/US2009/042236 WO2009142884A2 (en) 2008-05-22 2009-04-30 Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods

Publications (2)

Publication Number Publication Date
CN102037515A CN102037515A (zh) 2011-04-27
CN102037515B true CN102037515B (zh) 2013-12-25

Family

ID=41340768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801181514A Expired - Fee Related CN102037515B (zh) 2008-05-22 2009-04-30 存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法

Country Status (6)

Country Link
US (6) US8120951B2 (zh)
EP (1) EP2277174B1 (zh)
KR (1) KR101196052B1 (zh)
CN (1) CN102037515B (zh)
TW (1) TWI420653B (zh)
WO (1) WO2009142884A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077536B2 (en) * 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8120951B2 (en) 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8766231B2 (en) 2011-03-07 2014-07-01 Hewlett-Packard Development Company, L.P. Nanoscale electronic device with barrier layers
CN102881317B (zh) * 2011-07-13 2015-08-12 华邦电子股份有限公司 三维存储器阵列
KR20130043474A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 통합 메모리 블록 및 이를 포함하는 데이터 처리 시스템
US9076523B2 (en) * 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
US8766234B1 (en) * 2012-12-27 2014-07-01 Intermolecular, Inc. Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
US20150137062A1 (en) * 2013-03-14 2015-05-21 Intermolecular Inc. Mimcaps with quantum wells as selector elements for crossbar memory arrays
US20140269046A1 (en) * 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US20140339661A1 (en) * 2013-05-20 2014-11-20 T3Memory, Inc. Method to make mram using oxygen ion implantation
US9299410B2 (en) * 2013-09-04 2016-03-29 Shintaro SAKAI Reading magnetic memory based on regions within a cell array
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9437604B2 (en) * 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9905757B2 (en) 2013-11-12 2018-02-27 Hewlett Packard Enterprise Development Lp Nonlinear memristor devices with three-layer selectors
CN103852491A (zh) * 2014-03-20 2014-06-11 华中科技大学 一种相态检测系统及方法
WO2016022200A1 (en) 2014-08-07 2016-02-11 Intel Corporation Packet data unit mapping into time resource patterns for efficient device-to-device communications
US9812639B2 (en) * 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
WO2016049606A1 (en) * 2014-09-25 2016-03-31 Kilopass Technology, Inc. Methods of retaining and refreshing data in a thyristor random access memory
CN106030715A (zh) * 2014-09-25 2016-10-12 克劳帕斯科技有限公司 闸流晶体管易失性随机存取存储器及制造方法
US9728597B2 (en) * 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
WO2016122496A1 (en) * 2015-01-28 2016-08-04 Hewlett Packard Enterprise Development Lp Memory cell with a multi-layered selector
KR101646017B1 (ko) * 2015-06-16 2016-08-05 고려대학교 산학협력단 크로스바 어레이 구조의 메모리 장치 및 이의 제조 방법
US10045082B2 (en) * 2015-07-02 2018-08-07 The Nielsen Company (Us), Llc Methods and apparatus to correct errors in audience measurements for media accessed using over-the-top devices
AU2016349470B2 (en) * 2015-11-06 2021-07-01 Carver Scientific, Inc. Electroentropic memory device
WO2018140102A1 (en) * 2017-01-30 2018-08-02 Micron Technology, Inc. Integrated memory assemblies comprising multiple memory array decks
US10593399B2 (en) * 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US10937494B2 (en) * 2019-02-15 2021-03-02 Arm Limited Increasing current to memory devices while controlling leakage current
JP2022144045A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 セレクタ装置及び半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764982A (zh) * 2003-03-18 2006-04-26 株式会社东芝 相变存储器装置
CN101167138A (zh) * 2005-04-22 2008-04-23 松下电器产业株式会社 电子元件、存储装置及半导体集成电路

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US551A (en) * 1838-01-09 Mode of attaching springs to carriages
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith
US4068217A (en) * 1975-06-30 1978-01-10 International Business Machines Corporation Ultimate density non-volatile cross-point semiconductor memory array
US5512733A (en) 1989-12-14 1996-04-30 Mitsubishi Denki Kabushiki Kaisha Cooker
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534711A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
BE1007902A3 (nl) 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5497017A (en) * 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US6031772A (en) * 1997-06-20 2000-02-29 Oki Electric Industry Co., Ltd. Semiconductor memory device having floating gate transistors
US6277730B1 (en) 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US6677207B1 (en) * 1998-11-05 2004-01-13 Texas Instruments Incorporated Vanishingly small integrated circuit diode
US6479385B1 (en) 2000-05-31 2002-11-12 Taiwan Semiconductor Manufacturing Company Interlevel dielectric composite layer for insulation of polysilicon and metal structures
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
US6646297B2 (en) * 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6356477B1 (en) * 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6563185B2 (en) 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
US7388276B2 (en) 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
US6534784B2 (en) * 2001-05-21 2003-03-18 The Regents Of The University Of Colorado Metal-oxide electron tunneling device for solar energy conversion
US6646912B2 (en) 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US7193267B2 (en) * 2001-06-28 2007-03-20 Sharp Laboratories Of America, Inc. Cross-point resistor memory array
US6927430B2 (en) * 2001-06-28 2005-08-09 Sharp Laboratories Of America, Inc. Shared bit line cross-point memory array incorporating P/N junctions
US6747286B2 (en) * 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
EP1326254B1 (en) * 2001-12-27 2009-02-25 STMicroelectronics S.r.l. Architecture of a phase-change nonvolatile memory array
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
US20030189851A1 (en) * 2002-04-09 2003-10-09 Brandenberger Sarah M. Non-volatile, multi-level memory device
US6776546B2 (en) 2002-06-21 2004-08-17 Microsoft Corporation Method and system for using a keyboard overlay with a touch-sensitive display screen
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US7071008B2 (en) * 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6770516B2 (en) 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US6965129B1 (en) * 2002-11-06 2005-11-15 T-Ram, Inc. Thyristor-based device having dual control ports
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7719875B2 (en) 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US7706167B2 (en) 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US7459715B2 (en) 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
US7499315B2 (en) * 2003-06-11 2009-03-03 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7408212B1 (en) * 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US6967149B2 (en) 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
KR100569550B1 (ko) * 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US6961256B2 (en) 2004-02-13 2005-11-01 Niko Semiconductor Co., Ltd. Synchronous rectifier with dead time adjusting function
US7074692B2 (en) 2004-03-23 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing a short channel effect for NMOS devices in SOI circuits
US20050275106A1 (en) * 2004-06-14 2005-12-15 Fricke Peter J Electronic isolation device
US7116594B2 (en) * 2004-09-03 2006-10-03 International Business Machines Corporation Sense amplifier circuits and high speed latch circuits using gated diodes
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7035141B1 (en) 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7180770B2 (en) * 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP2006319028A (ja) 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US20070015348A1 (en) * 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
KR100790043B1 (ko) * 2005-09-16 2008-01-02 가부시끼가이샤 도시바 상변화 메모리장치
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
US7326986B2 (en) 2006-01-06 2008-02-05 International Business Machines Corporation Trench memory
JP4865360B2 (ja) * 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
US20070221953A1 (en) * 2006-03-24 2007-09-27 Kozo Sakamoto Semiconductor device
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
US7649242B2 (en) 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7473986B2 (en) * 2006-09-22 2009-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Positive-intrinsic-negative (PIN) diode semiconductor devices and fabrication methods thereof
US7582546B2 (en) * 2007-04-05 2009-09-01 Infineon Technologies Ag Device with damaged breakdown layer
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US7537968B2 (en) * 2007-06-19 2009-05-26 Sandisk 3D Llc Junction diode with reduced reverse current
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
US8558220B2 (en) * 2007-12-31 2013-10-15 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US20100078758A1 (en) 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
US9232055B2 (en) 2008-12-23 2016-01-05 Avaya Inc. SIP presence based notifications
JP5388710B2 (ja) 2009-06-12 2014-01-15 株式会社東芝 抵抗変化メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764982A (zh) * 2003-03-18 2006-04-26 株式会社东芝 相变存储器装置
CN101167138A (zh) * 2005-04-22 2008-04-23 松下电器产业株式会社 电子元件、存储装置及半导体集成电路

Also Published As

Publication number Publication date
EP2277174B1 (en) 2014-06-11
US9831287B2 (en) 2017-11-28
US9466361B2 (en) 2016-10-11
US20180047783A1 (en) 2018-02-15
US8867267B2 (en) 2014-10-21
KR20100133020A (ko) 2010-12-20
US8120951B2 (en) 2012-02-21
KR101196052B1 (ko) 2012-11-01
US20120056151A1 (en) 2012-03-08
WO2009142884A3 (en) 2010-02-18
TW201003900A (en) 2010-01-16
CN102037515A (zh) 2011-04-27
US20150036405A1 (en) 2015-02-05
US20170018598A1 (en) 2017-01-19
EP2277174A2 (en) 2011-01-26
WO2009142884A2 (en) 2009-11-26
EP2277174A4 (en) 2011-06-01
US10535711B2 (en) 2020-01-14
US20090290412A1 (en) 2009-11-26
TWI420653B (zh) 2013-12-21
US20190280046A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN102037515B (zh) 存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法
CN102037561B (zh) 存储器单元、存储器单元构造及存储器单元编程方法
US9923029B2 (en) Semiconductor constructions, electronic systems, and methods of forming cross-point memory arrays
US8487450B2 (en) Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
CN102484129A (zh) 具有本征整流器的忆阻结
JP2011204814A (ja) 抵抗変化メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225