CN102024839A

CN102024839A - 相变存储器、存储器单元的隔离结构以及制造方法

Info

Publication number: CN102024839A
Application number: CN2009101956295A
Authority: CN
Inventors: 万旭东; 吴关平; 严博; 张超; 徐佳
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-09-11
Filing date: 2009-09-11
Publication date: 2011-04-20
Anticipated expiration: 2029-09-11
Also published as: CN102024839B

Abstract

一种相变存储器、存储器单元的隔离结构以及制造方法，其中相变存储器包括：半导体衬底；位于半导体衬底上的字线；与字线连接的相变存储器单元；隔离沟槽，邻接并隔离所述字线；隔离晶体管，邻接并隔离同一字线上相邻相变存储器单元。本发明使用常关的场效应晶体管作为相变存储器中同一字线上相邻存储器单元的单元隔离，并在场效应晶体管的栅极施加反向偏置电压，相比现有的双沟槽隔离结构，更有效地消除了相邻存储器单元之间的漏电流，且结构简单、工艺更易于实现。

Description

相变存储器、存储器单元的隔离结构以及制造方法

技术领域

本发明涉及半导体存储器，特别涉及相变存储器、存储器单元的隔离结构以及制造方法。

背景技术

相变存储器作为一种新兴的不挥发存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前不挥发存储技术研究的焦点。相变存储技术的不断进步使之成为未来不挥发存储技术市场主流产品最有力的竞争者之一。

在相变存储器(PCRAM，Phase change RAM)中，其中记录了数据的相变层可以通过下电极对之进行热处理而改变存储器的值。所述构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。相变存储器的下电极可以是多晶硅、金属或诸如金属氮化物的金属化合物。

随着相变存储器的集成度提高，存储器单元阵列的尺寸日益微缩，需要通过隔离结构消除相邻存储器单元之间的串扰。现有的相变存储器单元的隔离结构为双沟槽隔离，图1以及图2从两个正交的剖面揭示了其具体结构。

所述双沟槽隔离结构包括隔离相邻字线101(字线隔离)的深沟槽300以及隔离同一字线上相邻相变存储器单元102(单元隔离)的浅沟槽301；所述深沟槽300以及浅沟槽301相互正交，并围绕相变存储器单元102的选通二极管110形成；所述选通二极管110一端与下电极(图中未示出)相连，另一端与字线101相连。通过深度不同相互正交的两个沟槽填充绝缘材质，形成了用于相变存储器单元阵列的沟槽隔离。

上述技术存在如下问题：由于作为单元隔离的浅沟槽301深度较浅、顶部宽度较小，且在同一字线上相邻存储器单元的距离最短，因此在浅沟槽301的顶部界面处(图2中虚线圈所标记位置)，相邻存储器单元102之间容易形成漏电流、造成串扰，进一步使得存储器单元102可能绕过选通二极管110，而被邻近存储器单元的漏电流所选通。因此需要提供一种新型的存储器单元的隔离结构，解决在同一字线上相邻存储器单元的单元隔离效果欠佳而导致的漏电流问题。

发明内容

本发明解决的问题是提供一种相变存储器及其存储器单元的隔离结构，消除同一字线上相邻存储器单元之间的漏电流。

本发明提供的一种相变存储器，包括：

半导体衬底；位于半导体衬底上的字线；与字线连接的相变存储器单元；

隔离沟槽，邻接并隔离所述字线；

隔离晶体管，邻接并隔离同一字线上相邻相变存储器单元。

作为可选方案，所述隔离沟槽的底部位于半导体衬底上，所述隔离晶体管的底部位于字线上。

作为可选方案，所述相变存储器单元的选通二极管与字线连接；所述隔离晶体管形成于所述选通二极管之间。

作为可选方案，所述隔离晶体管包括栅极以及栅极底部的沟道区，所述沟道区邻接并隔离选通二极管，掺杂类型与字线相反；所述隔离晶体管的栅极外加反向偏置电压。

作为可选方案，所述相变存储器单元的选通二极管为肖特基二极管，且肖特基二极管的阴极半导体层与字线电连接，掺杂类型相同。

作为可选方案，所述字线的掺杂类型为N型，所述沟道区的掺杂类型为P型。

本发明所提供的一种存储器单元的隔离结构，包括：

字线隔离，所述字线隔离包括隔离沟槽，邻接并隔离存储器的字线；

单元隔离，所述单元隔离包括场效应晶体管，邻接并隔离同一字线上相邻的存储器单元；

所述字线隔离以及单元隔离，相互正交并围绕存储器单元的选通管形成。

作为可选方案，所述字线隔离的底部低于字线，所述单元隔离的底部低于所述存储器单元的选通管。

作为可选方案，所述场效应晶体管为常关状态。

作为可选方案，所述场效应晶体管的栅极外加反向偏置电压。

本发明所述的相变存储器单元的隔离结构制造方法，其特征在于，包括：

提供半导体衬底，在半导体衬底上形成字线；

在字线上形成阴极半导体层；

刻蚀所述阴极半导体层、字线，形成隔离沟槽，所述隔离沟槽的底部位于半导体衬底上；

在阴极半导体层上的预定区域内离子注入形成沟道区，所述沟道区的底部位于字线上，掺杂类型与字线相反；

在沟道区的表面形成栅极，阴极半导体层的表面形成阳极金属层。

作为可选方案，所述字线为单晶硅或多晶硅，掺杂类型为N型，采用化学气相沉积形成。

作为可选方案，所述阴极半导体层为单晶硅或多晶硅，掺杂类型与字线相同，通过选择性外延形成。

作为可选方案，所述沟道区通过反向离子注入形成，离子注入深度直至阴极半导体层底部的字线。

本发明使用常关的场效应晶体管作为相变存储器中同一字线上相邻存储器单元的单元隔离，并在场效应晶体管的栅极施加反向偏置电压，相比现有的双沟槽隔离结构，能够有效消除相邻存储器单元之间的漏电流，且结构简单、工艺更易于实现。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1以及图2是现有双沟槽隔离结构的相变存储器剖面示意图；

图3以及图4是基于本发明所述隔离结构的相变存储器的剖面示意图；

图5至图12是本发明所述相变存储器单元的隔离结构制造方法的一个具体实施例工艺剖面图。

具体实施方式

在现有的相变存储器的双沟槽隔离结构中，作为单元隔离的浅沟槽由于受到尺寸限制，隔离效果不尽理想，浅沟槽顶部界面处容易形成漏电流，因此本发明的主旨在于改进同一字线上的相邻存储器单元的单元隔离，本发明采用的方法是利用常关的场效应晶体管作为单元隔离，场效应晶体管中形成沟道区及其表面栅极的工艺较之小尺寸的沟槽隔离STI更易于实现，且绝缘效果更佳。

本发明所提供的一种存储器单元的隔离结构，包括：

单元隔离，所述单元隔离包括场效应晶体管，邻接并隔离同一字线上相邻的存储器单元。

作为可选方案，所述场效应晶体管为常关状态。

基于上述的隔离结构，本发明所述的相变存储器参照图3以及图4所示，图3以及图4分别从两个正交的剖面揭示了本发明的相变存储器结构，具体包括：

半导体衬底100；位于半导体衬底100上的字线101；与字线101连接的相变存储器单元102；

隔离沟槽200，邻接并隔离所述字线101；

隔离晶体管201，邻接并隔离位于同一字线101上，相邻的相变存储器单元102。

作为可选方案，所述隔离沟槽200的底部位于半导体衬底100上，所述隔离晶体管201的底部位于字线101上。

作为可选方案，所述相变存储器单元102的选通二极管110与字线101连接；所述隔离晶体管201形成于所述选通二极管110之间。

作为可选方案，所述隔离晶体管201包括栅极220以及栅极220底部的沟道区210，所述沟道区210邻接并隔离选通二极管110，掺杂类型与字线相反；所述隔离晶体管201的栅极220施加反向偏置电压。

作为可选方案，所述相变存储器单元的选通二极管110为肖特基二极管，且肖特基二极管的阴极半导体层111与字线101电连接，掺杂类型相同。

作为可选方案，所述字线101的掺杂类型为N型，所述沟道区210的掺杂类型为P型。

本发明所述的相变存储器还应当包括下电极、相变层、上电极以及位线，图3以及图4中并未示出。

本发明所述的相变存储器单元的隔离结构制造方法，步骤包括：

S1、提供半导体衬底，在半导体衬底上形成字线；在字线上形成阴极半导体层；

S2、刻蚀所述阴极半导体层、字线，形成隔离沟槽，所述隔离沟槽的底部位于半导体衬底上。

S3、在阴极半导体层上的预定区域内离子注入形成沟道区，所述沟道区的底部位于字线上，掺杂类型与字线相反；

S4、在沟道区的表面形成栅极。

S5、在阴极半导体层的表面形成阳极金属层。

所述阳极金属层与阴极半导体层构成了肖特基二极管作为相变存储器的选通二极管。

以上述隔离结构的制造方法为基础，在所述肖特基二极管上依次形成下电极、相变层以及上电极，形成相变存储器单元，相邻相变存储器单元之间填充绝缘介质进行绝缘隔离，然后在上电极上制作位线，最后完成相变存储器的形成工艺。

下面结合图5至图x的工艺剖面图，对本发明的一个具体实施例做进一步介绍。

首先如图5所示，提供半导体衬底100，在半导体衬底上依次形成字线101以及阴极半导体层111。

本实施例中，所述半导体衬底100为P型；所述字线可以为单晶硅或多晶硅等，掺杂类型可以为N+型，可以采用化学气相沉积CVD形成；所述阴极半导体层111也可以为单晶硅或多晶硅等，掺杂类型与字线相同，但掺杂浓度较字线101更低，可以通过选择性外延形成。

如图6所示，依次刻蚀所述阴极半导体层111以及字线101形成若干平行的沟槽，所述沟槽的底部露出直至露出半导体衬底100，然后在沟槽内填充绝缘物质形成隔离沟槽200，所述绝缘物质可以为氧化硅或者氮化硅等。所述若干平行的隔离沟槽200将相邻的字线101相互隔离开来。

至图7起为沿字线方向的剖面示意图。

如图7所示，在阴极半导体层111上的预定区内进行离子注入形成沟道区210。所述沟道区210的掺杂类型与字线相反，本实施中为P型，可以采用反向离子注入形成。所述离子注入的注入能量、剂量以及注入时间，决定了沟道区的掺杂浓度以及深度，可根据需要进行选择。

作为优选方案，沟道区210的注入深度应当大于阴极半导体层111的厚度，使得沟道区210的底部位于字线101上。所述沟道区210将同一字线101上的阴极半导体层111相互隔离开来。

如图8所示，在所述沟道区210、阴极半导体层111的表面依次沉积栅介质层221以及栅电极222。所述栅介质层221可以为氧化硅，可以通过化学气相沉积CVD形成，所述栅电极222可以为单晶硅也可以为多晶硅，可以通过化学气相沉积CVD形成。

如图9所示，依次刻蚀所述栅电极222以及栅介质层221，仅保留沟道区表面的部分，在沟道区210的表面形成栅极220。

如图10所示，在栅极220的侧面形成绝缘侧壁。所述绝缘侧壁可以为氧化硅也可以为氮化硅，具体的形成工艺可以是：

先在栅极220以及栅极220两侧的阴极半导体层111的表面沉积氧化硅或氮化硅层，然后采用RIE等离子刻蚀工艺刻蚀所述氧化硅或者氮化硅层，直至露出栅极220以及阴极半导体层111，从而在栅极220的侧面形成侧壁。

如图11所示，在阴极半导体层111上形成阳极金属层112，各阳极金属层112之间填充绝缘介质相互隔离。所述阳极金属层112与阴极半导体层111形成肖特基二极管，所述肖特基二极管作为相变存储器单元的选通二极管110。

经过上述工艺，形成本发明所述的相变存储器单元的隔离结构。其中所述栅极220与沟道区210形成的隔离晶体管201作为单元隔离，而隔离沟槽200作为字线隔离。

在相变存储器具体的制造工艺中，经常将肖特二极管的阳极金属层112作为下电极使用，因此作为单元隔离的隔离晶体管201须处于常关状态，以避免邻近的存储器单元产生的漏电流经过沟道区，导致串扰使得存储器单元绕过选通二极管110而被选通。进一步的，可以将相变存储器中各隔离晶体管201的栅极220通过互连线相连，施加反向的偏置电压。本实施例中，所述隔离晶体管201为NMOS晶体管，反向偏置电压为负电压。

在上述工艺的基础上，进一步的形成下电极、相变层、上电极以及位线等，并引出各有源区的互连线，可完成相变存储器的制造。此处为公知技术，故不再赘述。

图12为图11垂直于字线的剖面示意图，参照图11以及图12，对本发明所述的隔离结构的原理进行说明。由于仅对选通二极管以及字线附近的隔离结构进行说明，图中省略了相变存储器的其他部分

首先隔离沟槽200的顶部与选通二极管110(即肖特基二极管)的阴极金属层111的表面平齐，底部位于半导体衬底100上，因此相邻字线、以及存储器单元的选通二极管之间被绝缘隔离，隔离沟槽200的深度以及顶部宽度尺寸较大，隔离效果较强，不易产生漏电流。

隔离晶体管201的栅极220底部也与选通二极管110(即肖特基二极管)的阴极金属层111的表面平齐，而沟道区底部位于字线101上。本实施例中，隔离晶体管201处于常关状态，为了确保栅极220底部、沟道区210的顶部不形成导电的沟道，还可以在栅极220上施加反向的偏置电压，避免沟道区210表面处形成耗尽区。相邻阴极金属层111之间被掺杂类型相反的沟道区210隔离，其隔离效果强于现有技术中填充了氧化硅或者氮化硅的浅沟槽隔离，且小尺寸范围内通过离子注入形成沟道区的工艺较于形成小尺寸的浅沟槽隔离更为简单容易实现，因此本发明所述的隔离晶体管更适合高度集成时，小尺寸隔离的需求。另一方面，本实施例中字线101以及阴极半导体层111的掺杂类型均为N型，在存储器单元中为电势较低的一端；而隔离晶体管201为NMOS晶体管，其栅极反向偏置电压为负电压；因此栅极220上施加的反向偏置电压还能有效的避免在存储器单元与隔离晶体管201的栅极220之间形成漏电流。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种相变存储器，其特征在于，包括：

隔离沟槽，邻接并隔离所述字线；

隔离晶体管，邻接并隔离同一字线上相邻相变存储器单元。

2.如权利要求1所述的相变存储器，其特征在于，所述隔离沟槽的底部位于半导体衬底上，所述隔离晶体管的底部位于字线上。

3.如权利要求1所述的相变存储器，其特征在于，所述相变存储器单元的选通二极管与字线连接；所述隔离晶体管形成于所述选通二极管之间。

4.如权利要求3所述的相变存储器，其特征在于，所述隔离晶体管包括栅极以及栅极底部的沟道区，所述沟道区邻接并隔离选通二极管，掺杂类型与字线相反。

5.如权利要求4所述的相变存储器，其特征在于，所述隔离晶体管的栅极外加反向偏置电压。

6.如权利要求4所述的相变存储器，其特征在于，所述相变存储器单元的选通二极管为肖特基二极管，且肖特基二极管的阴极半导体层与字线电连接，掺杂类型相同。

7.如权利要求6所述的相变存储器，其特征在于，所述字线的掺杂类型为N型，所述沟道区的掺杂类型为P型。

8.一种存储器单元的隔离结构，包括：

9.如权利要求8所述的隔离结构，其特征在于，所述字线隔离的底部低于字线，所述单元隔离的底部低于所述存储器单元的选通管。

10.如权利要求8所述的隔离结构，其特征在于，所述场效应晶体管为常关状态。

11.如权利要求10所述的隔离结构，其特征在于，所述场效应晶体管的栅极外加反向偏置电压。

12.一种相变存储器单元的隔离结构制造方法，其特征在于，包括：

提供半导体衬底，在半导体衬底上形成字线；

在字线上形成阴极半导体层；

13.如权利要求12所述的隔离结构制造方法，其特征在于，所述字线为单晶硅或多晶硅，掺杂类型为N型，采用化学气相沉积形成。

14.如权利要求13所述的隔离结构制造方法，其特征在于，所述阴极半导体层为单晶硅或多晶硅，掺杂类型与字线相同，通过选择性外延形成。

15.如权利要求12所述的隔离结构制造方法，其特征在于，所述沟道区通过反向离子注入形成，离子注入深度直至阴极半导体层底部的字线。