CN109686755A - 高密度相变存储器及其制备方法 - Google Patents
高密度相变存储器及其制备方法 Download PDFInfo
- Publication number
- CN109686755A CN109686755A CN201811598980.4A CN201811598980A CN109686755A CN 109686755 A CN109686755 A CN 109686755A CN 201811598980 A CN201811598980 A CN 201811598980A CN 109686755 A CN109686755 A CN 109686755A
- Authority
- CN
- China
- Prior art keywords
- layer
- chalcogenide
- transition
- phase
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 230000007704 transition Effects 0.000 claims abstract description 60
- 230000008859 change Effects 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- -1 Transition metal chalcogenide compound Chemical class 0.000 claims description 66
- 150000004770 chalcogenides Chemical class 0.000 claims description 52
- 229910052723 transition metal Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 32
- 230000009466 transformation Effects 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 16
- 150000003624 transition metals Chemical class 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 229910016021 MoTe2 Inorganic materials 0.000 claims description 7
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 7
- 239000005864 Sulphur Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052961 molybdenite Inorganic materials 0.000 claims description 7
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 7
- 229910005642 SnTe Inorganic materials 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 229910017629 Sb2Te3 Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910020042 NbS2 Inorganic materials 0.000 claims description 3
- 229910020039 NbSe2 Inorganic materials 0.000 claims description 3
- 229910020046 NbTe2 Inorganic materials 0.000 claims description 3
- 229910004211 TaS2 Inorganic materials 0.000 claims description 3
- 229910004214 TaSe2 Inorganic materials 0.000 claims description 3
- 229910004202 TaTe2 Inorganic materials 0.000 claims description 3
- 229910003090 WSe2 Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 126
- 238000000151 deposition Methods 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000012782 phase change material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- KSAVQLQVUXSOCR-UHFFFAOYSA-M sodium lauroyl sarcosinate Chemical compound [Na+].CCCCCCCCCCCC(=O)N(C)CC([O-])=O KSAVQLQVUXSOCR-UHFFFAOYSA-M 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical group 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，肖特基二极管包括半导体层和与半导体层形成肖特基势垒的金属层，金属层同时作为相变层的下电极；半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构，或者，半导体层，相变层和上电极为自下而上设置的平面结构，金属层相连设有平面的底面和竖直的侧壁，金属层通过其底面与其下方的半导体层相叠设，并通过其侧壁与其上方的相变层相接，相变层与上电极相叠设。本发明能有效提高相变存储器单元的密度，并可减少光刻次数，简化工艺，降低制造成本。本发明还公开了上述高密度相变存储器的制备方法。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种高密度相变存储器及其制备方法。
背景技术
随着大数据、物联网、云计算和移动互联网等一系列的新型信息技术的出现，对存储器提出了高读写速度、低功耗、高存储密度、长使用寿命和高可靠性等要求。目前内存的存储方式主要是DRAM+Flash，NAND Flash的集成度高、成本低，但是速度慢、寿命短。DRAM虽然速度快，寿命长，但是掉电后会丢失数据且成本高。因此研发出一种新型的存储技术成为业界近年来的研究热点，该类新型存储技术须同时拥有DRAM和NAND Flash的优点，即读写速度可与DRAM相匹敌，在成本和非易失性方面与NAND Flash相似，而相变存储器正是这类新型存储技术中的一员。
目前的相变存储器采用的结构一般是1T1R结构，即1个三极管加上1个相变材料电阻，三极管作为相变材料电阻的选通器。但是，由于受到三极管的尺寸限制，无法进一步提高相变存储器的单元密度。
近几年，出现1D1R的结构即采用1个二极管加上1个相变材料电阻的结构。采用二极管替代三极管作为选通器，可以大大降低相变存储器器件单元的尺寸，提高存储器的存储密度。但是，一般传统的二极管驱动电流不够大，不能满足相变单元的操作电流要求，并且制作工艺复杂。
因此，需要一种新型的相变存储单元结构，以满足相变存储器器件的高密度存储的需求。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种高密度相变存储器，以有效提高相变存储器单元的密度。
为实现上述目的，本发明的技术方案如下：
一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，所述肖特基二极管包括半导体层和与所述半导体层形成肖特基势垒的金属层，所述金属层同时作为所述相变层的下电极。
进一步地，所述高密度相变存储器设于一半导体衬底上，所述半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构。
进一步地，所述高密度相变存储器设于一半导体衬底上，所述半导体层，相变层和上电极为自下而上设置的平面结构，所述金属层相连设有平面的底面和竖直的侧壁，所述金属层通过其底面与其下方的所述半导体层相叠设，并通过其侧壁与其上方的所述相变层相接，所述相变层与上电极相叠设。
进一步地，所述半导体层为N型，且所述N型半导体层为具有半导体性质的第一过渡金属硫族化合物，所述金属层为具有金属性质的第二过渡金属硫族化合物，所述相变层为具有相变能力的硫系化合物。
进一步地，所述第一过渡金属硫族化合物为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2和NbTe2中的至少一种；所述第二过渡金属硫族化合物为MoTe2、MoS2和WTe2中的至少一种；所述具有相变能力的硫系化合物为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料，或者掺杂有Sc、Ag、In、Al、In、C、S、Se、N、Cu或W元素的GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料中的至少一种。
进一步地，所述第一过渡金属硫族化合物被轻度掺杂形成N型轻掺杂层，掺杂元素为As或P。
一种高密度相变存储器的制备方法，包括以下步骤：
步骤S01：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；
步骤S02：在所述P型半导体衬底上形成浅沟道隔离；
步骤S03：依次在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层和具有金属性质的第二过渡金属硫族化合物层；
步骤S04：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；
步骤S05：图形化上电极层、硫系化合物层、第二过渡金属硫族化合物层和第一过渡金属硫族化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。
进一步地，所述第一过渡金属硫族化合物层和第二过渡金属硫族化合物层在同一台设备中沉积生长而成。
一种高密度相变存储器的制备方法，包括如下步骤：
步骤S11：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；
步骤S12：在所述P型半导体衬底上形成浅沟道隔离；
步骤S13：在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层；
步骤S14：去除位于浅沟道隔离上的第一过渡金属硫族化合物层，并沉积绝缘材料；
步骤S15：在绝缘材料中形成一凹槽，使凹槽的横向尺寸小于2个浅沟道隔离之间距离的2倍，并使第一过渡金属硫族化合物层表面暴露于凹槽底部；
步骤S16：在凹槽中沉积具有金属性质的第二过渡金属硫族化合物；
步骤S17：去除位于凹槽底部的浅沟道隔离位置上的第二过渡金属硫族化合物；
步骤S18：沉积绝缘材料，将凹槽覆盖，并进行平坦化，露出凹槽侧壁上的第二过渡金属硫族化合物；
步骤S19：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；
步骤S20：图形化上电极层、硫系化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。
进一步地，所述第一过渡金属硫族化合物层在沉积时进行原位掺杂形成N型轻掺杂层。
本发明具有以下优点：
1)肖特基二极管采用具有半导体性质的第一过渡金属硫族化合物和金属性质的第二过渡金属硫族化合物组成，金属性质的第二过渡金属硫族化合物薄膜还同时作为相变层的下电极，在此薄膜上直接沉积相变材料和上电极，形成由一个肖特基二极管和一个相变单元组成的相变存储器器件单元。
2)通过侧壁生长具有金属性质的第二过渡金属硫族化合物材料，大大降低了其作为下电极与相变材料的接触面积，可以大幅降低器件功耗。
3)采用本发明制备方法形成的肖特基二极管与相变材料电阻的1D1R结构的单元尺寸很小，可以提升相变存储器的单元密度，实现相变存储器的高密度存储。
4)通过肖特基二极管和相变单元共享金属层，可以减少光刻次数，简化工艺，降低制造成本。
附图说明
图1是本发明较佳实施例一的一种高密度相变存储器结构示意图。
图2-图7是制备图1的一种高密度相变存储器的工艺步骤示意图。
图8是本发明较佳实施例二的一种高密度相变存储器结构示意图。
图9-图19是制备图8的一种高密度相变存储器的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
实施例一
在以下本发明的具体实施方式中，请参考图1，图1是本发明较佳实施例一的一种高密度相变存储器结构示意图。如图1所示，本发明的一种高密度相变存储器，自下而上包括：肖特基二极管105和106，相变层107和上电极108。其中，肖特基二极管包括半导体层105和能与半导体层105形成肖特基势垒的金属层106；金属层106同时作为相变层107的下电极。
本发明的高密度相变存储器可设于一半导体衬底101上。半导体层105，金属层106，相变层107和上电极108为自下而上相叠设的平层结构。
本实施例中，肖特基二极管可由N型半导体层105和能与此N型半导体层105形成肖特基势垒的金属层106组成。其中，N型半导体层105可为具有半导体性质的第一过渡金属硫族化合物；能与N型半导体层形成肖特基势垒的金属层106可为具有金属性质的第二过渡金属硫族化合物。金属层106同时也是相变层107的下电极，相变层107可为具有相变能力的硫系化合物。
第一过渡金属硫族化合物可为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2和NbTe2中的至少一种。
第二过渡金属硫族化合物可为MoTe2、MoS2和WTe2中的至少一种。
过渡金属硫化物(transition metal dichalcogenide，TMD)的化学式为MX2型，其中M为金属，X代表硫族元素(如S、Se、Te)。由于TMD材料的带隙与硅很接近，近年来常被用于制备二维晶体管。
具有相变能力的硫系化合物可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料，或者掺杂有Sc、Ag、In、Al、In、C、S、Se、N、Cu、W等元素的上述硫系化合物体系的材料中的至少一种。
第一过渡金属硫族化合物在沉积时进行原位掺杂，可被轻度掺杂形成N型轻掺杂层，掺杂元素可为As或P等。
实施例二
请参考图2-图7，图2-图7是制备图1的一种高密度相变存储器的工艺步骤示意图。如图2-图7所示，本发明的一种高密度相变存储器的制备方法，可用于制备上述实施例一中的一种高密度相变存储器，并可包括以下步骤：
步骤S01：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层。
如图2所示，可采用常规P型Si衬底101，在P型Si衬底101上通过离子注入，在表面形成N型的重掺杂层102。在本实施例中，注入元素可以是As。
步骤S02：在所述P型半导体衬底上形成浅沟道隔离。
如图3所示，通过光刻刻蚀，在P型Si衬底101上形成凹槽103，并使凹槽的深度超过所述的重掺杂夹层102，直至下方衬底中。
如图4所示，在凹槽中填充绝缘材料，可为SiO2，并通过抛光工艺平坦化晶片表面，形成浅沟道隔离(STI)104。
步骤S03：依次在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层和具有金属性质的第二过渡金属硫族化合物层。
如图5所示，依次在晶片表面沉积具有半导体性质的第一过渡金属硫族化合物105和具有金属性质的第二过渡金属硫族化合物106。第一过渡金属硫族化合物和第二过渡金属硫族化合物可在同一台设备中沉积生长，可以采用化学气相沉积或者原子层沉积的方法。
在本实施例中，第一过渡金属硫族化合物105可为MoS2，第二过渡金属硫族化合物106可为MoTe2，他们在同一台化学气相沉积设备中连续生长，有效减少了2种薄膜之间的界面缺陷，减低了接触电阻，提高了肖特基二极管的电学性能。
步骤S04：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层。
如图6所示，具有相变能力的硫系化合物107可为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系和In3SbTe2体系、Sb掺杂体系或者掺杂Sc、Ag、In、Al、In、C、S、Se、N、Cu、W等元素的上述硫系化合物体系的材料中的至少一种。在本实施例中，依次在晶片表面沉积具有相变能力的硫化物107和上电极108，采用的硫化物为C掺杂的Ge2Sb2Te5，上电极为TiN。
步骤S05：图形化上电极层、硫系化合物层、第二过渡金属硫族化合物层和第一过渡金属硫族化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层即相变电阻的下电极。
如图7所示，可通过光刻刻蚀工艺图形化上电极108、具有相变能力的硫化物107、第二过渡金属硫族化合物106和第一过渡金属硫族化合物105，将STI104上方的所有薄膜去除，最后在2个STI104之间形成由一个肖特基二极管105和106和一个相变单元107、106和108组成的相变存储器器件单元109。相变存储器器件单元109的横向尺寸小于2个STI104之间的距离。
实施例三
请参考图8，图8是本发明较佳实施例二的一种高密度相变存储器结构示意图。如图8所示，本发明的一种高密度相变存储器，自下而上包括：肖特基二极管205和208，相变层211和上电极212。肖特基二极管包括半导体层205和能与半导体层形成肖特基势垒的金属层208。金属层208同时作为相变层的下电极。
与实施例一不同的是，本实施例中，高密度相变存储器可设于一半导体衬底201上；半导体层205，相变层211和上电极212为自下而上设置的平面结构，金属层208相连设有平面的底面和竖直的侧壁，即具有例如“L”形的截面形态；金属层208通过其底面与其下方的半导体层205相叠设，并通过其侧壁与其上方的相变层211相接，相变层211与上电极212相叠设。
在高密度相变存储器之间可填充介质层绝缘材料210和206。本实施例的其他特征可参考实施例一加以理解，不再赘述。
实施例四
请参考图9-图19，图9-图19是制备图8的一种高密度相变存储器的工艺步骤示意图。如图9-图19所示，本发明的一种高密度相变存储器的制备方法，可用于制备上述实施例三中的一种高密度相变存储器，并可包括以下步骤：
步骤S11：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层。
如图9所示，可采用常规P型Si衬底201，在P型Si衬底201上通过离子注入，在表面形成N型的重掺杂层202。在本实施例中，注入元素可以是P元素。
步骤S12：在所述P型半导体衬底上形成浅沟道隔离。
如图10所示，可通过光刻刻蚀，形成凹槽203，并使凹槽的深度超过重掺杂夹层202。
如图11所示，在凹槽中填充绝缘材料，可为SiO2，并通过抛光工艺平坦化晶片表面，形成浅沟道隔离(STI)204。
步骤S13：在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层。
如图12所示，在晶片表面沉积具有半导体性质的第一过渡金属硫族化合物205，第一过渡金属硫族化合物可采用WSe2，并且进行原位P元素掺杂，形成N型轻掺杂层205。
步骤S14：去除位于浅沟道隔离上的第一过渡金属硫族化合物层，并沉积绝缘材料。
如图13所示，通过光刻刻蚀，去除STI204上的部分第一过渡金属硫族化合物材料，使在2个STI204之间的N型轻掺杂层205的横向尺寸小于2个STI之间的距离。
沉积的绝缘材料206可为SiO2。
步骤S15：在绝缘材料中形成一凹槽，使凹槽的横向尺寸小于2个浅沟道隔离之间距离的2倍，并使第一过渡金属硫族化合物层表面暴露于凹槽底部。
如图14所示，通过光刻刻蚀工艺，形成一凹槽207，并使凹槽207的横向尺寸小于2个STI204之间距离的2倍，凹槽207深度为绝缘材料206的厚度。
步骤S16：在凹槽中沉积具有金属性质的第二过渡金属硫族化合物。
如图15所示，在凹槽207中沉积具有金属性质的第二过渡金属硫族化合物208。第二过渡金属硫族化合物可为WTe2。
步骤S17：去除位于凹槽底部的浅沟道隔离位置上的第二过渡金属硫族化合物。
如图16所示，通过光刻刻蚀，去除STI204上的部分第二过渡金属硫族化合物材料，形成凹槽209，并使凹槽的横向尺寸大于STI的尺寸。
步骤S18：沉积绝缘材料，将凹槽覆盖，并进行平坦化，露出凹槽侧壁上的第二过渡金属硫族化合物。
如图17所示，沉积的绝缘材料210可为SiO2；然后通过化学机械抛光工艺去除表面的绝缘材料和其下方多余的第二过渡金属硫族化合物材料。经化学机械抛光工艺后，凹槽的高度将低于原高度，凹槽侧壁上的第二过渡金属硫族化合物也将露出于晶片表面。
步骤S19：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层。
如图18所示，依次在晶片表面沉积具有相变能力的硫化物211和上电极212，采用的硫化物可为Sc0.2Sb2Te3，上电极可为TiN。
步骤S20：图形化上电极层、硫系化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层即相变电阻的下电极。
如图19所示，通过光刻刻蚀工艺图形化上电极212、具有相变能力的硫化物211，最后在2个STI204之间形成由一个具有侧壁结构的肖特基二极管205和208和一个相变单元211、208和212组成的相变存储器器件单元213。其中，相变存储器器件单元213的横向尺寸小于2个STI204之间的距离。
本实施例通过侧壁生长具有金属性质的第二过渡金属硫族化合物材料，大大降低了其作为下电极与相变材料的接触面积，可以大幅降低器件功耗。并且采用此制备方法形成的肖特基二极管与相变材料电阻的1D1R结构的单元尺寸很小，可以提升相变存储器的单元密度，实现相变存储器的高密度存储。另外，通过肖特基二极管和相变单元共享金属层，可以减少光刻次数，简化工艺，降低制造成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，其特征在于，所述肖特基二极管包括半导体层和与所述半导体层形成肖特基势垒的金属层，所述金属层同时作为所述相变层的下电极。
2.根据权利要求1所述的高密度相变存储器，其特征在于，所述高密度相变存储器设于一半导体衬底上，所述半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构。
3.根据权利要求1所述的高密度相变存储器，其特征在于，所述高密度相变存储器设于一半导体衬底上，所述半导体层，相变层和上电极为自下而上设置的平面结构，所述金属层相连设有平面的底面和竖直的侧壁，所述金属层通过其底面与其下方的所述半导体层相叠设，并通过其侧壁与其上方的所述相变层相接，所述相变层与上电极相叠设。
4.根据权利要求1-3任一所述的高密度相变存储器，其特征在于，所述半导体层为N型，且所述N型半导体层为具有半导体性质的第一过渡金属硫族化合物，所述金属层为具有金属性质的第二过渡金属硫族化合物，所述相变层为具有相变能力的硫系化合物。
5.根据权利要求4所述的高密度相变存储器，其特征在于，所述第一过渡金属硫族化合物为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2和NbTe2中的至少一种；所述第二过渡金属硫族化合物为MoTe2、MoS2和WTe2中的至少一种；所述具有相变能力的硫系化合物为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料，或者掺杂有Sc、Ag、In、Al、In、C、S、Se、N、Cu或W元素的GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料中的至少一种。
6.根据权利要求4所述的高密度相变存储器，其特征在于，所述第一过渡金属硫族化合物被轻度掺杂形成N型轻掺杂层，掺杂元素为As或P。
7.一种高密度相变存储器的制备方法，其特征在于，包括以下步骤：
步骤S01：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；
步骤S02：在所述P型半导体衬底上形成浅沟道隔离；
步骤S03：依次在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层和具有金属性质的第二过渡金属硫族化合物层；
步骤S04：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；
步骤S05：图形化上电极层、硫系化合物层、第二过渡金属硫族化合物层和第一过渡金属硫族化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。
8.根据权利要求7所述的高密度相变存储器的制备方法，其特征在于，所述第一过渡金属硫族化合物层和第二过渡金属硫族化合物层在同一台设备中沉积生长而成。
9.一种高密度相变存储器的制备方法，其特征在于，包括如下步骤：
步骤S11：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；
步骤S12：在所述P型半导体衬底上形成浅沟道隔离；
步骤S13：在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层；
步骤S14：去除位于浅沟道隔离上的第一过渡金属硫族化合物层，并沉积绝缘材料；
步骤S15：在绝缘材料中形成一凹槽，使凹槽的横向尺寸小于2个浅沟道隔离之间距离的2倍，并使第一过渡金属硫族化合物层表面暴露于凹槽底部；
步骤S16：在凹槽中沉积具有金属性质的第二过渡金属硫族化合物；
步骤S17：去除位于凹槽底部的浅沟道隔离位置上的第二过渡金属硫族化合物；
步骤S18：沉积绝缘材料，将凹槽覆盖，并进行平坦化，露出凹槽侧壁上的第二过渡金属硫族化合物；
步骤S19：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；
步骤S20：图形化上电极层、硫系化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。
10.根据权利要求9所述的高密度相变存储器的制备方法，其特征在于，所述第一过渡金属硫族化合物层在沉积时进行原位掺杂形成N型轻掺杂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598980.4A CN109686755B (zh) | 2018-12-26 | 2018-12-26 | 高密度相变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598980.4A CN109686755B (zh) | 2018-12-26 | 2018-12-26 | 高密度相变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109686755A true CN109686755A (zh) | 2019-04-26 |
| CN109686755B CN109686755B (zh) | 2022-07-05 |
Family
ID=66189670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811598980.4A Active CN109686755B (zh) | 2018-12-26 | 2018-12-26 | 高密度相变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109686755B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767802A (zh) * | 2019-09-24 | 2020-02-07 | 华中科技大学 | 用于纳米级相变存储器单元的新型电极配置结构 |
| CN110783454A (zh) * | 2019-09-24 | 2020-02-11 | 华中科技大学 | 纳米级相变存储器单元新型电极配置结构的加工使用方法 |
| CN111029362A (zh) * | 2019-11-12 | 2020-04-17 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构的制备方法 |
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893104A (zh) * | 2005-07-08 | 2007-01-10 | 三星电子株式会社 | 相变存储器件及其制造方法 |
| CN101262005A (zh) * | 2008-04-11 | 2008-09-10 | 中国科学院上海微系统与信息技术研究所 | 使用肖特基二极管为选通管的相变存储单元及制备方法 |
| CN101436614A (zh) * | 2008-12-19 | 2009-05-20 | 中国科学院上海微系统与信息技术研究所 | 基于含锑的肖特基二极管及自对准制造方法 |
| CN101777571A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种相变存储器的阵列结构及其制备方法 |
| CN101826463A (zh) * | 2010-04-01 | 2010-09-08 | 中国科学院上海微系统与信息技术研究所 | 共用金属层的肖特基二极管和相变存储器及其制造方法 |
| CN101826596A (zh) * | 2010-03-31 | 2010-09-08 | 中国科学院半导体研究所 | 一种相变存储器的制作方法 |
| US20100327251A1 (en) * | 2009-06-30 | 2010-12-30 | Hynix Semiconductor Inc. | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells |
| CN101958336A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法 |
| CN101964351A (zh) * | 2010-08-13 | 2011-02-02 | 中国科学院上海微系统与信息技术研究所 | 化合物半导体基肖特基二极管作为开关的相变存储器及方法 |
| CN101976675A (zh) * | 2010-08-13 | 2011-02-16 | 中国科学院上海微系统与信息技术研究所 | 宽带隙半导体二极管作为选通管相变存储器及方法 |
| KR101019707B1 (ko) * | 2009-02-16 | 2011-03-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| CN102024839A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、存储器单元的隔离结构以及制造方法 |
| US20130157434A1 (en) * | 2009-06-29 | 2013-06-20 | SK Hynix Inc. | Phase change memory apparatus and fabrication method thereof |
| CN106298481A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN108493255A (zh) * | 2018-02-26 | 2018-09-04 | 上海电力学院 | 一种电场可控的二维材料肖特基二极管 |
-
2018
- 2018-12-26 CN CN201811598980.4A patent/CN109686755B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893104A (zh) * | 2005-07-08 | 2007-01-10 | 三星电子株式会社 | 相变存储器件及其制造方法 |
| CN101262005A (zh) * | 2008-04-11 | 2008-09-10 | 中国科学院上海微系统与信息技术研究所 | 使用肖特基二极管为选通管的相变存储单元及制备方法 |
| CN101436614A (zh) * | 2008-12-19 | 2009-05-20 | 中国科学院上海微系统与信息技术研究所 | 基于含锑的肖特基二极管及自对准制造方法 |
| KR101019707B1 (ko) * | 2009-02-16 | 2011-03-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| US20130157434A1 (en) * | 2009-06-29 | 2013-06-20 | SK Hynix Inc. | Phase change memory apparatus and fabrication method thereof |
| US20100327251A1 (en) * | 2009-06-30 | 2010-12-30 | Hynix Semiconductor Inc. | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells |
| CN101958336A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法 |
| CN102024839A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、存储器单元的隔离结构以及制造方法 |
| CN101777571A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种相变存储器的阵列结构及其制备方法 |
| CN101826596A (zh) * | 2010-03-31 | 2010-09-08 | 中国科学院半导体研究所 | 一种相变存储器的制作方法 |
| CN101826463A (zh) * | 2010-04-01 | 2010-09-08 | 中国科学院上海微系统与信息技术研究所 | 共用金属层的肖特基二极管和相变存储器及其制造方法 |
| CN101976675A (zh) * | 2010-08-13 | 2011-02-16 | 中国科学院上海微系统与信息技术研究所 | 宽带隙半导体二极管作为选通管相变存储器及方法 |
| CN101964351A (zh) * | 2010-08-13 | 2011-02-02 | 中国科学院上海微系统与信息技术研究所 | 化合物半导体基肖特基二极管作为开关的相变存储器及方法 |
| CN106298481A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN108493255A (zh) * | 2018-02-26 | 2018-09-04 | 上海电力学院 | 一种电场可控的二维材料肖特基二极管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767802A (zh) * | 2019-09-24 | 2020-02-07 | 华中科技大学 | 用于纳米级相变存储器单元的新型电极配置结构 |
| CN110783454A (zh) * | 2019-09-24 | 2020-02-11 | 华中科技大学 | 纳米级相变存储器单元新型电极配置结构的加工使用方法 |
| CN110783454B (zh) * | 2019-09-24 | 2021-03-09 | 华中科技大学 | 纳米级相变存储器单元电极配置结构的加工方法 |
| CN110767802B (zh) * | 2019-09-24 | 2021-03-09 | 华中科技大学 | 用于纳米级相变存储器单元的电极配置结构 |
| CN111029362A (zh) * | 2019-11-12 | 2020-04-17 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构的制备方法 |
| WO2021120620A1 (zh) * | 2019-12-19 | 2021-06-24 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109686755B (zh) | 2022-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109686755A (zh) | 高密度相变存储器及其制备方法 | |
| US9627612B2 (en) | Metal nitride keyhole or spacer phase change memory cell structures | |
| US7064344B2 (en) | Barrier material encapsulation of programmable material | |
| JP5631645B2 (ja) | 自己整列式縦ヒータと低抵抗率界面を備えた相変化メモリセル | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| CN205542903U (zh) | 非易失性集成电路存储器单元和电阻性随机存取存储结构 | |
| CN204130535U (zh) | 一种非易失性三维半导体存储器 | |
| CN105304638A (zh) | 一种三维相变存储器结构及制造方法 | |
| KR100935591B1 (ko) | 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법 | |
| US8558210B2 (en) | Polysilicon emitter BJT access device for PCRAM | |
| CN109560104A (zh) | 一种相变存储器及其制备方法 | |
| CN110581218A (zh) | 一种相变存储单元及其制备方法 | |
| CN110429084A (zh) | 存储器的结构及其形成方法 | |
| CN105428528A (zh) | 三维相变存储器存储单元的制备方法 | |
| US20070215987A1 (en) | Method for forming a memory device and memory device | |
| KR101647312B1 (ko) | 가변 저항 메모리 소자의 제조 방법 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| US20090321805A1 (en) | Insulator material over buried conductive line | |
| US11444123B2 (en) | Selector transistor with metal replacement gate wordline | |
| CN114792755A (zh) | 相变存储器以及相变存储器的制作方法 | |
| CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
| CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
| CN208521934U (zh) | 存储器结构 | |
| CN102034927A (zh) | 阻抗存储器制作方法以及阻抗存储器 | |
| CN107732011B (zh) | 一种新型阻变存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |